JPS58210643A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58210643A JPS58210643A JP57095451A JP9545182A JPS58210643A JP S58210643 A JPS58210643 A JP S58210643A JP 57095451 A JP57095451 A JP 57095451A JP 9545182 A JP9545182 A JP 9545182A JP S58210643 A JPS58210643 A JP S58210643A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- main surface
- film
- brazing material
- brazing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は厚膜メッキ電極（Ｐｌａｔｅｄ Ｈｅａｔ
５ｉｎｋ：ＰＨ８）を有する半導体チップのＰＨ８を金
属基板にろう付けしてなる半導体装置に関するものであ
る。
５ｉｎｋ：ＰＨ８）を有する半導体チップのＰＨ８を金
属基板にろう付けしてなる半導体装置に関するものであ
る。
以下、ＰＨ８を有するダイオードチップのＰＨ８をパッ
ケージの金属基板にろう付けしてなるダイオード装置（
以下「ＰＨ８付きダイオード」と略称する）を例にとシ
説明する。
ケージの金属基板にろう付けしてなるダイオード装置（
以下「ＰＨ８付きダイオード」と略称する）を例にとシ
説明する。
＃Ｉ１図は従来のＰＨ８付きダイオードの一例を示す断
面図である。
面図である。
図において、（１）はｇｘの主面部にｐ形不純物導入層
（ｌａ）が形成されたｎ形半導体基板、（２）は一方の
主表面Ｋｐ形不純物導入層（ｌａ）が接着され陽極を構
成する板状のＰＨ８、（３）はｎ形半導体基板（１）の
第２の主面上に形成され陰極を構成する金属層、（４］
はｎ形半導体基板（１）、 ＰＨ８（２）および金属層
（３）からなるダイオードチップ、（５Ｊは一方の表面
の所要部分にＰＨ８（２）の断面形状より大きい断面形
状を有する凸部（５ａ）が形成された金属基板からなシ
凸部（５１Ｌ）の表面上にＰＨ８（２）がろう材（６）
でろう付けされた陽極端子、（７）はダイオードチップ
（４）および凸部（５ａ）を取り囲んで一方の端面が陽
極端子（５）の表面上に固着され几絶縁筒体、（８Ｊは
絶縁筒体（７３の他方の端面に固着された金属リングか
らなシ金属層（３）とボンディングワイヤ（９）で接続
された陰極端子、園は陽極端子（５）、絶縁筒体（７）
および陰極端子（８〕を主要構成要素とするパッケージ
である。
（ｌａ）が形成されたｎ形半導体基板、（２）は一方の
主表面Ｋｐ形不純物導入層（ｌａ）が接着され陽極を構
成する板状のＰＨ８、（３）はｎ形半導体基板（１）の
第２の主面上に形成され陰極を構成する金属層、（４］
はｎ形半導体基板（１）、 ＰＨ８（２）および金属層
（３）からなるダイオードチップ、（５Ｊは一方の表面
の所要部分にＰＨ８（２）の断面形状より大きい断面形
状を有する凸部（５ａ）が形成された金属基板からなシ
凸部（５１Ｌ）の表面上にＰＨ８（２）がろう材（６）
でろう付けされた陽極端子、（７）はダイオードチップ
（４）および凸部（５ａ）を取り囲んで一方の端面が陽
極端子（５）の表面上に固着され几絶縁筒体、（８Ｊは
絶縁筒体（７３の他方の端面に固着された金属リングか
らなシ金属層（３）とボンディングワイヤ（９）で接続
された陰極端子、園は陽極端子（５）、絶縁筒体（７）
および陰極端子（８〕を主要構成要素とするパッケージ
である。
ところで、従来のＰＨ８付きダイオードでは、通常、Ｐ
Ｈ８（２） Ｋは金が使用され、ろう材（６） Ｖｃは
金・ゲルマニウム、金・スズなどの金を主成分とする合
金が使用されているので、ろう材（６）のＰＨ８（２）
への流れ性が極めてよい。従って、第１図に示したよう
に、ろう材（６）がＰＨ８（２）の凸部（５ａ）にろう
材けされる主表面にのみ付着していることが望ましいに
もかかわらず、第２図に断面図を示すように、ＰＨ８（
２）と凸部（５ａ）とのろう付は時の雰囲気の影響。
Ｈ８（２） Ｋは金が使用され、ろう材（６） Ｖｃは
金・ゲルマニウム、金・スズなどの金を主成分とする合
金が使用されているので、ろう材（６）のＰＨ８（２）
への流れ性が極めてよい。従って、第１図に示したよう
に、ろう材（６）がＰＨ８（２）の凸部（５ａ）にろう
材けされる主表面にのみ付着していることが望ましいに
もかかわらず、第２図に断面図を示すように、ＰＨ８（
２）と凸部（５ａ）とのろう付は時の雰囲気の影響。
ろう材（６）が多過ぎた場合、 ＰＨ８（２）の表面状
態などによって、ろう材（６）がＰＨ８（２）の凸部（
５ａ） ｖｃろう付けされた主表面からＰＨ８（２）の
側面を伝ってＰＨ８（２）のｎ形半導体基板（１１側の
主表面上へ流れ出てｐ形不純物導入層（ｌａ）に達し、
ｎ形半導体基板［１１のｐ形不純物導入層（ｌａ）との
間に形成されたｐｎ接合の端縁部を短絡することがあっ
て、ＰＨ８（２３と凸部（５ａ）とのろう付は時の製造
歩留シが低（かった。
態などによって、ろう材（６）がＰＨ８（２）の凸部（
５ａ） ｖｃろう付けされた主表面からＰＨ８（２）の
側面を伝ってＰＨ８（２）のｎ形半導体基板（１１側の
主表面上へ流れ出てｐ形不純物導入層（ｌａ）に達し、
ｎ形半導体基板［１１のｐ形不純物導入層（ｌａ）との
間に形成されたｐｎ接合の端縁部を短絡することがあっ
て、ＰＨ８（２３と凸部（５ａ）とのろう付は時の製造
歩留シが低（かった。
また、ＰＨ８（２）と凸部（５ａ）とのろう付は直後に
は、ｎ形半導体基板【１）のｐ形不純物導入層（１Ａ）
との間に形成されたｐｎ接合の端縁部がろう材（６）で
短絡されていない状態であっても、ｎ形半導体基板（１
）のｐｎ接合の４縁部の近傍にろう材（６）がある場合
には、実使用中に特性の経時変化や劣化、更には故障や
破壊が生ずる懸念があって、信頼性が悪かった。
は、ｎ形半導体基板【１）のｐ形不純物導入層（１Ａ）
との間に形成されたｐｎ接合の端縁部がろう材（６）で
短絡されていない状態であっても、ｎ形半導体基板（１
）のｐｎ接合の４縁部の近傍にろう材（６）がある場合
には、実使用中に特性の経時変化や劣化、更には故障や
破壊が生ずる懸念があって、信頼性が悪かった。
この発明は、上述の点に鑑みてなされたもので、ＰＨ８
の主表面を金属基板にろう付けするろう材が上記ＰＨ８
の主表面から側面を伝って流れ出ないようにすることに
よって、ＰＨ８を有する半導体チップを備え製造歩留シ
および信頼性のよい半導体装置を提供することを目的と
する。
の主表面を金属基板にろう付けするろう材が上記ＰＨ８
の主表面から側面を伝って流れ出ないようにすることに
よって、ＰＨ８を有する半導体チップを備え製造歩留シ
および信頼性のよい半導体装置を提供することを目的と
する。
第３図はこの発明の一実施例のＰＨ８付きダイオードを
示す断面図である。
示す断面図である。
図において、第１ＦＩＡに示し友従来例の符号と同一符
号は同等部分を示し、その説明は省略する。
号は同等部分を示し、その説明は省略する。
（１１）はろう材（６）の流れ性が極めて悪い酸化シリ
コン。
コン。
窒化シリコンなどからな、９ ＰＨ８（２）の側面上に
形成された絶縁膜である。
形成された絶縁膜である。
この実施例の構成は、絶縁ＩＩ！＋１１）以外は第１図
に示した従来例の構成と同様である。
に示した従来例の構成と同様である。
この実施例のＰＨ８付きダイオードでは、ＰＨ８（２）
の側面上にろう材（６）の流れ性が極めて悪い絶縁膜（
ｌりが形成されているので、絶縁膜（ｕ） ＶＣよって
、冊（２）と凸部（５ａ）とのろう付は時にろう材（６
）がＰＨ８［２３の側面を伝って流れ出るのを阻止する
ことが可能となって、製造歩留りおよび信頼性をよくす
ることができる。
の側面上にろう材（６）の流れ性が極めて悪い絶縁膜（
ｌりが形成されているので、絶縁膜（ｕ） ＶＣよって
、冊（２）と凸部（５ａ）とのろう付は時にろう材（６
）がＰＨ８［２３の側面を伝って流れ出るのを阻止する
ことが可能となって、製造歩留りおよび信頼性をよくす
ることができる。
次に、ＰＨ８（２３の側面に絶縁膜（１１）を形成する
方法を、第４図（Ａ）〜（Ｄ）に各形成段階の状態を示
す断面図について説明する。
方法を、第４図（Ａ）〜（Ｄ）に各形成段階の状態を示
す断面図について説明する。
まず、第４図（Ａ）に示すように、複数個のダイオード
チップ（４）がそれぞれのＰＨ８（２）を上にして順次
互いに所要間隔をおいて整列するようにそれぞれの金属
層（３）を支持板（ホ）に接着する。次に、第４図（Ｂ
）に示すように、各ダイオードチップ（４）のＰＨ８（
２）のｎ形半導体基板（１）側とは反対側の主表面上お
よび側面上にわ几って酸化シリコン、窒化シリコンなど
からなる絶縁膜Ｑυをそれぞれ形成する。次に、第４図
（Ｏ） ＶＣ示すように、各ダイオードチップ（４）の
ＰＨ８（２）の主表面に対応する絶縁膜１２υの部分を
露出させた開口部磐を有しその他の絶縁膜Ｑルの部分を
被覆するように各ダイオードチップ（４）を埋込んだエ
ツチングマスク用のレジスト膜磐を支持板−の表面上に
形成する。次いで、第４図（Ｄ） ｔ／ｃ示すように、
レジスト膜に）をマスクにした選択エツチングを各絶縁
膜（ホ）に施して、開口部に）内に露出する絶縁膜６７
１１の部分を除去し、レジスト膜に）によって被覆され
ている絶縁膜３υの部分をＰＨ８（２）の側面にそれぞ
れ残して絶縁膜（ｌすとし、しかるのちレジスト膜に）
を支持板（１）の表面上から除去する。最後に、各ダイ
オードチップ（４）の金属層（３）を支持板−の表面上
から取りはずすと、ＰＨ８（２）の側面に絶縁膜（１１
）が形成されたこの実施例のダイオードチップ（４）が
得られる。
チップ（４）がそれぞれのＰＨ８（２）を上にして順次
互いに所要間隔をおいて整列するようにそれぞれの金属
層（３）を支持板（ホ）に接着する。次に、第４図（Ｂ
）に示すように、各ダイオードチップ（４）のＰＨ８（
２）のｎ形半導体基板（１）側とは反対側の主表面上お
よび側面上にわ几って酸化シリコン、窒化シリコンなど
からなる絶縁膜Ｑυをそれぞれ形成する。次に、第４図
（Ｏ） ＶＣ示すように、各ダイオードチップ（４）の
ＰＨ８（２）の主表面に対応する絶縁膜１２υの部分を
露出させた開口部磐を有しその他の絶縁膜Ｑルの部分を
被覆するように各ダイオードチップ（４）を埋込んだエ
ツチングマスク用のレジスト膜磐を支持板−の表面上に
形成する。次いで、第４図（Ｄ） ｔ／ｃ示すように、
レジスト膜に）をマスクにした選択エツチングを各絶縁
膜（ホ）に施して、開口部に）内に露出する絶縁膜６７
１１の部分を除去し、レジスト膜に）によって被覆され
ている絶縁膜３υの部分をＰＨ８（２）の側面にそれぞ
れ残して絶縁膜（ｌすとし、しかるのちレジスト膜に）
を支持板（１）の表面上から除去する。最後に、各ダイ
オードチップ（４）の金属層（３）を支持板−の表面上
から取りはずすと、ＰＨ８（２）の側面に絶縁膜（１１
）が形成されたこの実施例のダイオードチップ（４）が
得られる。
なお、この実施例では、ＰＨ１３付きダイオードを例に
とり述べたが、この発明はこれに限らず、冊を有するフ
リップチップ形ガリウムヒ素電界効果トランジスタチッ
プなどのその他のＰＨ８を有する半導体チップのＰＨ８
を金属基板にろう付けしてなる半導体装置にも適用する
ことができる。
とり述べたが、この発明はこれに限らず、冊を有するフ
リップチップ形ガリウムヒ素電界効果トランジスタチッ
プなどのその他のＰＨ８を有する半導体チップのＰＨ８
を金属基板にろう付けしてなる半導体装置にも適用する
ことができる。
以上、説明したように、この発明の半導体装置では、Ｐ
Ｈ８を有する半導体チップの上記ＰＨ８の側面に絶縁膜
を形成し、この絶縁膜によって上記ＰＨｅの主表面を金
属基板にろう付けするろう材が上記ＰＨ８の上記側面を
伝って流れ出るのを阻止したので、上記ＰＨ８の上記金
属基板へのろう付は時の製造歩留りおよびこの半導体装
置の実使用時の信頼性をよくすることができる。
Ｈ８を有する半導体チップの上記ＰＨ８の側面に絶縁膜
を形成し、この絶縁膜によって上記ＰＨｅの主表面を金
属基板にろう付けするろう材が上記ＰＨ８の上記側面を
伝って流れ出るのを阻止したので、上記ＰＨ８の上記金
属基板へのろう付は時の製造歩留りおよびこの半導体装
置の実使用時の信頼性をよくすることができる。
第１図は従来のＰＨ８付きダイオードの一例を示す断面
図、ｉ＠２図は上記従来例の欠点を説明するための断面
図、第３図はこの発明の一実施例のＰＨ６付きダイオー
ドを示す断面図、第４図（Ａ）〜（Ｄ）は上記実施例の
ダイオードチップのＰＨ８の側面に絶縁膜を形成する方
法の各形成段階の状態を示す断面図である。 図において、【１）はｎ形半導体基板、（２）はＰＨ８
（厚膜メッキ電極）、（４］はダイオードチップ（半導
体チップ）、（５）は陽極端子（金属基板）、（６）は
ろう材、（Ｉｆ）は絶Ｒ膜である。 なお、図中同一符号はそれぞれ同一もしくは相当部分を
示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図 Ａ） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭６ツ一９５４５１号２、
発明の名称 半導体装置 ３、補正をする者 代表者片山仁へ部 ５、 補正の対象 明細書の特許１ｈｌｌｌ、ｔの範囲の欄６、 補正の内
容 （１）明細書の特許Ｉｉ！！＃求の範囲を添付別紙のと
おりに訂正する。 ７、 添付書娯の目録 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 （１）半導体基板と、この半導体基板の主面に第１の主
表面が接着して形成された板状の厚膜メッキ電極とから
なる半導体チップの上記厚膜メッキ電極の第２の主表面
を金属基板にろ−う材でろう付けして構成されたものに
おいて、上記厚膜メッキ電極の側面に上記ろう材の流れ
性の悪い絶縁膜を形成し、この絶縁膜によって上記ろう
材が上記厚膜メッキ電極の上記第２の主表面から上記側
面を伝って上記第１の主表面に流れ出て上記半導体基板
に達するのを阻止したことを特徴とする半導体装置。 ２１９−
図、ｉ＠２図は上記従来例の欠点を説明するための断面
図、第３図はこの発明の一実施例のＰＨ６付きダイオー
ドを示す断面図、第４図（Ａ）〜（Ｄ）は上記実施例の
ダイオードチップのＰＨ８の側面に絶縁膜を形成する方
法の各形成段階の状態を示す断面図である。 図において、【１）はｎ形半導体基板、（２）はＰＨ８
（厚膜メッキ電極）、（４］はダイオードチップ（半導
体チップ）、（５）は陽極端子（金属基板）、（６）は
ろう材、（Ｉｆ）は絶Ｒ膜である。 なお、図中同一符号はそれぞれ同一もしくは相当部分を
示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４図 Ａ） 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭６ツ一９５４５１号２、
発明の名称 半導体装置 ３、補正をする者 代表者片山仁へ部 ５、 補正の対象 明細書の特許１ｈｌｌｌ、ｔの範囲の欄６、 補正の内
容 （１）明細書の特許Ｉｉ！！＃求の範囲を添付別紙のと
おりに訂正する。 ７、 添付書娯の目録 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 （１）半導体基板と、この半導体基板の主面に第１の主
表面が接着して形成された板状の厚膜メッキ電極とから
なる半導体チップの上記厚膜メッキ電極の第２の主表面
を金属基板にろ−う材でろう付けして構成されたものに
おいて、上記厚膜メッキ電極の側面に上記ろう材の流れ
性の悪い絶縁膜を形成し、この絶縁膜によって上記ろう
材が上記厚膜メッキ電極の上記第２の主表面から上記側
面を伝って上記第１の主表面に流れ出て上記半導体基板
に達するのを阻止したことを特徴とする半導体装置。 ２１９−
Claims (1)
- （１）側面Ｖｃｐ ｎ接合の端縁が露出した半導体基板
と、この半導体基板の主面に第１の主表面が接着して形
成された板状の厚膜メッキ電極とからなる半導体チップ
の上記厚膜メッキ電極の第２の主表面を金属基板にろう
材でろう付けして構成されたものにおいて、上記厚膜メ
ッキ電極の側面に上記ろう材の流れ性の悪い絶＃膜を形
成し、この絶ｌＩ＆膜によって上記ろう材が上記厚膜メ
ッキ電極の上記第２の主表面から上記側面を伝って上記
第１の主表面に流れ出て上記半導体基板に達するのを阻
止し友ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095451A JPS58210643A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095451A JPS58210643A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58210643A true JPS58210643A (ja) | 1983-12-07 |
Family
ID=14138055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57095451A Pending JPS58210643A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742925A1 (fr) * | 1995-12-26 | 1997-06-27 | Mitsubishi Electric Corp | Dispositif a semiconducteur du type comportant une monture destinee a evacuer la chaleur, et son procede de fabrication |
| US5917245A (en) * | 1995-12-26 | 1999-06-29 | Mitsubishi Electric Corp. | Semiconductor device with brazing mount |
-
1982
- 1982-06-01 JP JP57095451A patent/JPS58210643A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742925A1 (fr) * | 1995-12-26 | 1997-06-27 | Mitsubishi Electric Corp | Dispositif a semiconducteur du type comportant une monture destinee a evacuer la chaleur, et son procede de fabrication |
| US5917245A (en) * | 1995-12-26 | 1999-06-29 | Mitsubishi Electric Corp. | Semiconductor device with brazing mount |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644586A (en) | Semiconductor laser device and method of fabricating semiconductor laser device | |
| JPH1084003A (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| JPH10326806A (ja) | 半導体装置およびその製造方法 | |
| US5406122A (en) | Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer | |
| US7339267B2 (en) | Semiconductor package and method for forming the same | |
| US4709253A (en) | Surface mountable diode | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JPH10242383A (ja) | 半導体装置 | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| JPS58210643A (ja) | 半導体装置 | |
| US3636619A (en) | Flip chip integrated circuit and method therefor | |
| JP2009508326A (ja) | 半導体デバイスの電極のための保護バリア層 | |
| US4672415A (en) | Power thyristor on a substrate | |
| US3244939A (en) | Encapsulated die bonded hybrid integrated circuit | |
| JPH03177069A (ja) | ショットキー・バリア・ダイオード | |
| US4921158A (en) | Brazing material | |
| JPH09252080A (ja) | 高周波集積回路 | |
| JPH0494131A (ja) | 半導体装置のバンプ構造体の形成方法 | |
| US4987476A (en) | Brazed glass pre-passivated chip rectifier | |
| JPS5951741B2 (ja) | 樹脂封止形半導体装置 | |
| JP2882009B2 (ja) | Ｉｃ実装方法 | |
| JPH05243396A (ja) | 半導体装置及びその製造方法 | |
| JP2968969B2 (ja) | 配線基板 | |
| JPH11111737A (ja) | 半導体装置 |