JPH03177069A - ショットキー・バリア・ダイオード - Google Patents

ショットキー・バリア・ダイオード

Info

Publication number
JPH03177069A
JPH03177069A JP31565389A JP31565389A JPH03177069A JP H03177069 A JPH03177069 A JP H03177069A JP 31565389 A JP31565389 A JP 31565389A JP 31565389 A JP31565389 A JP 31565389A JP H03177069 A JPH03177069 A JP H03177069A
Authority
JP
Japan
Prior art keywords
layer
metal layer
barrier metal
semiconductor substrate
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31565389A
Other languages
English (en)
Inventor
Susumu Sato
進 佐藤
Yoshiyuki Uchida
内田　喜之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP31565389A priority Critical patent/JPH03177069A/ja
Publication of JPH03177069A publication Critical patent/JPH03177069A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板上に被着されたバリア金属層に電
極金属層を介してリード端子をろう付けするショットキ
ー・バリア・ダイオードに関する。
〔従来の技術〕
金属と半導体との接触によって生ずる電位障壁を利用す
るシッットキー・バリア・ダイオードでは、例えば第２
図に示すように、半導体基板としてのｎ型シリコン基板
ｌの表面に形成した酸化膜３の開口部でＣｒ、　Ｐｌｏ
等のバリア金属層４が接触している。さらに電力用素子
では、バリア周辺に電界が集中するため、逆方向電流が
多く、逆方向サージに弱いという欠点を改良するために
、基板１内にｐ型のガードリング部２を設けて表面の逆
耐圧特性を安定化することが行われる。バリア金属層の
上には、例えばはんだ付可能な金属であるＸｉ層５、さ
らにはＡｕ層６などの電極金属層が蒸着などにより順次
被着され、その電極金属層にリード端子８がはんだ７に
よりろう付けされる。
〔発明が解決しようとする課題〕
しかし、このような構造のショットキー・バリア・ダイ
オードはろう付けにより逆方向を流の増加するものが発
生したり、さらにはヒートサイクル試験、バイアス印加
試験にて特性が劣化するものが発生し、極端な場合には
バリア金属層のはがれが生ずるという問題があった。
このような問題は、熱膨脹係数の小さいＳｉ基板１と熱
膨脹係数の大きいはんだ７との間にろう付時発住した応
力、さらには試験等による応力変化でバリア金属層と酸
化膜との境界面１０の一部に応力が集中したためと考え
られる。
これを防止するために、特開昭６３−２８９９５６号公
報により公知のように、第３図に示すようなバリア金属
層４とはんだ付可能金属であるＮｉ層５の間に、応力吸
収のためのやわらかい金属であるＭ層９を積層する構造
や、特公昭５７−３３８６７号公報により公知のように
第４図に示すようなバリア金属層４の上のｌｉｔ層５等
を半導体基板ｌとバリア金属層４の密着部上にのみ積層
する構造が考えられ、行われている。しかし、第３図に
示す構造は、バリア金属の種類によっては効果が不充分
であり、第４図に示す構造も、はんだ外周部の応力集中
により効果が完全ではない。
本発明の目的は、半導体基板とその上に被着されるバリ
ア金属層上のろう材との間の熱膨脹係数の差により生ず
る応力による特性の劣化のないシッソトキー・バリア・
ダイオードを提供することにある。
Ｃ１１１１Ｍを解決するための手段〕 上記の目的を達成するために、本発明は、半導体基板上
に被着されたバリア金属層にろう付性良好な電極金属層
を介して接続導体がろう付けされるショットキー・バリ
ア・ダイオードにおいて、バリア金属層と電極金属層の
間にアルミニウム層が介在し、電極金属層と接続導体の
ろう付部が半導体基板とバリア金属層との密着領域の外
周部より内側の直上に存在するものとする。さらにまた
、上記のシ璽フトキー・バリア・ダイオードにおいて、
電極金属層と接続導体のろう付部が半導体基板に設けら
れた逆導電型のガードリング部とバリア金属層との密！
　６１域の外周部より内側の直上に存在するものとする
。
〔作用〕
電極金属層とバリア金属層との間に軟らかいＭ層が存在
するため、ろう材と半導体基板との間の熱膨脹係数の差
によりろう材外周部の直下に生ずる応力が吸収され、バ
リア金属層と半導体基板との界面に達する応力が弱めら
れる。そして、応力がバリア金属層と半導体基板との界
面に達しても、半導体基板とバリア金属層との密着領域
の外周部より内側であるため、密着領域外周での応力集
中が起こらず、特性劣化が防止される。さらに、ろう材
外周部の直下にガードリングとバリア金属層との密着領
域があれば、応力はシッントキー・バリア界面にもバリ
ア金属層の密着領域の外周部にも及ばないため、Ｍ層を
介在させない場合でも、バリア特性への応力の影響を阻
止することができる。
〔実施例〕
第１図は本発明の一実施例のシップ）キー・バリア・ダ
イオードを示し、第２．３．４図と共通の部分には同一
の符号が付されている。ｐ型のガードリング部２を有す
るＳｔ基板１の上面には、酸化Ｍ３の開口部で０．３μ
の厚さのバリア金属のＣｒ層４が接触し、そのＣｒ層４
の上に０．１４厚のＭ層９が積層されている。　Ｃｒ層
４およびＭ層９は酸化膜３の上に延びている。Ａｆ層９
の上には第３図の場合と同様に０．３μ厚さのＮｉ層５
および０．ｉ　ｎ厚さのＡｕＭ層６蒸着されるが、マス
クを用いてその外周はバリア金属層４とＳｉ基基板上の
密着領域の直上にあるようにされる。このはんだ付は良
好な電極金属層の上にリード端子８がはんだ７によりろ
う付けされている。
第５図は本発明の別の実施例のシッフトキー・バリア・
ダイオードを示し、第１図の実施例と同様に、酸化膜３
の上まで延びるＣｒバリア金属層の上にＭ層９が形成さ
れているが、その上に同じ大きさで別層５＋Ａｕ層６が
積層されている。そして、リード端子８をはんだ付けす
るはんだ７がｓｉｉ板１とバリア金属層４との密着領域
の直上から外へ広がらないようにＡＵ層６の外周部に環
状にポリイもド膜１１が被着されている。ポリイミド膜
１１ははんだが濡れないように設けるもので、同じ機能
をもつものであれば、Ｍ等のはんだの付かない金属ある
いは酸化物、有機物の膜でもよい、なお、以上の実施例
の構造は、ガードリング部２のないシッットキー・バリ
ア・ダイオードに対しても有効である。
第６図、第７図はさらに本発明の異なる実施例を示し、
これらの実施例ではばんだ７の外周がガードリング部の
直上にあり、はんだの外周をこのような位置に限定する
ために、第６図の実施例でははんだの濡れ性の良いＡｕ
層５．Ｎ４層５の領域をせばめ、第７図の実施例ではは
んだの濡れないポリイミド膜１１を形成する。このよう
にすることにより、はんだの外周部に生ずる大きい応力
は、たとえ加わってもガードリング部２とバリア金属層
４との界面でありバリア特性とは無関係であるため、バ
リア金属の種類によってはＭ層９を省くこともできる。
〔発明の効果〕
本発明によれば、接続導体とバリア金属層上の電極金属
層とのろう件部の外周に半導体基板とろう材との熱膨脹
係数差により生ずる応力がＭ層で大部分を吸収させた上
で、バリア金属と半導体基板との界面に達するようにす
るか、あるいはＭ層の介在しない場合を含めてバリア金
属とガードリング部との界面に達するようにすることに
より、バリア金属層外周への応力集中がなくなり、ある
いは半導体基板とバリア金属層界面への応力の影響もな
くなる。これによって、ろう付部の逆方向電流の増加、
ヒートサイクル試験、バイアス印加試験での特性劣化あ
るいはバリア金属層のはがれの発生を防止することがで
きる。
【図面の簡単な説明】
第１図は本発明の一実施例のショットキー・バリア・ダ
イオードの断面図、第２図、第３図、第４図はそれぞれ
異なる従来のショットキー・バリア・ダイオードの断面
図、第５図、第６図、第７図は本発明のそれぞれ異なる
実施例のショットキー・バリア・ダイオードの断面図で
ある。 ｌ二ｎ型シリコン基板、２：ｐ型ガードリング部、３：
酸化膜、４：Ｃｒバリア金属層、５：Ｎｉ層、６：Ａｕ
層、７：はんだ、８：リード端子、ｌＡ７第１図 第３閉 第４胴 第６飼 り 第７図

Claims (1)

  1. 【特許請求の範囲】 １）半導体基板上に被着されたバリア金属層にろう付性
    良好な電極金属層を介して接続導体がろう付けされるも
    のにおいて、バリア金属層と電極金属層の間にアルミニ
    ウム層が介在し、電極金属層と接続導体のろう付部が半
    導体基板とバリア金属層との密着領域の外周部より内側
    の直上に存在することを特徴とするショットキー・バリ
    ア・ダイオード。 ２）半導体基板上に被着されたバリア金属層にろう付性
    良好な電極金属層を介して接続導体がろう付けされるも
    のにおいて、電極金属層と接続導体のろう付部が半導体
    基板に設けられた逆導電型のガードリング部とバリア金
    属層との密着領域の外周部より内側の直上に存在するこ
    とを特徴とするショットキー・バリア・ダイオード。
JP31565389A 1989-12-05 1989-12-05 ショットキー・バリア・ダイオード Pending JPH03177069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31565389A JPH03177069A (ja) 1989-12-05 1989-12-05 ショットキー・バリア・ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31565389A JPH03177069A (ja) 1989-12-05 1989-12-05 ショットキー・バリア・ダイオード

Publications (1)

Publication Number Publication Date
JPH03177069A true JPH03177069A (ja) 1991-08-01

Family

ID=18067961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31565389A Pending JPH03177069A (ja) 1989-12-05 1989-12-05 ショットキー・バリア・ダイオード

Country Status (1)

Country Link
JP (1) JPH03177069A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541394U (ja) * 1991-10-30 1993-06-01 日本電気株式会社 Ｄｃ／ｄｃコンバータ
KR20030035798A (ko) * 2001-10-18 2003-05-09 미쓰비시덴키 가부시키가이샤 반도체장치 및 그 제조방법
CN100411161C (zh) * 2004-07-09 2008-08-13 株式会社东芝 半导体器件及其制造方法
JP2011258833A (ja) * 2010-06-10 2011-12-22 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2020009823A (ja) * 2018-07-04 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373573A (ja) * 1989-08-14 1991-03-28 Sanken Electric Co Ltd シヨットキバリア半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373573A (ja) * 1989-08-14 1991-03-28 Sanken Electric Co Ltd シヨットキバリア半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541394U (ja) * 1991-10-30 1993-06-01 日本電気株式会社 Ｄｃ／ｄｃコンバータ
KR20030035798A (ko) * 2001-10-18 2003-05-09 미쓰비시덴키 가부시키가이샤 반도체장치 및 그 제조방법
CN100411161C (zh) * 2004-07-09 2008-08-13 株式会社东芝 半导体器件及其制造方法
JP2011258833A (ja) * 2010-06-10 2011-12-22 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2020009823A (ja) * 2018-07-04 2020-01-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0385755A (ja) 樹脂封止型半導体装置
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
KR950021299A (ko) 화합물 반도체장치
US6423598B1 (en) Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit
JPH03177069A (ja) ショットキー・バリア・ダイオード
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JP4030273B2 (ja) 半導体装置
JP2687017B2 (ja) ショットキバリア半導体装置
JPH05218454A (ja) 半導体装置
JPS5951741B2 (ja) 樹脂封止形半導体装置
JP2518044B2 (ja) ショットキバリア半導体装置の製造方法
JPH04137042U (ja) 半導体装置
JPS60153188A (ja) ヒ−トパイプを利用した半導体レ−ザ−出力装置
KR890003380B1 (ko) 쇼트키 배리어 다이오우드(Schotiky barrier diode)
JPH03209770A (ja) ショットキーバリアダイオード
JPH01262654A (ja) 半導体装置
JPS58210643A (ja) 半導体装置
JP2950285B2 (ja) 半導体素子及びその電極の形成方法
JPH0243727A (ja) 半導体装置の製造方法
JP2023027491A (ja) プレーナ型半導体装置および半導体装置
JPS60178670A (ja) シヨツトキ−バリアダイオ−ド
JP2003017713A (ja) ショットキバリアダイオード
JPS61134063A (ja) 半導体装置
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPH04176127A (ja) 半導体装置