JPH0243727A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0243727A JPH0243727A JP63193761A JP19376188A JPH0243727A JP H0243727 A JPH0243727 A JP H0243727A JP 63193761 A JP63193761 A JP 63193761A JP 19376188 A JP19376188 A JP 19376188A JP H0243727 A JPH0243727 A JP H0243727A
- Authority
- JP
- Japan
- Prior art keywords
- schottky electrode
- protective film
- schottky
- solder
- surface protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000005476 soldering Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004840 adhesive resin Substances 0.000 claims description 4
- 229920006223 adhesive resin Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 13
- 229920001721 polyimide Polymers 0.000 abstract description 7
- 239000009719 polyimide resin Substances 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板に接触してショットキ障壁を形成
する電極を有し、その電極にリード線がはんだ付けされ
る半導体装置の製造方法に関する。
する電極を有し、その電極にリード線がはんだ付けされ
る半導体装置の製造方法に関する。
ショットキ障壁を利用した半導体装置は、例えばソッソ
トキ障壁ダイオードでは、逆方向回復時間が小さい、順
方向立上がり電圧が低いなど通常のPN接合を利用した
半導体特性と異なった特性をもっている。第2図はシa
ノトキ障壁ダイオードの構造の一例を示し、n形ソリコ
ン基板2にショットキ電極2が表面像!Ill!3のシ
リコン酸化膜やシリコン窒化膜の開口部で接触している
。ショットキ電極2はシリコンとの間にンヨノトキ障壁
を形成するMo、Crなどの膜のはんだ付性を改善する
ため、通常Ni、Auがその上に積層された多層薄膜か
らなる。シリコン基板1の反対側の面に公知のオーム性
接触電極4が被着している。このダイオードのシッット
キ電8i2の接続のためにリード線をはんだ付けする。
トキ障壁ダイオードでは、逆方向回復時間が小さい、順
方向立上がり電圧が低いなど通常のPN接合を利用した
半導体特性と異なった特性をもっている。第2図はシa
ノトキ障壁ダイオードの構造の一例を示し、n形ソリコ
ン基板2にショットキ電極2が表面像!Ill!3のシ
リコン酸化膜やシリコン窒化膜の開口部で接触している
。ショットキ電極2はシリコンとの間にンヨノトキ障壁
を形成するMo、Crなどの膜のはんだ付性を改善する
ため、通常Ni、Auがその上に積層された多層薄膜か
らなる。シリコン基板1の反対側の面に公知のオーム性
接触電極4が被着している。このダイオードのシッット
キ電8i2の接続のためにリード線をはんだ付けする。
第3図はその状態を示し、リード線5とショットキ電H
i2の間のはんだ層6は電極2の全面に広がっている。
i2の間のはんだ層6は電極2の全面に広がっている。
第3図に示すようなリード線5の接続のためのはんだ付
けを行う際、表面保護膜3の開口部に生ずるショットキ
電極2の段差部IOにおいては、はんだ付けの条件によ
ってショットキ電極2が表面保護膜3の上からはく離す
ることがある。そしてダイオードの動作時間における温
度の上下によるはんだの膨It! 、収縮に起因してこ
のはく離が加速され、ショットキ電Ii2の縁部まで達
することがある。このようにはく離界面が外気に通ずる
と、その界面より温気が侵入し、ショットキ障壁の逆方
向の電流が大きくなり、信頼性の点で問題がある。
けを行う際、表面保護膜3の開口部に生ずるショットキ
電極2の段差部IOにおいては、はんだ付けの条件によ
ってショットキ電極2が表面保護膜3の上からはく離す
ることがある。そしてダイオードの動作時間における温
度の上下によるはんだの膨It! 、収縮に起因してこ
のはく離が加速され、ショットキ電Ii2の縁部まで達
することがある。このようにはく離界面が外気に通ずる
と、その界面より温気が侵入し、ショットキ障壁の逆方
向の電流が大きくなり、信頼性の点で問題がある。
ショットキ障壁ダイオードのショットキ電極の段差部に
はんだ付けに基づいて生ずる欠陥の防止のために、ショ
ットキ電極の周辺から表面保護膜縁部にの段差部にわた
りはんだ付着防止金属層を被着させることは、すでに特
公昭58−23951号公報で公知である。第4図はそ
のようなショットキ障壁ダイオードのリード線5のはん
だ付する前の状態を示し、CrlMo+A7などはんだ
付は困難な材料で17さ1000〜2000人の膜から
なるはんだ付防止金属層11が段差部10の上に被着し
ている。しがしこのようなはんだ付防止金属fMILを
段差部10の上に被着させるには、マスクを用いた真空
葎着あるい゛は真空蒸着後のフォトリソグラフィによる
バターニングを行わなければならず、多くの工数を必要
とする。
はんだ付けに基づいて生ずる欠陥の防止のために、ショ
ットキ電極の周辺から表面保護膜縁部にの段差部にわた
りはんだ付着防止金属層を被着させることは、すでに特
公昭58−23951号公報で公知である。第4図はそ
のようなショットキ障壁ダイオードのリード線5のはん
だ付する前の状態を示し、CrlMo+A7などはんだ
付は困難な材料で17さ1000〜2000人の膜から
なるはんだ付防止金属層11が段差部10の上に被着し
ている。しがしこのようなはんだ付防止金属fMILを
段差部10の上に被着させるには、マスクを用いた真空
葎着あるい゛は真空蒸着後のフォトリソグラフィによる
バターニングを行わなければならず、多くの工数を必要
とする。
本発明の課題は、上記の欠点をのぞき、ショットキ電極
とリード線の接続のためのはんだ付けに起因するショッ
トキ電極と表面保護膜のはく離を低い費用で防止して信
鯨性の高いショット・ト障壁を利用した半導体装置を安
価に製造する方法を捉供することにある。
とリード線の接続のためのはんだ付けに起因するショッ
トキ電極と表面保護膜のはく離を低い費用で防止して信
鯨性の高いショット・ト障壁を利用した半導体装置を安
価に製造する方法を捉供することにある。
上記の課題の解決のために、本発明の方法は、半導体基
板の表面保護膜開口部で半導体基板と接触してショット
キ障壁を生ずるショットキ電極を形成し、その際表面保
護膜の上まで延びたショットキ電極の表面保31膜内縁
上に生ずる段差部トを覆って非はんだ付着性樹脂層を被
着させたのらショットキ電極露出面とリード線とをはん
だ付けするものとする。
板の表面保護膜開口部で半導体基板と接触してショット
キ障壁を生ずるショットキ電極を形成し、その際表面保
護膜の上まで延びたショットキ電極の表面保31膜内縁
上に生ずる段差部トを覆って非はんだ付着性樹脂層を被
着させたのらショットキ電極露出面とリード線とをはん
だ付けするものとする。
ショットキ電極の段差部上に非はんだ付着性樹脂層が被
着しているので、リード線のはんだ(=fけの際、はん
だはその層の上へ広がることがなく、段差部におけるシ
ョットキ電極と表面保護膜のはく簡の発生の要因がなく
なる。
着しているので、リード線のはんだ(=fけの際、はん
だはその層の上へ広がることがなく、段差部におけるシ
ョットキ電極と表面保護膜のはく簡の発生の要因がなく
なる。
第1図は本発明の一実施例によるショットキ障壁ダイオ
ードを示し、第2ないし第4図と共通の部分には同一の
符号が付されている6 Cr Ni klあるいは
Mo−N1−A7の多層薄膜からなるショット、ト電極
2は、表面保護)模2の開口部でn形Si基板1と接触
しショットキ障壁を形成するため、ショットキ電極2の
段差部】0が生ずる。この段差部の上にはんだが付着し
ない樹脂としてポリイミド樹脂の117が形成されてい
る。このポリイミド樹脂層7は簡単なマスクを用いての
ポリイミド樹脂スの塗布により容易に段差部10、その
近傍およびショットキ′@橿の外縁上まで形成した。こ
のあと、リード線5をショットキ電極2にはんだ付けす
ると はんだ層6の輪郭はポリイミド樹脂1i7の内周
で限定され、段差部10の上までは広がらない。
ードを示し、第2ないし第4図と共通の部分には同一の
符号が付されている6 Cr Ni klあるいは
Mo−N1−A7の多層薄膜からなるショット、ト電極
2は、表面保護)模2の開口部でn形Si基板1と接触
しショットキ障壁を形成するため、ショットキ電極2の
段差部】0が生ずる。この段差部の上にはんだが付着し
ない樹脂としてポリイミド樹脂の117が形成されてい
る。このポリイミド樹脂層7は簡単なマスクを用いての
ポリイミド樹脂スの塗布により容易に段差部10、その
近傍およびショットキ′@橿の外縁上まで形成した。こ
のあと、リード線5をショットキ電極2にはんだ付けす
ると はんだ層6の輪郭はポリイミド樹脂1i7の内周
で限定され、段差部10の上までは広がらない。
ポリイミド樹脂層7は耐熱性がよいのではんだ付けの温
度に耐える利点をもつが、他の樹脂を用いることも可能
である。
度に耐える利点をもつが、他の樹脂を用いることも可能
である。
本発明は、ショットキ電極と表面保護膜の段差部におけ
る界面でのはんだ付は時のまたは動作時のはく離を防止
するために、段差部上のショットキ電極の上に非はんだ
付着性樹脂層を被着させるもので、この結果湿気による
特性の劣化のない信顛性の高いソヨノ1−キ障壁利用半
導体袋、fを製造することができた。
る界面でのはんだ付は時のまたは動作時のはく離を防止
するために、段差部上のショットキ電極の上に非はんだ
付着性樹脂層を被着させるもので、この結果湿気による
特性の劣化のない信顛性の高いソヨノ1−キ障壁利用半
導体袋、fを製造することができた。
第1図は本発明の一実施例によるショットキ障壁ダイオ
ードの断面図、第2図は従来のショットキ障壁ダイオー
ドのリード線はんだ付は前の断面図、第3図は同じくは
んだ付は後の断面図、第4図は別の従来のショットキ障
壁ダイオードのリード線はんだ付けitIの断面図であ
る。 lHn形s i X +&、2:ショットキ1電極、3
:表面保護II、5;リード線、6:はんだ層、7:ボ
5ノ 第2図 第4図
ードの断面図、第2図は従来のショットキ障壁ダイオー
ドのリード線はんだ付は前の断面図、第3図は同じくは
んだ付は後の断面図、第4図は別の従来のショットキ障
壁ダイオードのリード線はんだ付けitIの断面図であ
る。 lHn形s i X +&、2:ショットキ1電極、3
:表面保護II、5;リード線、6:はんだ層、7:ボ
5ノ 第2図 第4図
Claims (1)
- 1)半導体基板の表面保護膜の開口部で半導体基板と接
触してショットキ障壁を生ずるショットキ電極を形成し
、その際表面保護膜の上まで延びたショットキ電極の表
面保護膜内縁上に生ずる段差部を覆って非はんだ付着性
樹脂層を被着させたのち、ショットキ電極露出面とリー
ド線とをはんだ付けすることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63193761A JPH0243727A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63193761A JPH0243727A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0243727A true JPH0243727A (ja) | 1990-02-14 |
Family
ID=16313368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63193761A Pending JPH0243727A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0243727A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100827208B1 (ko) * | 2006-11-09 | 2008-05-06 | 엠티엔시 (주) | 오작동 방지 기능을 갖는 누전차단기 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5280778A (en) * | 1975-12-27 | 1977-07-06 | Sanken Electric Co Ltd | Schottky barier semiconductor device |
JPS59220936A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体素子の半田付け方法 |
JPS60175487A (ja) * | 1984-02-20 | 1985-09-09 | 松下電器産業株式会社 | はんだ層形成方法 |
-
1988
- 1988-08-03 JP JP63193761A patent/JPH0243727A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5280778A (en) * | 1975-12-27 | 1977-07-06 | Sanken Electric Co Ltd | Schottky barier semiconductor device |
JPS59220936A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体素子の半田付け方法 |
JPS60175487A (ja) * | 1984-02-20 | 1985-09-09 | 松下電器産業株式会社 | はんだ層形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100827208B1 (ko) * | 2006-11-09 | 2008-05-06 | 엠티엔시 (주) | 오작동 방지 기능을 갖는 누전차단기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0076856A1 (en) | Method of making a semiconductor device having a projecting, plated electrode | |
JPS6149819B2 (ja) | ||
US4504552A (en) | Integrated resistor of niobium oxide passivating ring, gold corrosion barrier, and titanium resistive layer | |
EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
US10157865B2 (en) | Semiconductor device with metal film and method for manufacturing semiconductor device with metal film | |
US6458682B2 (en) | Method of manufacturing a bump electrode semiconductor device using photosensitive resin | |
JPH0243727A (ja) | 半導体装置の製造方法 | |
JP2000150518A (ja) | 半導体装置の製造方法 | |
JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
JPH03177069A (ja) | ショットキー・バリア・ダイオード | |
JP2002299624A (ja) | 半導体装置およびその製造方法 | |
JPH01103867A (ja) | トランジスタ | |
JP5273920B2 (ja) | 半導体装置 | |
JP2518044B2 (ja) | ショットキバリア半導体装置の製造方法 | |
JP2020009823A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
JP2001118957A (ja) | 半導体装置 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH03246945A (ja) | 半導体装置 | |
KR20040054097A (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
JPS5823951B2 (ja) | 半導体装置 | |
JPS5833833A (ja) | 半導体装置の電極形成法 | |
JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
JPH05136198A (ja) | 半導体装置 | |
JPS6334268Y2 (ja) |