JP2697162B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2697162B2 JP2697162B2 JP17543189A JP17543189A JP2697162B2 JP 2697162 B2 JP2697162 B2 JP 2697162B2 JP 17543189 A JP17543189 A JP 17543189A JP 17543189 A JP17543189 A JP 17543189A JP 2697162 B2 JP2697162 B2 JP 2697162B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- semiconductor device
- thickness
- gaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は,GaAs層と電極の接続に関し，さらに詳しく
はオン抵抗の低減をはかった半導体装置に関する。
はオン抵抗の低減をはかった半導体装置に関する。
＜従来の技術＞ 第２図は基板上にGaAs層を形成し，そのGaAs層に金属
を接続して形成されたダイオードに電極を接続する場合
の一般的な従来例を示す構成図である。
を接続して形成されたダイオードに電極を接続する場合
の一般的な従来例を示す構成図である。
図において１はGaAs基板であり,2はn+GaAs層,3はnGaA
s層,4はnGaAs層上に形成されたショットキーメタルであ
る。５はn+GaAs層上に設けられたAuGa系オーミックメタ
ルである。
s層,4はnGaAs層上に形成されたショットキーメタルであ
る。５はn+GaAs層上に設けられたAuGa系オーミックメタ
ルである。
上記構成においてn+GaAsとAuGeの接合はn+GaAs上に蒸
着やスパッタにてAuGeを付着しているが，このままの状
態では充分なコンタクトが得られない。そのため350℃
程度に加熱して合金化する事によりオーミックコンタク
トを得ている。
着やスパッタにてAuGeを付着しているが，このままの状
態では充分なコンタクトが得られない。そのため350℃
程度に加熱して合金化する事によりオーミックコンタク
トを得ている。
＜発明が解決しようとする課題＞ しかしながら,n+GaAs上にAuGeを合金化して接続した
場合はオン抵抗が高くなってしまうという問題がある。
場合はオン抵抗が高くなってしまうという問題がある。
本発明は上記従来技術の問題を解決するためになされ
たもので，オン抵抗の低減をはかった半導体装置を提供
することを目的とする。
たもので，オン抵抗の低減をはかった半導体装置を提供
することを目的とする。
＜課題を解決するための手段＞ 上記従来技術の課題を解決する為の本発明の構成,GaA
s層上にInAsとGaAs原子数比を順次傾斜させた歪み超格
子構造のInGaAs層を形成した上でノンアロイオーミック
コンタクトにより電極を接続した事を特徴とするもので
ある。
s層上にInAsとGaAs原子数比を順次傾斜させた歪み超格
子構造のInGaAs層を形成した上でノンアロイオーミック
コンタクトにより電極を接続した事を特徴とするもので
ある。
＜実施例＞ 以下，図面に従い本発明を説明する。第１図は本発明
の半導体装置をダイオードに適用した一実施例に示すも
ので,1は例えばGaAsからなる基板,2は基板１上に形成さ
れたキャリア密度５×1018/cm3,厚さ2000Å程度のn+GaA
s層である。10は格子構造の異なる原子を積重ねて積層
した歪み超格子で，この例ではn+GaAs層の上にGaAsの原
子数とInAsの原子数の比が9:1の層を50Åの厚さに形成
し，次に前記GaAsの原子数とInAsの原子数の比を8:2と
して50Åの厚さに形成し，さらにその比を7:3→6:4→5:
5としてそれぞれ50Åづつ積層して全体として250Åの厚
さに積層する。11はキャリア密度1.5×1019/cm3程度のn
+InGaAs層で，この例では2500〜5000Å程度の厚さに積
層する。20はこのn+InGaAs層上に蒸着やスパッタリング
などにより形成された電極である。12は11の歪み超格子
層とは逆の比を有する歪み超格子層で,GaAsの原子数とI
nAsの原子数の比が1:9の層を50Åの厚さに形成し，さら
にその比を2:8→3:7→4:6→5:5として50Åづつ積層して
全体として250Åの厚さに積層する。
の半導体装置をダイオードに適用した一実施例に示すも
ので,1は例えばGaAsからなる基板,2は基板１上に形成さ
れたキャリア密度５×1018/cm3,厚さ2000Å程度のn+GaA
s層である。10は格子構造の異なる原子を積重ねて積層
した歪み超格子で，この例ではn+GaAs層の上にGaAsの原
子数とInAsの原子数の比が9:1の層を50Åの厚さに形成
し，次に前記GaAsの原子数とInAsの原子数の比を8:2と
して50Åの厚さに形成し，さらにその比を7:3→6:4→5:
5としてそれぞれ50Åづつ積層して全体として250Åの厚
さに積層する。11はキャリア密度1.5×1019/cm3程度のn
+InGaAs層で，この例では2500〜5000Å程度の厚さに積
層する。20はこのn+InGaAs層上に蒸着やスパッタリング
などにより形成された電極である。12は11の歪み超格子
層とは逆の比を有する歪み超格子層で,GaAsの原子数とI
nAsの原子数の比が1:9の層を50Åの厚さに形成し，さら
にその比を2:8→3:7→4:6→5:5として50Åづつ積層して
全体として250Åの厚さに積層する。
13はキャリア密度５×1018/cm3,厚さ2000Å程度のn+G
aAs層,14はこのGaAs層上に形成されたキャリア密度５×
1016/cm3,厚さ2000Å程度のn-GaAs層,4はこのn-GaAs層
上に形成されたショットキーメタルである。
aAs層,14はこのGaAs層上に形成されたキャリア密度５×
1016/cm3,厚さ2000Å程度のn-GaAs層,4はこのn-GaAs層
上に形成されたショットキーメタルである。
上記構成によれば電極はキャリア密度の高いn+InGaAs
層上に形成されているので合金化の必要がなく（ノンア
ロイコンタクト）低抵抗の接続が可能である。
層上に形成されているので合金化の必要がなく（ノンア
ロイコンタクト）低抵抗の接続が可能である。
下記の表は上記の構成により形成したダイオードをブ
リッジ回路として組込み，ゼロバイアス容量とオン抵抗
から動作限界周波数を計算し，従来例と比較した計算結
果を示すものである。
リッジ回路として組込み，ゼロバイアス容量とオン抵抗
から動作限界周波数を計算し，従来例と比較した計算結
果を示すものである。
なお，動作限界周波数ｆは次式により求める事が出来
る。
る。
ｆ＝1/2πRC ここで、Ｒ＝オン抵抗（Ω） Ｃ＝ゼロバイアス容量（fF） 上記計算結果によれば動作限界周波数が約２倍に向上し
ている事が分る。
ている事が分る。
なお，本実施例においてはダイオードについて説明し
たがダイオードに限ることなく，トランジスタその他の
半導体装置の電極にも適用可能である。
たがダイオードに限ることなく，トランジスタその他の
半導体装置の電極にも適用可能である。
＜発明の効果＞ 以上実施例とともに具体的に説明した様に本発明によ
れば,GaAs層上にInAsとGaAaの原子数比を順次傾斜させ
た歪み超格子構造のInGaAs層を形成し，その層の上にノ
ンアロイオーミックコンタクトにより電極を接続したの
でオン抵抗の低い半導体装置を実現する事が出来る。
れば,GaAs層上にInAsとGaAaの原子数比を順次傾斜させ
た歪み超格子構造のInGaAs層を形成し，その層の上にノ
ンアロイオーミックコンタクトにより電極を接続したの
でオン抵抗の低い半導体装置を実現する事が出来る。
第１図は本発明の半導体装置の一実施例を示す構成図，
第２図は従来例を示す構成図である。 １……GaAs基板,2,13……n+GaAs層,4……ショットキー
メタル,10,12……歪み超格子層,11……n+InGaAs層,14…
…n-GaAs層,20……オーミックメタル。
第２図は従来例を示す構成図である。 １……GaAs基板,2,13……n+GaAs層,4……ショットキー
メタル,10,12……歪み超格子層,11……n+InGaAs層,14…
…n-GaAs層,20……オーミックメタル。
フロントページの続き (72)発明者 八木原 剛 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 内田 暁 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 鎌田 浩実 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 岡 貞治 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (56)参考文献 特開 平２−18965（ＪＰ，Ａ) 特開 昭64−74764（ＪＰ，Ａ) 特開 昭62−12164（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に形成されたGaAs層に電極接続部を
有する半導体装置において，前記電極は前記GaAs層上に
InAsとGaAaの原子数比を順次傾斜させた歪み超格子構造
のInGaAs層を形成した上でノンアロイオーミックコンタ
クトにより接続した事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17543189A JP2697162B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17543189A JP2697162B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341738A JPH0341738A (ja) | 1991-02-22 |
| JP2697162B2 true JP2697162B2 (ja) | 1998-01-14 |
Family
ID=15995985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17543189A Expired - Lifetime JP2697162B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697162B2 (ja) |
-
1989
- 1989-07-10 JP JP17543189A patent/JP2697162B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0341738A (ja) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582991B2 (ja) | ||
| JP2697162B2 (ja) | 半導体装置 | |
| US4794444A (en) | Ohmic contact and method for making same | |
| EP0424857B1 (en) | Process for producing ohmic electrode for p-type cubic system boron nitride | |
| JPS59103389A (ja) | 超伝導素子及びその製法 | |
| JPS59220967A (ja) | Ａｌ含量の高いｎ形導電性ＧａＡｌＡｓ半導体材料のための合金電極 | |
| JPH05315595A (ja) | 化合物半導体装置 | |
| US4885630A (en) | High power multi-layer semiconductive switching device having multiple parallel contacts with improved forward voltage drop | |
| JPS60110127A (ja) | 積層金属電極を有する半導体装置 | |
| JPS6016463A (ja) | オ−ム性電極 | |
| EP0266093B1 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JP2950285B2 (ja) | 半導体素子及びその電極の形成方法 | |
| JP2647391B2 (ja) | 半導体装置 | |
| FR2504732A1 (fr) | Transistor tunnel a double heterojonction | |
| JP2708628B2 (ja) | ホットエレクトロントランジスタ | |
| JP2720461B2 (ja) | オーミックコンタクト構造 | |
| JP2600228B2 (ja) | 半導体装置 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JPH04217367A (ja) | 半導体装置及びその製造方法 | |
| JPS607175A (ja) | ３−５化合物半導体素子の電極構造 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPS6029217B2 (ja) | 半導体装置の製造方法 | |
| JPS63304665A (ja) | 半導体装置 | |
| JPH06310706A (ja) | 半導体装置およびその製造方法 | |
| JPS6122670A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080919 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090919 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |