JPS6016463A - オ−ム性電極 - Google Patents

オ−ム性電極

Info

Publication number
JPS6016463A
JPS6016463A JP12347383A JP12347383A JPS6016463A JP S6016463 A JPS6016463 A JP S6016463A JP 12347383 A JP12347383 A JP 12347383A JP 12347383 A JP12347383 A JP 12347383A JP S6016463 A JPS6016463 A JP S6016463A
Authority
JP
Japan
Prior art keywords
ohmic electrode
layer
gaas
ohmic
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12347383A
Other languages
English (en)
Inventor
Tomoko Takebe
武部 朋子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP12347383A priority Critical patent/JPS6016463A/ja
Publication of JPS6016463A publication Critical patent/JPS6016463A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、例えばGaAs FET % GaAs I
 Cなどの砒化ガリウム(GaAs ) を表面に有す
る半導体素子のオーム性電極に関するものである。
従来におけるこの棚オーム性電極は第1図に示すような
構成であった。すなわち、第1図はn型砒化ガリウム(
n −GaAs )へのオーム性電極の断面図であり、
(1)は半絶縁性GaAs 基板、(2)Cよn型砒化
ガリウム(n−GaAs ) からなる動作層である。
従来、nW砒化ガリウム(n −GaAs )へのオー
ム性電極は、例えば金−ゲルマニウム(Au −Ge 
)系等のオーム性電極形成用材料からなるオーム性7a
極形成層(3)を真空蒸着等の方法によりn型砒化ガリ
ウム(n −GaAs ) (2)の表面上に被着させ
た後、ボンディングを容易にするため、オーム性電極形
感層(3)上にさらに、例えば金(Au ) 等からな
る配線金属層(4)を連続的に被着し、然る後をこ熱処
理を行なうことによりn型砒化ガリウム(n −GaA
s )(2)と該オーム性電極形成Q(3)とが合金化
されて、オーム性電極が得られていtこ。
しかしながら、この種従来のオーム性電極暑こおいては
オーム性電極を形成する為の熱処理やボンディングの為
の加熱の除に、例えば金(Au ) 等のボンディング
用配線金属層(4)と、例え11金−ゲルマニウム(A
u Ge )系のオーム性電極形成層(3)とが相互に
拡散して、第2図に示すような合金n(5)が形成され
る結果、オーム性電極中の組成、例えば、金−ゲルマニ
ウム(Au −Ge )系オーム性電極の場合、金(A
u) とゲルマニウム(Ge) の組成が変化して、オ
ーム性電極の特性悪化、ひいては素子の電気特性の悪化
を引き起こす原因となる等耐熱性の点で問題があった。
本発明は、かかる問題点を解消するためになさレタもの
で、オーム性電極形成層とボンディング用配線金属層と
の間に例えばモリブデン(Mo )等の高融点金属膜を
形成することにより、電気特性が安定で、かつ耐熱性に
優れた新規なオーム性電極を提供するものである。
以下、本発明の一実施例を第8図に従って説明する。す
なわち、第8図において、(1)は半絶縁性GaAs 
基板、(2)はn型砒化ガリウム(n −GaAs )
からなる動作層でこのn型砒化ガリウム(n −GaA
s )(2)の表面上に例えば金−ゲルマニウム(Au
 −Ge )系のオーム性電極形成層(3)を真空蒸着
等により被着させた後、例えばモリブデン(Mo) 等
の高融点金属膜(6)を連続的に形成し、さらにその上
を例えば金(Au ) 等のボンディング用配線金属層
(4)で連続的に被覆した後、熱処理を行なってオーム
性電極を形成する。本実施例によれば、従来性じていた
オーム性電極を形成する為の熱処理、ボンディングの為
の加熱、その他昇温を必要とする製造工程条件下でも、
オーム性疏極形成、1Δ(3)とボンディング用配線金
属層(4)との間に例えばモリブデン(Mo ) 等の
高融点金Jti B’A (6)を介することにより、
オーム性電極形成Ji! (3)とボンディング用配線
金;馬層(4)との相互拡散が高1ね点金、属股(6)
によって防止され、オーム性1ζ極形成AJ (3)の
組成を保持することができる結果、オーム性電極の熱四
安冗性の向上を図ることができる。
なお、高融点金IM 股は、モリブデン(MO)に限ら
ず、タングステン(5)、タンタル(Ta)等m々考え
られる。
以上のように、本発明によれば、オーム性電極形成層と
ボンディング用配線金属層との間に高融点金属膜をはさ
むという極めて簡単な手段により1、t−ム性fi4極
の耐熱性が向上し、ひいては素子の電気特性が安定して
良好になる等、信頼性の向上をも図ることができる。
【図面の簡単な説明】
節1図は従来のオーム性′岨極の断面図、第2図は従来
におけるオーム性電極に熱処理を施した後の断面図、第
3図は本発明の一実施例を示すオーム性電極の断面図で
ある。 図中、(1)は半絶縁性GaAs 基板、(2)はn型
砒化ガリウム(n −GaAs )からなる動作層、(
3)はオーム性電極形成層、(4)はボンディング用配
線金属層、(5)はオーム性電極形成層とボンディング
用配線層との合金層、(6)は高融点金属膜である。 なお、図中同一符号は圓−又は相当部分を示す。 出願人 工業技術院長 川 1)裕 部第1図 第2図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)砒化ガリウム結晶上に直接被着されるオーム性電
    極形成層と、このオーム性電極形成層上に形成されるボ
    ンディング用配線金属層と、上記オーム性電極形成層と
    上記配線金属層との間に形成された高融点金属膜を備え
    たことを特徴とするオーム性電極。
  2. (2)上記高融点金属膜は、モリブデン、タングステン
    、タンタルのうちのいずれかであることを特徴とする特
    許請求の範囲第1項記載のオーム性電極。
JP12347383A 1983-07-08 1983-07-08 オ−ム性電極 Pending JPS6016463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12347383A JPS6016463A (ja) 1983-07-08 1983-07-08 オ−ム性電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12347383A JPS6016463A (ja) 1983-07-08 1983-07-08 オ−ム性電極

Publications (1)

Publication Number Publication Date
JPS6016463A true JPS6016463A (ja) 1985-01-28

Family

ID=14861492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12347383A Pending JPS6016463A (ja) 1983-07-08 1983-07-08 オ−ム性電極

Country Status (1)

Country Link
JP (1) JPS6016463A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204620A (ja) * 1987-02-11 1988-08-24 バウマー エレクトリク アクチエンゲゼルシャフト ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法
EP0460531A1 (de) * 1990-06-07 1991-12-11 Siemens Aktiengesellschaft Kontaktmetallisierung auf Halbleitermaterial
JPH10341039A (ja) * 1997-04-10 1998-12-22 Toshiba Corp 半導体発光素子およびその製造方法
JP2007048878A (ja) * 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5352362A (en) * 1976-10-25 1978-05-12 Toshiba Corp Compound semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5352362A (en) * 1976-10-25 1978-05-12 Toshiba Corp Compound semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204620A (ja) * 1987-02-11 1988-08-24 バウマー エレクトリク アクチエンゲゼルシャフト ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法
EP0460531A1 (de) * 1990-06-07 1991-12-11 Siemens Aktiengesellschaft Kontaktmetallisierung auf Halbleitermaterial
JPH10341039A (ja) * 1997-04-10 1998-12-22 Toshiba Corp 半導体発光素子およびその製造方法
JP2007048878A (ja) * 2005-08-09 2007-02-22 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP2509713B2 (ja) 炭化珪素半導体装置およびその製造方法
US3200490A (en) Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials
KR100406247B1 (ko) 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자
JPH07263375A (ja) 化合物半導体用オーム接触の製造方法
JPS6016463A (ja) オ−ム性電極
US5057454A (en) Process for producing ohmic electrode for p-type cubic system boron nitride
JPS6322060B2 (ja)
JPS61220344A (ja) 半導体装置の製造方法
JPS59500542A (ja) N型GaAs用のオ−ム接触装置
JPS5877227A (ja) オ−ミツク接点の形成方法
JPS61256766A (ja) 化合物半導体用電極
JPH01166556A (ja) n型GaAsオーム性電極およびその形成方法
JPS63202031A (ja) 半導体装置
JPS5880872A (ja) 半導体装置
JPS63234562A (ja) 半導体装置の電極
JP3142592B2 (ja) 合金電極形成方法
JPS5950091B2 (ja) 半導体装置の製造方法
JPS6337497B2 (ja)
JPS6220338A (ja) 半導体装置の製造方法
JPS628576A (ja) 半導体装置
JPS63304665A (ja) 半導体装置
JPS5976437A (ja) 半導体装置
JPS6298667A (ja) 砒化ガリウム半導体装置およびその製造方法
JPH04100273A (ja) 半導体装置及びその製造方法
JPH0246773A (ja) 化合物半導体装置およびその電極形成方法