JPS6337497B2 - - Google Patents
Info
- Publication number
- JPS6337497B2 JPS6337497B2 JP21229481A JP21229481A JPS6337497B2 JP S6337497 B2 JPS6337497 B2 JP S6337497B2 JP 21229481 A JP21229481 A JP 21229481A JP 21229481 A JP21229481 A JP 21229481A JP S6337497 B2 JPS6337497 B2 JP S6337497B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- eutectic
- compound semiconductor
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 10
- 239000006023 eutectic alloy Substances 0.000 claims description 10
- 230000005496 eutectics Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011104 metalized film Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
この発明は、化合物半導体装置の裏面電極形成
法に関するものである。以下、この種の半導体装
置の一例として、GaAsシヨツトキバリヤ型電界
効果トランジスタ（GaAs MES FET）の場合
について説明する。
法に関するものである。以下、この種の半導体装
置の一例として、GaAsシヨツトキバリヤ型電界
効果トランジスタ（GaAs MES FET）の場合
について説明する。
GaAs MES FETは、絶縁性GaAs基板（Crド
ープ）の上に動作層をエピタキシヤル成長したウ
エハを用いる。この動作層上にソース、ドレイン
及びゲート電極をつくり込んでトランジスタを形
成し、その厚みは、基板を含んだ素子の厚み約
150μｍに対し、せいぜい1μｍ程度である。
ープ）の上に動作層をエピタキシヤル成長したウ
エハを用いる。この動作層上にソース、ドレイン
及びゲート電極をつくり込んでトランジスタを形
成し、その厚みは、基板を含んだ素子の厚み約
150μｍに対し、せいぜい1μｍ程度である。
この様なプレーナ型のGaAs半導体装置を所定
のパツケージ又はチツプキヤリヤ等に固定収納す
るには、通常半田を用いる。Si半導体装置の場合
には、ダイボンドする面に通常金メツキ仕上げを
施し、Au・Si共晶合金にて固定する。ところが、
GaAs等の化合物半導体の場合は、GaAsと直接
共晶する半田が無いので、Au・SnまたはAu・
Ge共晶半田（プリフオーム）を用いるのが一般
的である。その場合、化合物半導体素子のダイボ
ンド面には、Cr／Au等の多層金属膜を蒸着法、
スパツタ法等で形成する。表面をAuで仕上げる
のは、酸化物をつくらず、半田との漏れ性に優れ
ているからであるが、Au薄膜を形成したのち、
実際ダイボンドするまでの工程、例えばウエハイ
ンラインチエツク、オートテスト、スクライビン
グ、ダイス選別等複数の工程を経る内に、汚染さ
れる機会が多い。そのために、ダイボンドがうま
く行かない場合があり、信頼性低下の一原因とな
つていた。特に、ダイス（ペレツト）状になつて
汚染された場合、洗浄がむずかしく、廃棄せざる
をえない場合もあつた。そこで、発明者等は、裏
面メタライズを共晶プリフオームと同一組成の薄
膜で形成することを提案した。そして、この提案
した構造は、GaAsと合金化するに必要な温度で
熱処理しないことを特徴としている。この内、
Au・Sn共晶合金膜は、Au・GeにくらべGaAsに
対する接着力がやゝ弱い欠点があつた。そこで、
GaAsに対して接着力が比較的優れているNiをま
ず300〜500Å蒸着したのち、Au・Sn共晶膜を
2000〜3000Å蒸着していた。ところが、その場合
でも裏面膜が剥離する場合があつた。一方、
Au・Geは、GaAsに対する接着力がNiより強い
長所を持つているが、融点が370℃とかなり高く、
ダイボンド時における熱劣化を防ぐのに手ぎわ良
く作業しなければならない。化合物半導体素子、
中でもGaAs MES FETの様にシヨツトキパリ
ヤを有するものは特に熱劣化し易く、使用できな
かつた。その点、Au・Sn共晶合金は融点がAu・
Geにくらべて90℃も低いので、好都合である。
そこでこの発明は、裏面メタライズ膜として
Au・Sn膜の方が好ましい有用性に加えて、Au・
Geの接着力の強さを組み合わせ、裏面電極とし
てAu・Ge／Au・Sn共晶合金膜を用いることを
提案するものである。Au・Geの膜厚はGaAsに
対する接着力が確保できる程度でよく、300〜500
Å，Au・Snは従来通り2000〜3000Åは必要であ
る。
のパツケージ又はチツプキヤリヤ等に固定収納す
るには、通常半田を用いる。Si半導体装置の場合
には、ダイボンドする面に通常金メツキ仕上げを
施し、Au・Si共晶合金にて固定する。ところが、
GaAs等の化合物半導体の場合は、GaAsと直接
共晶する半田が無いので、Au・SnまたはAu・
Ge共晶半田（プリフオーム）を用いるのが一般
的である。その場合、化合物半導体素子のダイボ
ンド面には、Cr／Au等の多層金属膜を蒸着法、
スパツタ法等で形成する。表面をAuで仕上げる
のは、酸化物をつくらず、半田との漏れ性に優れ
ているからであるが、Au薄膜を形成したのち、
実際ダイボンドするまでの工程、例えばウエハイ
ンラインチエツク、オートテスト、スクライビン
グ、ダイス選別等複数の工程を経る内に、汚染さ
れる機会が多い。そのために、ダイボンドがうま
く行かない場合があり、信頼性低下の一原因とな
つていた。特に、ダイス（ペレツト）状になつて
汚染された場合、洗浄がむずかしく、廃棄せざる
をえない場合もあつた。そこで、発明者等は、裏
面メタライズを共晶プリフオームと同一組成の薄
膜で形成することを提案した。そして、この提案
した構造は、GaAsと合金化するに必要な温度で
熱処理しないことを特徴としている。この内、
Au・Sn共晶合金膜は、Au・GeにくらべGaAsに
対する接着力がやゝ弱い欠点があつた。そこで、
GaAsに対して接着力が比較的優れているNiをま
ず300〜500Å蒸着したのち、Au・Sn共晶膜を
2000〜3000Å蒸着していた。ところが、その場合
でも裏面膜が剥離する場合があつた。一方、
Au・Geは、GaAsに対する接着力がNiより強い
長所を持つているが、融点が370℃とかなり高く、
ダイボンド時における熱劣化を防ぐのに手ぎわ良
く作業しなければならない。化合物半導体素子、
中でもGaAs MES FETの様にシヨツトキパリ
ヤを有するものは特に熱劣化し易く、使用できな
かつた。その点、Au・Sn共晶合金は融点がAu・
Geにくらべて90℃も低いので、好都合である。
そこでこの発明は、裏面メタライズ膜として
Au・Sn膜の方が好ましい有用性に加えて、Au・
Geの接着力の強さを組み合わせ、裏面電極とし
てAu・Ge／Au・Sn共晶合金膜を用いることを
提案するものである。Au・Geの膜厚はGaAsに
対する接着力が確保できる程度でよく、300〜500
Å，Au・Snは従来通り2000〜3000Åは必要であ
る。
このような積層共晶合金膜を用いることによつ
て、熱劣化をおこさせないで接着力の強いダイボ
ンドが可能になり、実用的価値が一段と高くなつ
た。
て、熱劣化をおこさせないで接着力の強いダイボ
ンドが可能になり、実用的価値が一段と高くなつ
た。
GaAs基板にAu・GeまたはAu・Sn共晶膜を形
全成するということは、オーミツクコンタクトを
とる方法として公知であるが、本発明は次の点で
異なる。つまり、一般に上記金属膜はGaAsに対
するオーミツク材として用いられているので、
GaAsとの合金化処理が含まれる。したがつて、
最終的にはGa，As，Au，Ge（Sn）その他を含む
複雑な合金となつている。本発明は、逆にこの熱
処理を含まないことを特徴としている。すなわ
ち、Au・Ge膜とAu・Sn膜を基板を加熱するこ
となく順次付着した後、不活性ガス中で熱処理を
全く行なわないことを特徴としている。なぜな
ら、目的がプリフオーム材との漏れ性を改善する
ことであるから、熱処理してしまうと、ダイボン
ドするためのAu・Sn共晶プリオームと全くなじ
まなくなつてダイボンドできない。これは、Ge
が表面に偏析するからである。また、熱処理する
と、表面にボールアツプ現象がおこる。つまり、
各金属元素が偏析して表面がでこぽこになる。裏
面がこの様になつたダイスを観察又は組立てる場
合、顕微鏡の像が暗くなつてよく見えないという
ことはよく経験されることであつて、作業性が著
しく阻害されることは明らかである。さらに、
Au・Ge，Au・Snの組成が一定の共晶合金でな
ければならない点も特徴である。オーミツク材と
しては、上記ボールアツプ現象を防ぐために、
Niなどの異種金属を含ませるのが通例である。
全成するということは、オーミツクコンタクトを
とる方法として公知であるが、本発明は次の点で
異なる。つまり、一般に上記金属膜はGaAsに対
するオーミツク材として用いられているので、
GaAsとの合金化処理が含まれる。したがつて、
最終的にはGa，As，Au，Ge（Sn）その他を含む
複雑な合金となつている。本発明は、逆にこの熱
処理を含まないことを特徴としている。すなわ
ち、Au・Ge膜とAu・Sn膜を基板を加熱するこ
となく順次付着した後、不活性ガス中で熱処理を
全く行なわないことを特徴としている。なぜな
ら、目的がプリフオーム材との漏れ性を改善する
ことであるから、熱処理してしまうと、ダイボン
ドするためのAu・Sn共晶プリオームと全くなじ
まなくなつてダイボンドできない。これは、Ge
が表面に偏析するからである。また、熱処理する
と、表面にボールアツプ現象がおこる。つまり、
各金属元素が偏析して表面がでこぽこになる。裏
面がこの様になつたダイスを観察又は組立てる場
合、顕微鏡の像が暗くなつてよく見えないという
ことはよく経験されることであつて、作業性が著
しく阻害されることは明らかである。さらに、
Au・Ge，Au・Snの組成が一定の共晶合金でな
ければならない点も特徴である。オーミツク材と
しては、上記ボールアツプ現象を防ぐために、
Niなどの異種金属を含ませるのが通例である。
この発明のようにAu・GeとAu・Snを付着し
たままの状態だと、Au・Sn共晶合金は280℃で
急激にとけ、同時に同温度のAuSn共晶プリフオ
ームと一瞬の内にまじりあつて、強固な接着が可
能となる。すなわち、どちらかのAu・Sn共晶合
金が多少汚染されていても、上記の現象により接
着されるので、充分な強度が確保されるのであ
る。
たままの状態だと、Au・Sn共晶合金は280℃で
急激にとけ、同時に同温度のAuSn共晶プリフオ
ームと一瞬の内にまじりあつて、強固な接着が可
能となる。すなわち、どちらかのAu・Sn共晶合
金が多少汚染されていても、上記の現象により接
着されるので、充分な強度が確保されるのであ
る。
以上、GaAs MES FETの裏面電極形成につ
いて説明してきたが、この発明はGaAs以外の他
の化合物半導体装置の裏面電極形成に適用でき
る。
いて説明してきたが、この発明はGaAs以外の他
の化合物半導体装置の裏面電極形成に適用でき
る。
Claims (1)
- 【特許請求の範囲】 １ 化合物半導体基板上に熱処理を全く行なわな
いAu・Ge共晶合金膜及びAu・Sn共晶合金膜を
順次積層し、上記半導体基板を支持体に共晶半田
で固定するための電極を形成することを特徴とす
る化合物半導体装置の電極形成法。 ２ 化合物半導体基板はGaAsからなる特許請求
の範囲第１項記載の化合物半導体装置の電極形成
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21229481A JPS58112336A (ja) | 1981-12-25 | 1981-12-25 | 化合物半導体装置の電極形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21229481A JPS58112336A (ja) | 1981-12-25 | 1981-12-25 | 化合物半導体装置の電極形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112336A JPS58112336A (ja) | 1983-07-04 |
| JPS6337497B2 true JPS6337497B2 (ja) | 1988-07-26 |
Family
ID=16620197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21229481A Granted JPS58112336A (ja) | 1981-12-25 | 1981-12-25 | 化合物半導体装置の電極形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112336A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240877A (en) * | 1989-11-28 | 1993-08-31 | Sumitomo Electric Industries, Ltd. | Process for manufacturing an ohmic electrode for n-type cubic boron nitride |
| JPH03167877A (ja) * | 1989-11-28 | 1991-07-19 | Sumitomo Electric Ind Ltd | ｎ型立方晶窒化硼素のオーム性電極及びその形成方法 |
| US5288456A (en) * | 1993-02-23 | 1994-02-22 | International Business Machines Corporation | Compound with room temperature electrical resistivity comparable to that of elemental copper |
-
1981
- 1981-12-25 JP JP21229481A patent/JPS58112336A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58112336A (ja) | 1983-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5156998A (en) | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes | |
| US6140703A (en) | Semiconductor metallization structure | |
| JP2983486B2 (ja) | ろう材料層を有する半導体基体 | |
| JPH04245652A (ja) | 半導体装置の製造方法 | |
| US4702941A (en) | Gold metallization process | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| EP0880801B1 (en) | DIE ATTACHED SiC AND DIE ATTACH PROCEDURE FOR SiC | |
| JPS6141135B2 (ja) | ||
| JPS6337497B2 (ja) | ||
| JPH0221135B2 (ja) | ||
| US4921158A (en) | Brazing material | |
| JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
| JPS6016463A (ja) | オ−ム性電極 | |
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JPS63140540A (ja) | 半導体装置 | |
| KR960011854B1 (ko) | 다이 본딩 공정 방법 | |
| JPH01187935A (ja) | 半導体装置 | |
| JPS582755B2 (ja) | ハンドウタイソウチヨウロウザイ | |
| JPS63234562A (ja) | 半導体装置の電極 | |
| JPS63202031A (ja) | 半導体装置 | |
| JPS61121435A (ja) | 半導体装置の製造方法 | |
| JPH01313946A (ja) | 半導体装置の製造方法 | |
| JPH0357275A (ja) | ３―ｖ族化合物半導体装置 | |
| JPH0632687A (ja) | メタライズ膜を有する窒化アルミニウム焼結体基板 |