JPS6220338A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6220338A JPS6220338A JP15827785A JP15827785A JPS6220338A JP S6220338 A JPS6220338 A JP S6220338A JP 15827785 A JP15827785 A JP 15827785A JP 15827785 A JP15827785 A JP 15827785A JP S6220338 A JPS6220338 A JP S6220338A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laminated
- gaas
- approx
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法（足間［Ｔｉ、特にＧａ
Ａｓ 学導体素子のいわゆるダイスポンド技術に用いる
裏側メタルに関するものである。
Ａｓ 学導体素子のいわゆるダイスポンド技術に用いる
裏側メタルに関するものである。
（従来の技術）
従来の、コレクタリードまたけステム等の基台に、Ｇａ
Ａｓ半導体素子等のダイスを貼り付けるダイスポンド技
術は、文献特開昭５’１−７１０６６号公報に記載され
ている。そこでは、ダイスボンド技術に用いる半導体基
板の裏側メタルをＡ＋、＋Ｇ ｅ合金等で構成１〜、さ
らにＧ ａ Ａ、ｓとＡｕＧｅとの密着力を向上させる
ためにＡｕＧｅの蒸着を行ったのち、３５０℃程度の温
度で熱処理を行っている。次にとのＡＴｉ Ｇｅ合金膜
上に融点の低い金属膜を蒸着し、加熱により金属基台に
接着１７ている。このように、一般のダイスボンド技術
では、基台と半導体基板との密着力を向上さぜるため３
００℃程度以上の熱処理を行っている。
Ａｓ半導体素子等のダイスを貼り付けるダイスポンド技
術は、文献特開昭５’１−７１０６６号公報に記載され
ている。そこでは、ダイスボンド技術に用いる半導体基
板の裏側メタルをＡ＋、＋Ｇ ｅ合金等で構成１〜、さ
らにＧ ａ Ａ、ｓとＡｕＧｅとの密着力を向上させる
ためにＡｕＧｅの蒸着を行ったのち、３５０℃程度の温
度で熱処理を行っている。次にとのＡＴｉ Ｇｅ合金膜
上に融点の低い金属膜を蒸着し、加熱により金属基台に
接着１７ている。このように、一般のダイスボンド技術
では、基台と半導体基板との密着力を向上さぜるため３
００℃程度以上の熱処理を行っている。
（発明が解決Ｉ〜ようとする問題点）
この熱処理において温度が低い場合ＡｕＧｅとＱ、ａＡ
ｓとの密着力は弱く、温度が高い場合、表面に形成され
た素子が劣化する欠点があった。寸だ、本発明者らは半
導体基板の裏側メタルとしてＡｕＧｅを使用した場合、
長時間にわたる耐湿試験をかけた時にＡｕＧｅ０中のＧ
ｅがデバイス表面に析出し、半導体装置の信頼性を低化
させるという欠点を見い出した。
ｓとの密着力は弱く、温度が高い場合、表面に形成され
た素子が劣化する欠点があった。寸だ、本発明者らは半
導体基板の裏側メタルとしてＡｕＧｅを使用した場合、
長時間にわたる耐湿試験をかけた時にＡｕＧｅ０中のＧ
ｅがデバイス表面に析出し、半導体装置の信頼性を低化
させるという欠点を見い出した。
この発明の目的は、以上述べた熱処理の不安定さを除去
し、信頼性の高い半導体装置を提供することにある。
し、信頼性の高い半導体装置を提供することにある。
（問題点を解決するだめの手段）
本発明は半導体装置の製造方法において、素子が形成さ
れたＧａＡｓ半導体基板の裏面上に、熱処理を行なわす
ともＧａＡｓとの密着力が強いＴｉを最初に蒸着し、そ
の後Ｔｉの酸化防止のためのＡｕを蒸着し、さらにグイ
ポンド時に使用されるＡｕ／Ｓｎノ・ンダ材を不用にす
るため例えばＳｎ等のノ・ンダ材を蒸着することによｐ
、ＧａＡｓ半導体素子のオーミック接続を行なわない裏
側メタルを形成するものである。
れたＧａＡｓ半導体基板の裏面上に、熱処理を行なわす
ともＧａＡｓとの密着力が強いＴｉを最初に蒸着し、そ
の後Ｔｉの酸化防止のためのＡｕを蒸着し、さらにグイ
ポンド時に使用されるＡｕ／Ｓｎノ・ンダ材を不用にす
るため例えばＳｎ等のノ・ンダ材を蒸着することによｐ
、ＧａＡｓ半導体素子のオーミック接続を行なわない裏
側メタルを形成するものである。
（作用）
本発明は、素子が形成されだＧａＡｓ半導体基板の裏側
メタルの形成において、熱処理を行わなくともＧａＡｓ
と密着力が強いＴｉを最初に蒸着し、連続的に、とのＴ
ｉの酸化防止のだめのＡｕを蒸着しているので、熱処理
に対して劣化し易い素子が形成されたウェハの裏側メタ
ルの形成に適している。
メタルの形成において、熱処理を行わなくともＧａＡｓ
と密着力が強いＴｉを最初に蒸着し、連続的に、とのＴ
ｉの酸化防止のだめのＡｕを蒸着しているので、熱処理
に対して劣化し易い素子が形成されたウェハの裏側メタ
ルの形成に適している。
さらに裏側メタルにＧｅを含んでいないため、長時間の
耐湿試験を行ってもＧｅの素子表面への析出は無く、素
子の高信頼性化が期待できる。
耐湿試験を行ってもＧｅの素子表面への析出は無く、素
子の高信頼性化が期待できる。
（実施例）
図面は本発明の詳細な説明するだめの断面図であり、以
下図面に沿って説明する。
下図面に沿って説明する。
図面に示すように、通常の方法により素子が形成された
ＧａＡｓ半絶縁性半導体基板１の裏面を機械研摩および
エツチング処理し、基板１を所定の厚さに形成する。次
に電子ビーム蒸着法によｐ、Ｔｉ層２を５００Ｘ程度の
厚さに積層し、連続的に、電子ビーム蒸着法によｊｓｌ
Ａｕ層３を２５００Ｘ程度の厚さに積層し、次に抵抗加
熱蒸着法によｐｓｎＳｎ層４２〜３μｍの厚さに積層す
る。
ＧａＡｓ半絶縁性半導体基板１の裏面を機械研摩および
エツチング処理し、基板１を所定の厚さに形成する。次
に電子ビーム蒸着法によｐ、Ｔｉ層２を５００Ｘ程度の
厚さに積層し、連続的に、電子ビーム蒸着法によｊｓｌ
Ａｕ層３を２５００Ｘ程度の厚さに積層し、次に抵抗加
熱蒸着法によｐｓｎＳｎ層４２〜３μｍの厚さに積層す
る。
しかる後、Ｔｉ層２、Ａｕ層３及びＳｎ層４が積層され
た基板１を通常の方法により、個々の半導体片に分離し
、図示し々い所定の基台に接着を行う。
た基板１を通常の方法により、個々の半導体片に分離し
、図示し々い所定の基台に接着を行う。
尚、本発明の実施例では、Ｔｉ層２は電子ビーム蒸着法
、Ａｕ層３も電子ビーム蒸着法、そしてＳｎ層４は抵抗
加熱蒸着法を用いて積層したが、他の蒸着法によシ積層
してもよい。また、Ｓｎ層４は他のノ・ンダ材を用いて
もよい。
、Ａｕ層３も電子ビーム蒸着法、そしてＳｎ層４は抵抗
加熱蒸着法を用いて積層したが、他の蒸着法によシ積層
してもよい。また、Ｓｎ層４は他のノ・ンダ材を用いて
もよい。
本発明の実施例によれば、室温程度の温度下で、ＧａＡ
ｓ半絶縁性半導体基板１と密着力が強いＴｉ層２を積層
できるので、基板１に形成された素子の特性劣化を防止
することができる。さらに、この７１層２の酸化を防止
するＡｕ層３を積層した後、あらかじめこのＡｕ層３と
低温度で合金化するＳｎ層４を積層しているので、ダイ
プント時のノ１ンダ材が不用となる。
ｓ半絶縁性半導体基板１と密着力が強いＴｉ層２を積層
できるので、基板１に形成された素子の特性劣化を防止
することができる。さらに、この７１層２の酸化を防止
するＡｕ層３を積層した後、あらかじめこのＡｕ層３と
低温度で合金化するＳｎ層４を積層しているので、ダイ
プント時のノ１ンダ材が不用となる。
（発明の効果）
以上、詳細に説明したように本発明によれば、素子が形
成されたＧａＡｓ半導体基板の裏面側に、室温程度の温
度下で、蒸着法により、ＧａＡ ｓ半導体基板と密着力
が強いＴｉ層を積層し、連続的にこのＴｉ層の酸化防止
のだめのＡｕ層を積層しているので、熱処理に対して劣
化し易い素子が形成されたウェハであっても、素子の劣
化を来たすことなく裏側メタルを形成することができ、
且つ、裏側メタルにはＧｅを含んでいないため、Ｇｅの
素子表面への析出はなく、素子の高信頼性化が期待でき
る。
成されたＧａＡｓ半導体基板の裏面側に、室温程度の温
度下で、蒸着法により、ＧａＡ ｓ半導体基板と密着力
が強いＴｉ層を積層し、連続的にこのＴｉ層の酸化防止
のだめのＡｕ層を積層しているので、熱処理に対して劣
化し易い素子が形成されたウェハであっても、素子の劣
化を来たすことなく裏側メタルを形成することができ、
且つ、裏側メタルにはＧｅを含んでいないため、Ｇｅの
素子表面への析出はなく、素子の高信頼性化が期待でき
る。
図面は本発明の詳細な説明するだめの断面図である。
１・・・ＧａＡｓ半絶縁性半導体基板、２・・・Ｔｉ層
、３・・・Ａｕ層、４・・・Ｓｎ層。
、３・・・Ａｕ層、４・・・Ｓｎ層。
Claims (1)
- 【特許請求の範囲】 素子が形成されたＧａＡｓ半導体基板の裏面上にＴｉ層
を蒸着法により積層する工程と、 該Ｔｉ層上にＡｕ層を連続的に蒸着法により積層する工
程と、 しかる後該基板の該裏面側表面上にハンダ材を積層する
工程と、 しかる後該基板の該裏面側を基台に接着する工程とを備
えてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827785A JPS6220338A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827785A JPS6220338A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6220338A true JPS6220338A (ja) | 1987-01-28 |
Family
ID=15668085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15827785A Pending JPS6220338A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220338A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149428A (ja) * | 1987-12-07 | 1989-06-12 | Nec Corp | 半導体装置 |
| JPH02138753A (ja) * | 1988-11-18 | 1990-05-28 | Sanyo Electric Co Ltd | 半導体ペレットと半導体装置の製造方法 |
| JP2001053025A (ja) * | 1999-08-11 | 2001-02-23 | Nippon Sheet Glass Co Ltd | ｐ型化合物半導体のオーミック電極構造およびその形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654047A (en) * | 1979-10-08 | 1981-05-13 | Nec Corp | Compound semiconductor device |
| JPS5829851B2 (ja) * | 1977-08-31 | 1983-06-25 | 株式会社東芝 | 電磁流量計 |
-
1985
- 1985-07-19 JP JP15827785A patent/JPS6220338A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829851B2 (ja) * | 1977-08-31 | 1983-06-25 | 株式会社東芝 | 電磁流量計 |
| JPS5654047A (en) * | 1979-10-08 | 1981-05-13 | Nec Corp | Compound semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149428A (ja) * | 1987-12-07 | 1989-06-12 | Nec Corp | 半導体装置 |
| JPH02138753A (ja) * | 1988-11-18 | 1990-05-28 | Sanyo Electric Co Ltd | 半導体ペレットと半導体装置の製造方法 |
| JP2001053025A (ja) * | 1999-08-11 | 2001-02-23 | Nippon Sheet Glass Co Ltd | ｐ型化合物半導体のオーミック電極構造およびその形成方法 |
| JP4572430B2 (ja) * | 1999-08-11 | 2010-11-04 | 富士ゼロックス株式会社 | オーミック電極の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| JPH0136254B2 (ja) | ||
| US3128545A (en) | Bonding oxidized materials | |
| JPS5846059B2 (ja) | 半導体装置 | |
| US4817854A (en) | LED soldering method utilizing a PT migration barrier | |
| EP0880801B1 (en) | DIE ATTACHED SiC AND DIE ATTACH PROCEDURE FOR SiC | |
| US4035526A (en) | Evaporated solderable multilayer contact for silicon semiconductor | |
| JP2878887B2 (ja) | 半導体電極構造体 | |
| JPH0387067A (ja) | ３―５族化合物半導体素子の電極構造及びその形成方法 | |
| US3959522A (en) | Method for forming an ohmic contact | |
| JPS6141135B2 (ja) | ||
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| EP0424857B1 (en) | Process for producing ohmic electrode for p-type cubic system boron nitride | |
| US4921158A (en) | Brazing material | |
| JPS5932890B2 (ja) | シヨツトダイオ−ドの電極形成方法 | |
| JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
| JPS6016463A (ja) | オ−ム性電極 | |
| JPS61187364A (ja) | オ−ム性電極 | |
| JPS5811096B2 (ja) | ハンドウタイソシノ パツケ−ジヘノセツチヤクホウホウ | |
| JPS63234562A (ja) | 半導体装置の電極 | |
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| JPS6337497B2 (ja) | ||
| US3544856A (en) | Sandwich-structure-type alloyed semiconductor element | |
| JPS63161631A (ja) | シリコン半導体素子 | |
| JPS5966166A (ja) | Ｎ形３−５族化合物半導体のオ−ム性電極 |