JPS5932890B2 - シヨツトダイオ−ドの電極形成方法 - Google Patents
シヨツトダイオ−ドの電極形成方法Info
- Publication number
- JPS5932890B2 JPS5932890B2 JP9735976A JP9735976A JPS5932890B2 JP S5932890 B2 JPS5932890 B2 JP S5932890B2 JP 9735976 A JP9735976 A JP 9735976A JP 9735976 A JP9735976 A JP 9735976A JP S5932890 B2 JPS5932890 B2 JP S5932890B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- gold
- nickel
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明はショットキダイオードの電極形成方法に関す
るものである。
るものである。
従来、シリコンショットキダイオードの製造においては
、バリヤを形成後、該バリヤの上にクロム、ニッケル、
金を順次蒸着し、該蒸着金属層をアニールしないでその
まま電極の半田付けを行なつていたが、そのため逆方向
電流が増加し、ショットキダイオードの特性が劣化する
ことが問題になつていた。
、バリヤを形成後、該バリヤの上にクロム、ニッケル、
金を順次蒸着し、該蒸着金属層をアニールしないでその
まま電極の半田付けを行なつていたが、そのため逆方向
電流が増加し、ショットキダイオードの特性が劣化する
ことが問題になつていた。
本発明は、上記のような特性劣化を防止できるとともに
、バリヤメタルと半導体基板との密着性を向上できるシ
ョットキダイオードの電極形成方法を提供することを目
的とするものであり、バリヤメタル上にクロム又はモリ
ブデンとニッケル、金の蒸着金属を蒸着後、一定の温度
範囲で熱処理することを特徴としている。
、バリヤメタルと半導体基板との密着性を向上できるシ
ョットキダイオードの電極形成方法を提供することを目
的とするものであり、バリヤメタル上にクロム又はモリ
ブデンとニッケル、金の蒸着金属を蒸着後、一定の温度
範囲で熱処理することを特徴としている。
次に本発明の実施例を図を用いて説明する。
シリコンショットキバリヤダイオード（以下Ｓｉ−ＳＢ
Ｄと略す）は第１図の様な構造と特性を有するもので、
第１図（至）は本発明の一実施例によるＳｉ−ＳＢＤの
断面図、同図旧）はその特性図である。第１図囚におい
て、４はＮ＋半導体基板であるシリコン基板、３は該シ
リコン基板４上に形成されたＮ形層、１は該Ｎ形層３上
に形成された表面保護膜、５はオーミックコンタクトで
ある。また２はＮｉ−Ｐｄメッキバリヤ層を示し、これ
は厚みが薄く（約０．１μｍ）、従つて曲けや引つ張り
などに対する機械的強度が弱く、また半田付けをして電
極を取り出す場合通常用いられるＰｂ−Ｓｎ系半田との
ぬれが悪いものであり、また該メッキバリヤ層２はこれ
の上に半田をのせ、１０〜２０分程度の短い時間、半田
が溶けはじめる温度以上の温度を加えると、温度の高低
にかかわらず逆方向電流が増加することが実験で確認さ
れた。そこで電極８を取り出すためにはメッキバリヤ層
２の上に蒸着金属層６を形成することが必要になる。
Ｄと略す）は第１図の様な構造と特性を有するもので、
第１図（至）は本発明の一実施例によるＳｉ−ＳＢＤの
断面図、同図旧）はその特性図である。第１図囚におい
て、４はＮ＋半導体基板であるシリコン基板、３は該シ
リコン基板４上に形成されたＮ形層、１は該Ｎ形層３上
に形成された表面保護膜、５はオーミックコンタクトで
ある。また２はＮｉ−Ｐｄメッキバリヤ層を示し、これ
は厚みが薄く（約０．１μｍ）、従つて曲けや引つ張り
などに対する機械的強度が弱く、また半田付けをして電
極を取り出す場合通常用いられるＰｂ−Ｓｎ系半田との
ぬれが悪いものであり、また該メッキバリヤ層２はこれ
の上に半田をのせ、１０〜２０分程度の短い時間、半田
が溶けはじめる温度以上の温度を加えると、温度の高低
にかかわらず逆方向電流が増加することが実験で確認さ
れた。そこで電極８を取り出すためにはメッキバリヤ層
２の上に蒸着金属層６を形成することが必要になる。
しかもこの場合メッキバリヤ層２がストレスに弱いため
、各蒸着層を厚くすることはできない。通常このような
場合、数種の異なる金属層で蒸着金属層６を形成してス
トレスを和らげながら全体の厚みを厚くする方法がとら
れる。一般によく用いられるクロム、ニッケル、金をＳ
ｉ−ＳＢＤの蒸着層に用いた場合、既述のようにアニー
ルしないで半田付けを行なうと、逆方向電流が第２図に
示すように増大し、特性上好ましくない結果となる。と
ころが本発明者等の研究により、クロム、ニツケル、金
を蒸着した後、Ｎ２またはＨ２雰囲気中で３５０℃から
５００後Ｃ（望ましくは３８０℃から４５０℃Ｃ）の間
の温度にて３０分から１時間程度熱処理をすることによ
り、耐半田性、即ら半田７により電極８を蒸着金属層６
に半田付けした後も特性劣化をおこさない良好な蒸着金
属層６を形成でぎることが明らかになつた。
、各蒸着層を厚くすることはできない。通常このような
場合、数種の異なる金属層で蒸着金属層６を形成してス
トレスを和らげながら全体の厚みを厚くする方法がとら
れる。一般によく用いられるクロム、ニッケル、金をＳ
ｉ−ＳＢＤの蒸着層に用いた場合、既述のようにアニー
ルしないで半田付けを行なうと、逆方向電流が第２図に
示すように増大し、特性上好ましくない結果となる。と
ころが本発明者等の研究により、クロム、ニツケル、金
を蒸着した後、Ｎ２またはＨ２雰囲気中で３５０℃から
５００後Ｃ（望ましくは３８０℃から４５０℃Ｃ）の間
の温度にて３０分から１時間程度熱処理をすることによ
り、耐半田性、即ら半田７により電極８を蒸着金属層６
に半田付けした後も特性劣化をおこさない良好な蒸着金
属層６を形成でぎることが明らかになつた。
上記熱処理により耐半田性が向上する理由は、理論的に
はまだ解明されていないが、本発明者等は、上記温度範
囲内で熱処理することにより、クロムーニツケル一金の
各層の間に発生しているストレスが緩和されるとともに
、クロム、ニツケル、金各層の分子構造がより緻密にな
るため半田７の蒸着金属層６への浸透が防止され、その
結果特性劣化を防ぐことができたものと考えている。
はまだ解明されていないが、本発明者等は、上記温度範
囲内で熱処理することにより、クロムーニツケル一金の
各層の間に発生しているストレスが緩和されるとともに
、クロム、ニツケル、金各層の分子構造がより緻密にな
るため半田７の蒸着金属層６への浸透が防止され、その
結果特性劣化を防ぐことができたものと考えている。
またこの場合、熱処理温度が５００℃以上、又は３５０
℃以下の温度ではＮｉ−Ｐｄメツキバリヤ層２と上記蒸
着金属層６との密着性および耐半田性が極めて悪くなる
ことが明らかになり、このことから本発明による熱処理
温度範囲でもつて熱処理することが、上記メツキバリヤ
層２とシリコン基板４のＮ形層３との界面にシヨツトキ
バリヤとなるシリサイド層が形成されてＮ形層３とメツ
キバリヤ層２との密着性が良く、さらに耐半田性の良好
なシヨツトキバリヤ電極を得るために重要であることが
わかる。上記実施例では、メツキバリヤ層２に電極８を
接続するための蒸着金属層６がクロムーニツケル一金か
ら成る場合について説明したが、該蒸着金属層６はこの
ような組合せだけに限らず、蒸着金属としてモリブデン
、ニツケル、金の組合せにおいても、上記温度範囲で耐
半田性および密着性の良好な蒸着金属層が得られる。
℃以下の温度ではＮｉ−Ｐｄメツキバリヤ層２と上記蒸
着金属層６との密着性および耐半田性が極めて悪くなる
ことが明らかになり、このことから本発明による熱処理
温度範囲でもつて熱処理することが、上記メツキバリヤ
層２とシリコン基板４のＮ形層３との界面にシヨツトキ
バリヤとなるシリサイド層が形成されてＮ形層３とメツ
キバリヤ層２との密着性が良く、さらに耐半田性の良好
なシヨツトキバリヤ電極を得るために重要であることが
わかる。上記実施例では、メツキバリヤ層２に電極８を
接続するための蒸着金属層６がクロムーニツケル一金か
ら成る場合について説明したが、該蒸着金属層６はこの
ような組合せだけに限らず、蒸着金属としてモリブデン
、ニツケル、金の組合せにおいても、上記温度範囲で耐
半田性および密着性の良好な蒸着金属層が得られる。
以上のように本発明に係るシヨツトキダイオードの電極
形成方法によれば、シリコン基板上にバリヤメタルを形
成し、さらにその上に蒸着金属層を形成した後３５０℃
〜５００℃の温度で熱処理するようにしたので、バリヤ
メタルとシリコン基板との密着性を向上できる効果があ
り、また耐半田性を向上でき、逆方向電流の増大を防止
できる効果がある。
形成方法によれば、シリコン基板上にバリヤメタルを形
成し、さらにその上に蒸着金属層を形成した後３５０℃
〜５００℃の温度で熱処理するようにしたので、バリヤ
メタルとシリコン基板との密着性を向上できる効果があ
り、また耐半田性を向上でき、逆方向電流の増大を防止
できる効果がある。
第１図Ａは本発明の一実施例によるＳｉ−ＳＢＤの断面
図、第１図Ｂはその逆方向電流一電圧特性を示す図、第
２図は従来の熱処理をしないで半田付けを行なつたＳｉ
−ＳＢＤの逆方向電流一電圧特性図である。 図中、１は表面保護膜、２はＮｉ−Ｐｂメツキバリヤ層
、３はＮ形層、４はシリコン基板、５はオーミツクコン
タクト、６はクロム、ニツケル、金からなる三層蒸着金
属層、７はＰｂ−Ｓｎ系半田、８は電極である。
図、第１図Ｂはその逆方向電流一電圧特性を示す図、第
２図は従来の熱処理をしないで半田付けを行なつたＳｉ
−ＳＢＤの逆方向電流一電圧特性図である。 図中、１は表面保護膜、２はＮｉ−Ｐｂメツキバリヤ層
、３はＮ形層、４はシリコン基板、５はオーミツクコン
タクト、６はクロム、ニツケル、金からなる三層蒸着金
属層、７はＰｂ−Ｓｎ系半田、８は電極である。
Claims (1)
- １ シリコン基板上に該シリコン基板との間にショット
キバリヤを形成するバリヤメタルを形成し、該バリヤメ
タルの上にクロム、ニッケル、金の３層またはモリブデ
ン、ニッケル、金の３層を順次蒸着して蒸着金属層を形
成した後、これらを３５０℃から５００℃の間の温度で
熱処理し、しかる後上記蒸着金属層に電極を半田付けす
ることを特徴とするショットキダイオードの電極形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9735976A JPS5932890B2 (ja) | 1976-08-13 | 1976-08-13 | シヨツトダイオ−ドの電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9735976A JPS5932890B2 (ja) | 1976-08-13 | 1976-08-13 | シヨツトダイオ−ドの電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5323270A JPS5323270A (en) | 1978-03-03 |
| JPS5932890B2 true JPS5932890B2 (ja) | 1984-08-11 |
Family
ID=14190293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9735976A Expired JPS5932890B2 (ja) | 1976-08-13 | 1976-08-13 | シヨツトダイオ−ドの電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932890B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049859A (ja) * | 1983-08-30 | 1985-03-19 | Asahi Glass Co Ltd | 半田用フラツクスの這上り防止剤 |
| JP2006187940A (ja) * | 2005-01-06 | 2006-07-20 | Canon Chemicals Inc | トナー供給ローラの製造方法 |
| US8987397B2 (en) | 2010-09-13 | 2015-03-24 | Unimatec Co., Ltd. | Fluorine-containing copolymer |
| US20210253610A1 (en) | 2018-06-14 | 2021-08-19 | Unimatec Co., Ltd. | Perfluoropolyether phosphate ester, method for producing the same, and surface treatment agent comprising the same as active ingredient |
-
1976
- 1976-08-13 JP JP9735976A patent/JPS5932890B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5323270A (en) | 1978-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| JPS5932890B2 (ja) | シヨツトダイオ−ドの電極形成方法 | |
| US4613890A (en) | Alloyed contact for n-conducting GaAlAs-semi-conductor material | |
| JPS5835919A (ja) | 金属半導体接合電極の製造方法 | |
| JPS61220344A (ja) | 半導体装置の製造方法 | |
| JP5375497B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP2708798B2 (ja) | 炭化ケイ素の電極形成方法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPS609341B2 (ja) | 半導体装置の製造方法 | |
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JP2611434B2 (ja) | ショットキーバリアダイオードの製造方法 | |
| JPH0637301A (ja) | 半導体装置及びその製造方法 | |
| JPS5811096B2 (ja) | ハンドウタイソシノ パツケ−ジヘノセツチヤクホウホウ | |
| JPS62136018A (ja) | 半導体装置の製造方法 | |
| JPH0670981B2 (ja) | 電極形成方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPH0298171A (ja) | 耐熱性オーミック電極 | |
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| JPS6231487B2 (ja) | ||
| JPS63234562A (ja) | 半導体装置の電極 | |
| JPS6161254B2 (ja) | ||
| JPS5821820B2 (ja) | 半導体結晶の選択成長方法 | |
| JPS61272968A (ja) | 化合物半導体素子 | |
| JPH03148847A (ja) | 半導体素子の製造方法 |