JPS609341B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS609341B2 JPS609341B2 JP51136691A JP13669176A JPS609341B2 JP S609341 B2 JPS609341 B2 JP S609341B2 JP 51136691 A JP51136691 A JP 51136691A JP 13669176 A JP13669176 A JP 13669176A JP S609341 B2 JPS609341 B2 JP S609341B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- schottky
- film
- main surface
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置において生じる電力損失を少な
くするようにした半導体装置の製造方法に関するもので
ある。
くするようにした半導体装置の製造方法に関するもので
ある。
従来の半導体装置、例えばプレーナ形ショットキバリヤ
ダイオード（Ｓ・Ｂ・Ｄと略す）のべレツトは第１図に
示すような断面構造を有している。
ダイオード（Ｓ・Ｂ・Ｄと略す）のべレツトは第１図に
示すような断面構造を有している。
すなわち高不純物濃度の半導体基板１の上に、これより
不純物濃度の低い薄いェピタキシャル層２を有する２層
構造半導体基板を用いる。
不純物濃度の低い薄いェピタキシャル層２を有する２層
構造半導体基板を用いる。
そして、半導体基板１の上主面ｌａ上のェピタキシャル
層２を保護膜３で覆い、所定の部分の保護膜３を除去し
て窓穴をあげ、露出した半導体基板１上にバリャ用金属
を成膜してショットキ電極４を形成する。最後に半導体
基板１の下主面ｌｂにオーミックコンタクト５を形成し
てＳ・Ｂ・Ｄのべレットができ上がる。
層２を保護膜３で覆い、所定の部分の保護膜３を除去し
て窓穴をあげ、露出した半導体基板１上にバリャ用金属
を成膜してショットキ電極４を形成する。最後に半導体
基板１の下主面ｌｂにオーミックコンタクト５を形成し
てＳ・Ｂ・Ｄのべレットができ上がる。
ここで、保護膜３としてはシリコン酸化膜またはシリコ
ン窒化膜などを通常用いる。
ン窒化膜などを通常用いる。
バリャ用金属としてはＣｒ−Ａｕ，Ｎｊ−Ａｕ，Ｐｔ−
Ａｕ，Ｍｏ−Ａｕなど２重金属膜を蒸着法、スパッタリ
ング法あるいはメッキ法などで形成する。いま第１図の
べレツトに高周波電流を通すと、点線で示すように、シ
ョットキ電極４から流入した高周波電流はバリャ直下の
不純物濃度の低いヱピタキシャル層２を通り、さらに高
不純物濃度の半導体基板１にそって流れてオーミックコ
ンタクト５に達する。このように高周波電流が限定され
て流れるのは、表皮効果のためで高周波電流の電力損失
は著しく増大する。表皮効果の厚みｄは半導体基板１の
比抵抗，誘電率，透磁率などで決まり、電力損失を少な
くするために半導体基板１として、比抵抗の小さなＧａ
粕を用いても数１昨日ｚの高周波電流では厚みｄは５〆
の以下しかない。
Ａｕ，Ｍｏ−Ａｕなど２重金属膜を蒸着法、スパッタリ
ング法あるいはメッキ法などで形成する。いま第１図の
べレツトに高周波電流を通すと、点線で示すように、シ
ョットキ電極４から流入した高周波電流はバリャ直下の
不純物濃度の低いヱピタキシャル層２を通り、さらに高
不純物濃度の半導体基板１にそって流れてオーミックコ
ンタクト５に達する。このように高周波電流が限定され
て流れるのは、表皮効果のためで高周波電流の電力損失
は著しく増大する。表皮効果の厚みｄは半導体基板１の
比抵抗，誘電率，透磁率などで決まり、電力損失を少な
くするために半導体基板１として、比抵抗の小さなＧａ
粕を用いても数１昨日ｚの高周波電流では厚みｄは５〆
の以下しかない。
この厚みｄに限定されて高周波電流が流れるので、０．
２５〜０．３仇仰角のダイオードチップではその抵抗値
は１〜１５０にも達し、全抵抗の１／沙〆上になること
が計算より求められる。一方、ベレツトのサイズや厚み
を小さくしたりその他の種々の工夫がなされているが、
いずれもかえってチップの取扱い上の問題が大きくなっ
て実用的でない。
２５〜０．３仇仰角のダイオードチップではその抵抗値
は１〜１５０にも達し、全抵抗の１／沙〆上になること
が計算より求められる。一方、ベレツトのサイズや厚み
を小さくしたりその他の種々の工夫がなされているが、
いずれもかえってチップの取扱い上の問題が大きくなっ
て実用的でない。
このような従釆のＳ・Ｂ・Ｄを改良する一つの方法とし
て例えば特開昭５０−１５０３７６号公報に示されるよ
うな第２図に示す構造のものが提案されている。
て例えば特開昭５０−１５０３７６号公報に示されるよ
うな第２図に示す構造のものが提案されている。
すなわち、ベレツト内部における高周波電流路の長さを
できるだけ少なくするために、ベレットにおける半導体
基板１の上主面ｌａ，側面ｌｃェピタキシャル層２の側
面２ａなど半導体材料が露出している部分に金属膜６を
形成する方法である。
できるだけ少なくするために、ベレットにおける半導体
基板１の上主面ｌａ，側面ｌｃェピタキシャル層２の側
面２ａなど半導体材料が露出している部分に金属膜６を
形成する方法である。
この場合、高周波電流は点線の如く流れ、金属膜６へ流
れ込むまでの距離が短かし、ので、表皮効果による電力
損失は減少する。しかし、金属膜６の形成条件の如何に
よっては金属膜６と半導体基板１の上主面ｌａ，側面ｌ
ｃ，ェピタキシャル層２の側面２ａの間にショットキバ
リャが形成されて期待される効果があらわれない欠点が
あった。すなわち、これらのショツトキ接合は、等価回
路からみるとショツトキ電極４とェピタキシャル層２の
界面に形成される整流接合（ショットキ接合）４ａに対
して逆向きに接続された形となっている。
れ込むまでの距離が短かし、ので、表皮効果による電力
損失は減少する。しかし、金属膜６の形成条件の如何に
よっては金属膜６と半導体基板１の上主面ｌａ，側面ｌ
ｃ，ェピタキシャル層２の側面２ａの間にショットキバ
リャが形成されて期待される効果があらわれない欠点が
あった。すなわち、これらのショツトキ接合は、等価回
路からみるとショツトキ電極４とェピタキシャル層２の
界面に形成される整流接合（ショットキ接合）４ａに対
して逆向きに接続された形となっている。
通常、金属膜６の形成には蒸着法、スパッタリング法あ
るいは気相反応法等が考えられるが、各べレットについ
て側面にのみ形成することは実用上不可能である。
るいは気相反応法等が考えられるが、各べレットについ
て側面にのみ形成することは実用上不可能である。
そこで、メッキ法を用いて選択的に形成するのが実用的
である。そして、メッキ金属としてＮｊ，Ｃｒ，Ａｕ，
Ａｇ，Ｓｎ等が考えられるが、先にも述べたように、メ
ッキ金属と半導体との間に形成されるショットキ接合が
適当な後処理によってオーミック性になることが望まし
い。しかも、後処理によってショットキ電極４とェピタ
キシャル層２とで形成されたショットキ接合４ａが劣化
してはならないことはいうまでもない。また逆にべレツ
ト側面にメッキ金属を形成し、後処理を行ったのち、シ
ョットキ接合４ａをメッキ法以外で形成する方法も考え
られるが、これは扱いが面倒で製作上不可能に近い。こ
の発明は、上述の点にかんがみなされたもので、ＧａＡ
ｓ半導体の一主表面に対する他の主表面にショットキ電
極を形成し、上記Ｇａ兆半導体の一主表面および上記半
導体の側面に対してリンを含むニッケル被膜を無電解メ
ッキ法によって形成し、次いで、２８０ｑｏ〜４００ｏ
ｏの温度で熱処理を行うことにより、オーミック性の良
好なコンタクトを形成しうる新規な半導体装置の製造方
法を提供するものである。
である。そして、メッキ金属としてＮｊ，Ｃｒ，Ａｕ，
Ａｇ，Ｓｎ等が考えられるが、先にも述べたように、メ
ッキ金属と半導体との間に形成されるショットキ接合が
適当な後処理によってオーミック性になることが望まし
い。しかも、後処理によってショットキ電極４とェピタ
キシャル層２とで形成されたショットキ接合４ａが劣化
してはならないことはいうまでもない。また逆にべレツ
ト側面にメッキ金属を形成し、後処理を行ったのち、シ
ョットキ接合４ａをメッキ法以外で形成する方法も考え
られるが、これは扱いが面倒で製作上不可能に近い。こ
の発明は、上述の点にかんがみなされたもので、ＧａＡ
ｓ半導体の一主表面に対する他の主表面にショットキ電
極を形成し、上記Ｇａ兆半導体の一主表面および上記半
導体の側面に対してリンを含むニッケル被膜を無電解メ
ッキ法によって形成し、次いで、２８０ｑｏ〜４００ｏ
ｏの温度で熱処理を行うことにより、オーミック性の良
好なコンタクトを形成しうる新規な半導体装置の製造方
法を提供するものである。
この発明ではメッキ可能な種々の金属膜として無電解ニ
ッケルメッキ（化学ニッケルメッキ）法でＮｉを形成す
るようにしたものが最適であることを見出し、しかも、
メッキ格として一般に実用化されている次歴リン酸塩浴
，ヒドラジン格，水素化ホウ素化合物格の中で、次亜リ
ン酸塩格のみ効果が著しいことを見出したものであり、
例えばこの実用されている次亜リン酸塩浴を用いて無電
解〆ッキ法によればニッケル（Ｎｉ）被膜中にはリン（
ｐ）を５〜１５％含み、このリンを含むことが比較的低
温でＧａＡｓ半導体とオーミック性接合を可能にすると
の考えからなされたものである。
ッケルメッキ（化学ニッケルメッキ）法でＮｉを形成す
るようにしたものが最適であることを見出し、しかも、
メッキ格として一般に実用化されている次歴リン酸塩浴
，ヒドラジン格，水素化ホウ素化合物格の中で、次亜リ
ン酸塩格のみ効果が著しいことを見出したものであり、
例えばこの実用されている次亜リン酸塩浴を用いて無電
解〆ッキ法によればニッケル（Ｎｉ）被膜中にはリン（
ｐ）を５〜１５％含み、このリンを含むことが比較的低
温でＧａＡｓ半導体とオーミック性接合を可能にすると
の考えからなされたものである。
一方、Ｎｉ被膜中にｐを含まない場合、３５０ｑｏ以上
の熱処理を行わないとオーミック性接合にならないがｐ
を約８％程度含むＮｉ被膜の場合、２８０ｑ０以上でオ
ーミツク性接合になることも見出された。この点に関し
ては、第４図を用いて詳細に説明する。第４図はリンを
含むニッケル被膜がＧａＡｓ半導体に対してオーミック
性になることを示す実験成績であり、逆方向特性（ショ
ットキバリャのブレークダウン特性）の温度依存性を示
すものである。
の熱処理を行わないとオーミック性接合にならないがｐ
を約８％程度含むＮｉ被膜の場合、２８０ｑ０以上でオ
ーミツク性接合になることも見出された。この点に関し
ては、第４図を用いて詳細に説明する。第４図はリンを
含むニッケル被膜がＧａＡｓ半導体に対してオーミック
性になることを示す実験成績であり、逆方向特性（ショ
ットキバリャのブレークダウン特性）の温度依存性を示
すものである。
すなわち、第４図は逆方向電流が１岬Ａにおける逆方向
電圧（耐圧）と温度との関係を示している。
電圧（耐圧）と温度との関係を示している。
この第４図に示す逆方向特性の条件としては、Ｇａ船の
キャリア濃度 ・・・２×１び７ａｔｏｎ／地ショッ
トキ電極径 ．・・◇１秋仇リンの濃度
・・・８％Ｎｉｐ ・・・
無電解〆ッキ法にて形成Ｎｉ ・・
・黍着法にて形成熱処理雰囲気 ・・・
日２ガス中形成時間 ・・・
１５分である。
キャリア濃度 ・・・２×１び７ａｔｏｎ／地ショッ
トキ電極径 ．・・◇１秋仇リンの濃度
・・・８％Ｎｉｐ ・・・
無電解〆ッキ法にて形成Ｎｉ ・・
・黍着法にて形成熱処理雰囲気 ・・・
日２ガス中形成時間 ・・・
１５分である。
第４図から明らかな如く、点線イはＧａＡｓに対するＮ
ｉｐ（Ｎｉｐ／ＧａＡｓ）バリャは約２８０℃にて耐圧
が低く４００ｑｏにて耐圧が極めて低くなっている。
ｉｐ（Ｎｉｐ／ＧａＡｓ）バリャは約２８０℃にて耐圧
が低く４００ｑｏにて耐圧が極めて低くなっている。
換言すれば耐圧が低くなることから、温度が２８０午０
以上でＧａ偽に対してＮｉｐはオーミック性が良いこと
がわかる。
以上でＧａ偽に対してＮｉｐはオーミック性が良いこと
がわかる。
ところが、実線口はＧａＡｓに対するＮｉ（Ｎｉ／Ｇａ
笹）バリャは温度が２８０ｑ０以上になってもそれ程耐
圧は低下しないことを示している。
笹）バリャは温度が２８０ｑ０以上になってもそれ程耐
圧は低下しないことを示している。
つまり、Ｎｉ／ＧａＡｓの場合は温度が２８０ｏｏ以上
になっても耐圧が余り低くならないので、それまでの印
加電圧では電流は余り流れず抵抗が高いと言えるが、Ｎ
ｉｐ／ＧａＡｓの場合は温度が２８０℃以上になると耐
圧が顕著に低くなり、抵抗も低くなると言えるので良好
なオーミツク性になる。
になっても耐圧が余り低くならないので、それまでの印
加電圧では電流は余り流れず抵抗が高いと言えるが、Ｎ
ｉｐ／ＧａＡｓの場合は温度が２８０℃以上になると耐
圧が顕著に低くなり、抵抗も低くなると言えるので良好
なオーミツク性になる。
次にこの発明をショットキ電極を形成する場合の一実施
例を第３図を用いて詳細に説明する。
例を第３図を用いて詳細に説明する。
第３図において、１ １は高不純物濃度のＧａＡｓ基板
、１２はこのＧａＡｓ基板１ １上に設けられた同一導
電形の低不純物濃度のェピタキシャルＧａ船層、１３は
前記ヱピタキシャルＧａ船層１２の上に設けられた保護
膜、１４はＮｉ−Ａｕからなるショットキ電極、１５は
外部金属電極（図示せず）にマウントするためのＡｕ一
Ｃｅのオーミツクコンタクト、１６は金属膜、１７は接
着剤、１８はガラス板等の支持台である。さて、各べレ
ットを適当な接着剤１７でもつてショットキ電極１４を
下にして支持台１８にはりつける。
、１２はこのＧａＡｓ基板１ １上に設けられた同一導
電形の低不純物濃度のェピタキシャルＧａ船層、１３は
前記ヱピタキシャルＧａ船層１２の上に設けられた保護
膜、１４はＮｉ−Ａｕからなるショットキ電極、１５は
外部金属電極（図示せず）にマウントするためのＡｕ一
Ｃｅのオーミツクコンタクト、１６は金属膜、１７は接
着剤、１８はガラス板等の支持台である。さて、各べレ
ットを適当な接着剤１７でもつてショットキ電極１４を
下にして支持台１８にはりつける。
次に露出しているＧａＡｓ基板１ １の側面およびオー
ミックコンタクト１５の面に金属膜１６を形成する。
ミックコンタクト１５の面に金属膜１６を形成する。
材料としてｐを含むＮｉを無電解〆ッキ法によりＮｉ被
膜を形成する。これに用いるメッキ液としては、例えば
シューマ社のｐを８％程度含んだカニゼンメッキ液（商
品名）を用いる。また形成されるＮｉ被膜の膜厚は０．
１〜１．０舷の程度が適当である。形成条件は前記カニ
ゼンメッキ液の仕様に従って行うものとする。また、裏
面のオーミックコンタクト１５の面も同様にメッキする
という点である。
膜を形成する。これに用いるメッキ液としては、例えば
シューマ社のｐを８％程度含んだカニゼンメッキ液（商
品名）を用いる。また形成されるＮｉ被膜の膜厚は０．
１〜１．０舷の程度が適当である。形成条件は前記カニ
ゼンメッキ液の仕様に従って行うものとする。また、裏
面のオーミックコンタクト１５の面も同様にメッキする
という点である。
すなわち、Ｇａ磯半導体基板１ １に上記〆ッキを施す
場合、反応開始が遅く、しかも不均一にしかできない。
そこでまず露出している裏面のオーミックコンタクト１
５に前述の方法によりメッキを施せば、その面に直ちに
Ｎｉが析出し、それが引金となってＧａ＄基板１ １の
側面上にもＮｉが析出し、リンを含んだＮｉ被膜たる金
属１６が形成される。またメッキ反応はオーミツクコン
タクト１５面上において直ちに開始する。次に前記Ｎｉ
の金属膜１６の上に、Ａｕを無電解〆ッキ法により形成
する。
場合、反応開始が遅く、しかも不均一にしかできない。
そこでまず露出している裏面のオーミックコンタクト１
５に前述の方法によりメッキを施せば、その面に直ちに
Ｎｉが析出し、それが引金となってＧａ＄基板１ １の
側面上にもＮｉが析出し、リンを含んだＮｉ被膜たる金
属１６が形成される。またメッキ反応はオーミツクコン
タクト１５面上において直ちに開始する。次に前記Ｎｉ
の金属膜１６の上に、Ａｕを無電解〆ッキ法により形成
する。
これに用いるメッキ液としては、例えばエンゲルハード
社のアトメツクス（Ａ■ｍｅｘ：登録商標名）を用いる
。形成条件はメッキ液に仕様に従って行い、膜厚は数千
Ａ程度に形成する。以上、Ｎｉ，Ａｕの無電解メッキが
終了したならば、ベレツトを支持台１８より外し、熱処
理を行う。
社のアトメツクス（Ａ■ｍｅｘ：登録商標名）を用いる
。形成条件はメッキ液に仕様に従って行い、膜厚は数千
Ａ程度に形成する。以上、Ｎｉ，Ａｕの無電解メッキが
終了したならば、ベレツトを支持台１８より外し、熱処
理を行う。
このときの熱処理温度は２８０ｑｏ〜４００ｑｏとする
。次に上記〆ツキ後の熱処理について説明する。
。次に上記〆ツキ後の熱処理について説明する。
無電解〆ッキ法により金属膜１６を形成しただけでは、
ベレット側面と金属膜１６との間には降状電圧０．５〜
ＩＶ程度のショットキ接合が形成されており、ショツト
キ電極１４が順方向の時、側面に形成されたショットキ
接合は逆方向となり、高周波電流に対する金属膜１６の
効果はほとんどない。そこで、熱処理によって側面に形
成されたショットキ接合をオーミック性にする必要があ
る。もちろん、この熱処理は先に形成されているショツ
トキ電極にも影響を与えてはならない。つまり熱劣化し
てはならない。そこで、先に第４図の説明で述べたよう
にｐを含むＮｉの金属膜１６はＧａ船基板１ １に対し
、２８０ｑｏ〜４００午０でオーミック性が良好になる
ので、ェピタキシャルＧａＡｓ１２のＮｉ−Ａｕのショ
ットキ電極１４によるショツトキ接合の熱による劣化を
押え、かつＧａ偽１１の側面におけるショットキ接合を
劣化させ、オーミック性が良好になり金属膜１６の効果
は著しく増大する。熱処理の温度および時間は先に形成
されたショツトキ電極が劣化しない範囲で任意に選び得
るものである。以上説明したように、この発明はＧａＡ
ｓ半導体の一主表面に対する他の主表面にショツトキ電
極を形成し、上記半導体の一主表面および側面に対して
無電解〆ッキ法によりリンを含むニッケル被膜を形成し
、次いで２８０ｑＣ〜４００ｏｏの範囲の温度で熱処理
を施したので、上記○ａＡｓ半導体の主面以外に面で比
較的低温でオーミング性が得られ、上記ＧａＡｓ半導体
の主面のショットキ接合を確保し得るので高周波電流に
よる電力損失を大幅に減少させることができる。
ベレット側面と金属膜１６との間には降状電圧０．５〜
ＩＶ程度のショットキ接合が形成されており、ショツト
キ電極１４が順方向の時、側面に形成されたショットキ
接合は逆方向となり、高周波電流に対する金属膜１６の
効果はほとんどない。そこで、熱処理によって側面に形
成されたショットキ接合をオーミック性にする必要があ
る。もちろん、この熱処理は先に形成されているショツ
トキ電極にも影響を与えてはならない。つまり熱劣化し
てはならない。そこで、先に第４図の説明で述べたよう
にｐを含むＮｉの金属膜１６はＧａ船基板１ １に対し
、２８０ｑｏ〜４００午０でオーミック性が良好になる
ので、ェピタキシャルＧａＡｓ１２のＮｉ−Ａｕのショ
ットキ電極１４によるショツトキ接合の熱による劣化を
押え、かつＧａ偽１１の側面におけるショットキ接合を
劣化させ、オーミック性が良好になり金属膜１６の効果
は著しく増大する。熱処理の温度および時間は先に形成
されたショツトキ電極が劣化しない範囲で任意に選び得
るものである。以上説明したように、この発明はＧａＡ
ｓ半導体の一主表面に対する他の主表面にショツトキ電
極を形成し、上記半導体の一主表面および側面に対して
無電解〆ッキ法によりリンを含むニッケル被膜を形成し
、次いで２８０ｑＣ〜４００ｏｏの範囲の温度で熱処理
を施したので、上記○ａＡｓ半導体の主面以外に面で比
較的低温でオーミング性が得られ、上記ＧａＡｓ半導体
の主面のショットキ接合を確保し得るので高周波電流に
よる電力損失を大幅に減少させることができる。
第１図は従釆のショットキダイオードを説明するための
半導体べレツトの断面図、第２図は従釆の他のショット
キダイオードを説明するための半導体べレットの断面図
、第３図はこの発明の一実施例を示す断面図、第４図は
逆方向耐圧と熱処理温度との特性図である。 図中、１１はＧａＡｓ基板、１２はェピタキシャルＧａ
Ａｓ層、１３は保護膜、１４はショットキ電極、１５は
オーミツクコンタクト、１６は金属膜、１７は後着剤、
１８は支持台である。 なお、図中同一符号は同一又は相当部分を示す。第１図 第２図 第３図 第４図
半導体べレツトの断面図、第２図は従釆の他のショット
キダイオードを説明するための半導体べレットの断面図
、第３図はこの発明の一実施例を示す断面図、第４図は
逆方向耐圧と熱処理温度との特性図である。 図中、１１はＧａＡｓ基板、１２はェピタキシャルＧａ
Ａｓ層、１３は保護膜、１４はショットキ電極、１５は
オーミツクコンタクト、１６は金属膜、１７は後着剤、
１８は支持台である。 なお、図中同一符号は同一又は相当部分を示す。第１図 第２図 第３図 第４図
Claims (1)
- １ ＧａＡｓ半導体の一主表面に対する他の主表面にシ
ヨツトキ電極を形成し、上記ＧａＡｓ半導体の一主表面
および上記半導体の側面に対して、無電解メツキ法によ
りリンを含みニツケル被膜を形成し、次いで２８０℃〜
４００℃の範囲の温度で熱処理を行うことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51136691A JPS609341B2 (ja) | 1976-11-12 | 1976-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51136691A JPS609341B2 (ja) | 1976-11-12 | 1976-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5361274A JPS5361274A (en) | 1978-06-01 |
| JPS609341B2 true JPS609341B2 (ja) | 1985-03-09 |
Family
ID=15181206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51136691A Expired JPS609341B2 (ja) | 1976-11-12 | 1976-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609341B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163971A (ja) * | 1988-12-16 | 1990-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JP4637009B2 (ja) * | 2005-12-02 | 2011-02-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015480A (ja) * | 1973-06-08 | 1975-02-18 |
-
1976
- 1976-11-12 JP JP51136691A patent/JPS609341B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015480A (ja) * | 1973-06-08 | 1975-02-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5361274A (en) | 1978-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2820932A (en) | Contact structure | |
| US5877077A (en) | Method of producing an ohmic contact and a semiconductor device provided with such ohmic contact | |
| JP2017157851A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6226593B2 (ja) | ||
| DE19734434C1 (de) | Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung | |
| JPS62295453A (ja) | 半導体材料と電気伝導素子を含むデバイス及びその製造方法 | |
| JPS5948546B2 (ja) | リ−ドフレ−ム用金属ストリップ及びその製造方法 | |
| JP3079851B2 (ja) | 炭化けい素電子デバイスの製造方法 | |
| US3528893A (en) | Vacuum depositing and electrodepositing method of forming a thermoelectric module | |
| JP2878887B2 (ja) | 半導体電極構造体 | |
| JPS609341B2 (ja) | 半導体装置の製造方法 | |
| US3942244A (en) | Semiconductor element | |
| US3932880A (en) | Semiconductor device with Schottky barrier | |
| JPH0864801A (ja) | 炭化けい素半導体素子およびその製造方法 | |
| JPS5932890B2 (ja) | シヨツトダイオ−ドの電極形成方法 | |
| JPS5838942B2 (ja) | シヨツトキシヨウヘキガタハンドウタイソウチ オヨビ ソノセイゾウホウ | |
| JPS6360537A (ja) | 金属積層体及びその製造方法 | |
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JPS61102071A (ja) | 半導体装置 | |
| JPS61290775A (ja) | 半導体装置 | |
| JPS6211793B2 (ja) | ||
| JP3150469B2 (ja) | 半導体装置 | |
| JPS59144152A (ja) | 半導体素子 | |
| JPS58173861A (ja) | 化合物半導体装置 |