JPS59144152A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS59144152A JPS59144152A JP58019413A JP1941383A JPS59144152A JP S59144152 A JPS59144152 A JP S59144152A JP 58019413 A JP58019413 A JP 58019413A JP 1941383 A JP1941383 A JP 1941383A JP S59144152 A JPS59144152 A JP S59144152A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silver
- semiconductor substrate
- layer
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/03505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体素子に関し、特に半導体素子のバンプ
電極付着強度の改善に係わるものである。
電極付着強度の改善に係わるものである。
半導体素子、例えばガラス封止接合形ダイオードに用い
る半導体素子においては高周波化、高速化ならひに高性
能化を意図し、かつオーミックコンタクトを良好にし、
また外装への組立を容易にし、更に外装のリード線との
間のオーミックコンタクト抵抗をも小さくする必要があ
り、半導体基体の表面および裏面に低抵抗金属を付着さ
せ電極を形成し、表面には前記の電極の上をこバンプ電
極を構成する手段が採用されている。
る半導体素子においては高周波化、高速化ならひに高性
能化を意図し、かつオーミックコンタクトを良好にし、
また外装への組立を容易にし、更に外装のリード線との
間のオーミックコンタクト抵抗をも小さくする必要があ
り、半導体基体の表面および裏面に低抵抗金属を付着さ
せ電極を形成し、表面には前記の電極の上をこバンプ電
極を構成する手段が採用されている。
この電極構造としては、従来、シリコンからなる半導体
基体の表面電極としては、機能領域上のコンタクトホー
ル部のシリコン界面にアルミニウム（１’）を蒸着等に
より付着させ、写真蝕刻技術によりパターンを形成し、
シンターリングによりオーミック・コンタクト特性を良
くし、Ａｊ’電極に亜鉛メンキなどの表面処理をした後
、釦バンプ電極を形成するようにしており、また、裏面
電極としては、前記の表面のＡｌ電極形成完了後に半導
体基体の裏面をラッピングした上で、この裏面にまずニ
ッケル番メッキし、かつこのニッケルメッキ層を介して
銀をメッキしている。
基体の表面電極としては、機能領域上のコンタクトホー
ル部のシリコン界面にアルミニウム（１’）を蒸着等に
より付着させ、写真蝕刻技術によりパターンを形成し、
シンターリングによりオーミック・コンタクト特性を良
くし、Ａｊ’電極に亜鉛メンキなどの表面処理をした後
、釦バンプ電極を形成するようにしており、また、裏面
電極としては、前記の表面のＡｌ電極形成完了後に半導
体基体の裏面をラッピングした上で、この裏面にまずニ
ッケル番メッキし、かつこのニッケルメッキ層を介して
銀をメッキしている。
しかしながらこのような従来の電極構造においては亜鉛
メッキ層の形成条件設定が困難であるため、バンプ電極
付着強度およびバンプ抵抗を含むオーミック・コンタク
ト抵抗値が不均一となり、また、製造歩留の低下を生じ
、かつ信頼性のりえからも好ましくないなどの欠点があ
った。
メッキ層の形成条件設定が困難であるため、バンプ電極
付着強度およびバンプ抵抗を含むオーミック・コンタク
ト抵抗値が不均一となり、また、製造歩留の低下を生じ
、かつ信頼性のりえからも好ましくないなどの欠点があ
った。
この発明は、従来のこのような欠点を改善する目的でな
されたもので、表面のコンタクト部と裏面とに同時にメ
ッキ法により直接に形成されたニッケル層と、このニッ
ケル層の表面に形成された銀電極または金電極と、更に
表面側に形成された銀バンプ電極とにより電極構造を構
成することによって、バンプ電極付着強度を改善した半
導体素子を提供するものである。
されたもので、表面のコンタクト部と裏面とに同時にメ
ッキ法により直接に形成されたニッケル層と、このニッ
ケル層の表面に形成された銀電極または金電極と、更に
表面側に形成された銀バンプ電極とにより電極構造を構
成することによって、バンプ電極付着強度を改善した半
導体素子を提供するものである。
以下、実施例に基づいてこの発明を説明する。
第１図はこの発明による半導体素子の一実施例の断面図
である。第１図において、（１）は半導体基体、（２）
は酸化膜、（３）は半導体基体（１）に形成された接合
層、（５）は半導体基体（１）の裏面（４）をラッピン
グすると共に接合Ｎ（３）の表面の酸化膜（２）を除去
してコンタクトホールを開孔後、露出した表面と裏面の
シリコン面にメッキ法により直接に形成したニッケル層
、（６）は半導体基体（１）の表面にスパッタデポジシ
ョンした後、所要の電極パターンに形成した表面の銀電
極、（７）は同様にスパッタデポジションして形成した
裏面銀電極、（８）は最徒にメッキ法で形成した録バン
プ電極でめる。
である。第１図において、（１）は半導体基体、（２）
は酸化膜、（３）は半導体基体（１）に形成された接合
層、（５）は半導体基体（１）の裏面（４）をラッピン
グすると共に接合Ｎ（３）の表面の酸化膜（２）を除去
してコンタクトホールを開孔後、露出した表面と裏面の
シリコン面にメッキ法により直接に形成したニッケル層
、（６）は半導体基体（１）の表面にスパッタデポジシ
ョンした後、所要の電極パターンに形成した表面の銀電
極、（７）は同様にスパッタデポジションして形成した
裏面銀電極、（８）は最徒にメッキ法で形成した録バン
プ電極でめる。
上記の半導体素子の製作方法の一例を、その主要工程段
階を断面図にて示す第２図Ａ −Ｆによって説明する。
階を断面図にて示す第２図Ａ −Ｆによって説明する。
址ず、第２図Ａに示すように、半導体基体（１）に接合
層（３）を形成後、酸化膜（２）を生成したのち、半導
体基体ｔｌｌか用望の厚さになるように半導体基体ｍの
表面（４）をラッピングする。次に、第２図Ｂに示すよ
うに、周知の写真蝕刻技術により接合層＋３１上の酸化
膜＋２１を除去してコンタクトホール（２１）を開孔す
る。つづいて、第２図Ｃに示すように、メッキ法により
半導体基体＋１１のコンタクトホールレ１）内の露出表
面と半導体基体ｆｉｌのｈ面（４）とにニッケル）ｇ！
Ｉ（５）をｌ０ＫＡの厚さに形成する、つづいて、４０
０〜６００℃の温度のシンター炉を用い、家素雰凹気中
で、シンターリンクを行い、半導体基体＋１１のニッケ
ル層（５）との間のオーミック・コンタクトを得る。次
に、第２図りに示すように、半導体基体（１）の表面に
銀をスパッタデポジションにより１〜３に人形成し、続
いて写真蝕刻技術により銀電極（６）を形成する。つづ
いて、第２図Ｅに示すように、銀をスパッタデポジショ
ンにより３〜６にへの厚さに形成して、裏面銀電極（７
）を形成する。次に、第２図Ｆに示すように、メッキ法
により銀バンプ電極（８）を形成して工程は完了する。
層（３）を形成後、酸化膜（２）を生成したのち、半導
体基体ｔｌｌか用望の厚さになるように半導体基体ｍの
表面（４）をラッピングする。次に、第２図Ｂに示すよ
うに、周知の写真蝕刻技術により接合層＋３１上の酸化
膜＋２１を除去してコンタクトホール（２１）を開孔す
る。つづいて、第２図Ｃに示すように、メッキ法により
半導体基体＋１１のコンタクトホールレ１）内の露出表
面と半導体基体ｆｉｌのｈ面（４）とにニッケル）ｇ！
Ｉ（５）をｌ０ＫＡの厚さに形成する、つづいて、４０
０〜６００℃の温度のシンター炉を用い、家素雰凹気中
で、シンターリンクを行い、半導体基体＋１１のニッケ
ル層（５）との間のオーミック・コンタクトを得る。次
に、第２図りに示すように、半導体基体（１）の表面に
銀をスパッタデポジションにより１〜３に人形成し、続
いて写真蝕刻技術により銀電極（６）を形成する。つづ
いて、第２図Ｅに示すように、銀をスパッタデポジショ
ンにより３〜６にへの厚さに形成して、裏面銀電極（７
）を形成する。次に、第２図Ｆに示すように、メッキ法
により銀バンプ電極（８）を形成して工程は完了する。
上記のように、この実施例の電極形成は、半導体基体の
表面、裏面を同時にニッケルメッキしてオーミック・コ
ンタクトを得たのち、付着力および熱抵抗特性の良好な
銀をスパッタデポジションにより形成することにより、
バンプ電極の付着強度、電気的特性並びに製造歩留も大
幅に改善することができる。
表面、裏面を同時にニッケルメッキしてオーミック・コ
ンタクトを得たのち、付着力および熱抵抗特性の良好な
銀をスパッタデポジションにより形成することにより、
バンプ電極の付着強度、電気的特性並びに製造歩留も大
幅に改善することができる。
第３図は実施例の半導体素子を用いて組み立てたガラス
封止接合形ダイオードの断面図である。
封止接合形ダイオードの断面図である。
第３図において、第１図と同一符号は第１図に示したも
のと同一のものを表わす。（９）は半導体素子、（１０
）はアノードリード、（１１）はカンードリード、（１
２）は封止用ガラス管である。
のと同一のものを表わす。（９）は半導体素子、（１０
）はアノードリード、（１１）はカンードリード、（１
２）は封止用ガラス管である。
上記実施例では銀バンプ′電極の下及び半導体基体の裏
面側に銀電極を形成するよう説明したが、銀電極の代り
に金電極を形成しても可能である。
面側に銀電極を形成するよう説明したが、銀電極の代り
に金電極を形成しても可能である。
また、この発明による半導体素子をカラス封止接合形ダ
イオードに用いる場合を例にとって説明したが、トラン
ジスタ、災秋回路等にも広く用いることができる。
イオードに用いる場合を例にとって説明したが、トラン
ジスタ、災秋回路等にも広く用いることができる。
この発明による半導体素子においては、半導体基体の表
面の加安部分および裏面にニッケル層を介してゲ着させ
た銀電極または今′δ極と表面の銀電極捷たは金電極上
に形成したバンブ銀電極とにより′に積構造を形成して
いるので、銀バンブ箱棒の付着強度か太き（、ｊ９’、
ｌ造歩穎および信頼性が向上する。
面の加安部分および裏面にニッケル層を介してゲ着させ
た銀電極または今′δ極と表面の銀電極捷たは金電極上
に形成したバンブ銀電極とにより′に積構造を形成して
いるので、銀バンブ箱棒の付着強度か太き（、ｊ９’、
ｌ造歩穎および信頼性が向上する。
第１図は、この発明による半導体素子の一実施例の断面
図、第２図Ａ −Ｆは実施例の半導体素子の製作方法の
一例の主要工程段階を示す断面図、第３図は、実施例の
半導体素子を用いて届み立てたガラス封止接合形ダイオ
ードの断面図である。 図において、（１）は半導体基体、（２）は酸化膜、（
３）は接合層、（４）は半導体基体＋１）の裏面、（５
）はニッケル層、（６）は表面の銀電極、（７）は裏面
銀電極、（８）は銀バンプ電極である。 なお、図中同一符号はそれぞれ同一または和尚部分を示
す。 代理人 葛 野 化 −（外１名） 第１図 第３図 ／２ ｑ 第２図 第２図 ７
図、第２図Ａ −Ｆは実施例の半導体素子の製作方法の
一例の主要工程段階を示す断面図、第３図は、実施例の
半導体素子を用いて届み立てたガラス封止接合形ダイオ
ードの断面図である。 図において、（１）は半導体基体、（２）は酸化膜、（
３）は接合層、（４）は半導体基体＋１）の裏面、（５
）はニッケル層、（６）は表面の銀電極、（７）は裏面
銀電極、（８）は銀バンプ電極である。 なお、図中同一符号はそれぞれ同一または和尚部分を示
す。 代理人 葛 野 化 −（外１名） 第１図 第３図 ／２ ｑ 第２図 第２図 ７
Claims (1)
- （１）半導体基体、この半導体基体の表面部の機能領域
形成部分上および裏面に形成されたニッケル層、このニ
ッケル層の表面に付着させた銀電極または金電極、およ
び表面側の銀電極の表面に形成した銀バンブ電極を備え
た半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019413A JPS59144152A (ja) | 1983-02-07 | 1983-02-07 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58019413A JPS59144152A (ja) | 1983-02-07 | 1983-02-07 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59144152A true JPS59144152A (ja) | 1984-08-18 |
Family
ID=11998563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58019413A Pending JPS59144152A (ja) | 1983-02-07 | 1983-02-07 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144152A (ja) |
-
1983
- 1983-02-07 JP JP58019413A patent/JPS59144152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3323956A (en) | Method of manufacturing semiconductor devices | |
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| US3952404A (en) | Beam lead formation method | |
| US3200490A (en) | Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials | |
| US2820932A (en) | Contact structure | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JPH05504867A (ja) | 集積回路の製造にモリブデン・プラグを使用するプロセス強化 | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| JPS59144152A (ja) | 半導体素子 | |
| US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPS6346984B2 (ja) | ||
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JPH05218454A (ja) | 半導体装置 | |
| JPS60110127A (ja) | 積層金属電極を有する半導体装置 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JPS60170246A (ja) | 半導体装置及びその製造方法 | |
| JPS58102556A (ja) | 半導体装置 | |
| JPS5928049B2 (ja) | 半導体装置のリ−ド接続方法 | |
| JPS62234322A (ja) | 半導体装置の製造方法 |