JPS61220344A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61220344A
JPS61220344A JP6130885A JP6130885A JPS61220344A JP S61220344 A JPS61220344 A JP S61220344A JP 6130885 A JP6130885 A JP 6130885A JP 6130885 A JP6130885 A JP 6130885A JP S61220344 A JPS61220344 A JP S61220344A
Authority
JP
Japan
Prior art keywords
layer
metal
subjected
heat treatment
diffusion process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6130885A
Other languages
English (en)
Other versions
JPH084095B2 (ja
Inventor
Toshihiko Aimi
相見　俊彦
Kazuko Ikeda
池田　和子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60061308A priority Critical patent/JPH084095B2/ja
Publication of JPS61220344A publication Critical patent/JPS61220344A/ja
Publication of JPH084095B2 publication Critical patent/JPH084095B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特にオーミック接続工
程に関するものである。
〔従来の技術〕
従来の半導体装置のオーミック接続に関しては、半導体
素子形成基板の裏面はアルミニウム（人ｔ）との接触に
よシ行い、反対面は半田付にて容器にオーミック接続す
る方法が一般的であった。半田付される裏面は半田との
なじみの良い金属及びシリコンとの密着性の良い金属と
の組み合せでおおわれており、シリコン基板裏面側には
リン等の不純物を用いてＮ＋層を設けていた。
すなわち、第２図に示すように、裏面にエピタキシャル
層を有するシリコン基板１の裏面を研磨して薄くした後
、表面エピタキシャル層にベース領域３およびエミッタ
領域２を設け、裏面に請、ｕ８ｉ共晶層９．Ｔｉ層６．
Ｎｉ層５および銀層４を積層し、その後熱処理をして、
裏面に半田付の可能なオーミック接続を設けていた。
〔発明が解決しようとする問題点〕
しかしながら、これらの複数金属層からなる電極系にお
いては、シリコンと直接接続される金属をどの様に選ん
でもシリコン基板の不純物濃度が８　Ｘ　１０”　ａｔ
ｏ鴨／　ｃｃ以上でないと良好なオーミック性接触が得
られない事が経験的に知られている。それ以下の不純物
濃度でオーミック性接触を得る場合には高温（５００℃
以上）での熱処理が必要である。シリコン単結晶引き上
げ法で作られる基板そのものの不純物濃度を８　Ｘ　１
０”ａｔｏｓ／ｃｃ以上の不純物濃度とすることは製法
技前上は非常に困難であり、エピタキシャル基板として
の不純物濃度には限界があった０高温熱処理を行なうと
、トランジスタの電流増巾率（ｈＦＩｅ）のリニアリテ
ィーが劣化する賭点がある、又シリコン基板の熱抵抗を
低く押える為に拡散投入前に＠磨にニジ薄くしているが
、このためその後の不純物拡散工程においてウェハー割
れ不良の増加等の問題が生じていた。
〔問題点を解決するための手段〕
そこで、本発明に２いては前記欠点をなくす九めに、ウ
ェハーを研磨することなく厚い基板のまま拡散工程を施
し、拡散の最終工程においてウェハーを所定の厚さに研
磨を行い、しかる後ｓｂの入ったＡｕを蒸着又はスパッ
ターで付着させ、次にｓｂのストッパーとしてのＴｉ又
はＭｏ、　Ｗ、　ＴａＯ内の１つ又は２つ以上の組み合
わされ九金属膜を設け、さらにこの上にＮ　ｉ、　Ｃｕ
、　Ａｇ、　Ａｕの内の１つ又は２つ以上の組み合わさ
れた金属膜を設け、この系を３５０℃以上５００℃以下
で熱処理を行って、オーミック接続をとっている。
〔実施例〕
次に、本発明を図面を参照してより詳細に説明する。
本発明の一実施例によれば、第１図に示すように、直径
４“φ、厚さ４５０μｍ、不純物濃度１×１０”　ａｔ
ｏｍ／ｃｃのエピタキシャル基板１を用い、所定の拡散
工程を施し、ベース層３及びエミツタ層２を形成する。
さらに基板１を厚さ２３０μｍｍとなる様に研磨し、蒸
着を行う面に対しサンドブラストを行う。又多層蒸着の
可能な蒸着材を用いてＴｉＮ　８　、　ＡｕＳｂ層７．
Ｔｉ層５．Ｎｉ層５．Ａｇ層４をそれぞれ、２００人、
ｘｏｏｏＸ、ｚｏｏｏＸ。
４０ｏｏ１，４０００ＸｏＪｌさ−ｔ’ｉｎＬ、ａｌｔ
−４００”Ｑ３０分間熱処理を行った。以上の製法では
拡散工程ではウェハー厚が４５０μｍと厚い為にウェハ
ー割れ不良はほとんどなく、２番目のＴｉ層６がＡｕＳ
ｂ層７のストッパ一層として働き、第１層のＴｉ８をつ
きやぶってｓｂを含む人ｕ８ｉ層９０合金が良好なオー
ミック接触をも友らすので、フリーズ抵抗は拡散でＮ＋
を形成した場合と同様に良好！。
値とすることが可能である。
〔発明の効果〕
以上の様な構成で拡散工程でのワレ不良を低威し、通常
得られるエビタヤシャルクエハーの不Ｍ物１ｌｌｉ度に
於ても４００℃とｈＦＩのリニアリティーを悪化させる
事なく良好なオーミック接続を得ることができる。
【図面の簡単な説明】
第１図は本発明一実施例による熱処理前の半導体装置の
断面図、第２図は従来例による熱処理前の半導体装置の
断面図である。 ｌ・・・・・・シリコン基板、２・・団・エミッタ、３
・・・・・・ベース層、４・・・・・・Ａｇ層、５・・
・・・・ＮｉＭＪ、５・・・・・・第２Ｔｉ層、７・・
・・・・ＡｕＳｂ層、８・・・・・・第１’ｒｉＭ、９
・・・・・・Ａｕ８ｉ共晶層。

Claims (1)

    【特許請求の範囲】
  1. シリコンＮ型半導体装置の電極形成に於て、シリコン基
    板上にアンチモン（Ｓｂ）を含有した金（Ａｕ）層を設
    け、その上にチタン（Ｔｉ）、モリブデン（Ｍｏ）タン
    グステン（Ｗ）、タンタル（Ｔａ）の内の１つ又は２つ
    以上の組み合わされた金属層を設け、さらにこの上にニ
    ッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）
    の内の１つ又は２つ以上の組み合わされた金属層を設け
    た後、この系を３５０℃〜５００℃の範囲で熱処理する
    ことを特徴とする半導体装置の製造方法。
JP60061308A 1985-03-26 1985-03-26 半導体装置の製造方法 Expired - Lifetime JPH084095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60061308A JPH084095B2 (ja) 1985-03-26 1985-03-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60061308A JPH084095B2 (ja) 1985-03-26 1985-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61220344A true JPS61220344A (ja) 1986-09-30
JPH084095B2 JPH084095B2 (ja) 1996-01-17

Family

ID=13167412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60061308A Expired - Lifetime JPH084095B2 (ja) 1985-03-26 1985-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH084095B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0523701A2 (en) * 1991-07-17 1993-01-20 Nippondenso Co., Ltd. Method of forming electrodes of semiconductor device
US6211550B1 (en) * 1999-06-24 2001-04-03 Intersil Corporation Backmetal drain terminal with low stress and thermal resistance
WO2005008793A1 (ja) * 2003-07-23 2005-01-27 Shin-Etsu Handotai Co.,Ltd. 発光素子及び発光素子の製造方法
JP2005353809A (ja) * 2004-06-10 2005-12-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP5355586B2 (ja) * 2009-04-30 2013-11-27 パナソニック株式会社 接合構造体の接合方法
CN111354784A (zh) * 2018-12-21 2020-06-30 瑞萨电子株式会社 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690450A (en) * 1979-12-24 1981-07-22 Matsushita Electric Ind Co Ltd Recording and reproducing device
JPS56119650U (ja) * 1980-02-15 1981-09-11
JPS57154844A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Semiconductor element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690450A (en) * 1979-12-24 1981-07-22 Matsushita Electric Ind Co Ltd Recording and reproducing device
JPS56119650U (ja) * 1980-02-15 1981-09-11
JPS57154844A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Semiconductor element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0523701A2 (en) * 1991-07-17 1993-01-20 Nippondenso Co., Ltd. Method of forming electrodes of semiconductor device
US5360765A (en) * 1991-07-17 1994-11-01 Nippondenso Co., Ltd. Method of forming electrodes of semiconductor device
US6211550B1 (en) * 1999-06-24 2001-04-03 Intersil Corporation Backmetal drain terminal with low stress and thermal resistance
WO2005008793A1 (ja) * 2003-07-23 2005-01-27 Shin-Etsu Handotai Co.,Ltd. 発光素子及び発光素子の製造方法
JP2005353809A (ja) * 2004-06-10 2005-12-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP5355586B2 (ja) * 2009-04-30 2013-11-27 パナソニック株式会社 接合構造体の接合方法
CN111354784A (zh) * 2018-12-21 2020-06-30 瑞萨电子株式会社 半导体器件及其制造方法
JP2020102547A (ja) * 2018-12-21 2020-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11217670B2 (en) 2018-12-21 2022-01-04 Renesas Electronics Corporation Semiconductor device having a back electrode including Au-Sb alloy layer and method of manufacturing the same

Also Published As

Publication number Publication date
JPH084095B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
US3633076A (en) Three layer metallic contact strip at a semiconductor structural component
JPS61142739A (ja) 半導体装置の製造方法
JP2878887B2 (ja) 半導体電極構造体
JPH0945891A (ja) 半導体デバイス
JPS61220344A (ja) 半導体装置の製造方法
US5451544A (en) Method of manufacturing a back contact for semiconductor die
US3436614A (en) Nonrectifying laminated ohmic contact for semiconductors consisting of chromium and 80% nickel
JPS62113421A (ja) 半導体装置の製造方法
JPS59189625A (ja) 半導体装置の製造方法
JPH0637301A (ja) 半導体装置及びその製造方法
JPH0472764A (ja) 半導体装置の裏面電極
JPS60110127A (ja) 積層金属電極を有する半導体装置
JPS6016463A (ja) オ−ム性電極
JP2555898B2 (ja) ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法
JP3823826B2 (ja) 半導体素子の製造方法
JPS60206133A (ja) 半導体装置
JPS5848459A (ja) 半導体装置
JPS61121435A (ja) 半導体装置の製造方法
JPS59227119A (ja) シリコン半導体装置
JPS63234562A (ja) 半導体装置の電極
JPS63253633A (ja) 半導体装置の製造方法
JPS5860535A (ja) 多層電極の製造方法
JPS63202031A (ja) 半導体装置
JPS58173861A (ja) 化合物半導体装置
JPS6169122A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term