JP2005353809A - 発光素子の製造方法及び発光素子 - Google Patents

発光素子の製造方法及び発光素子 Download PDF

Info

Publication number
JP2005353809A
JP2005353809A JP2004172332A JP2004172332A JP2005353809A JP 2005353809 A JP2005353809 A JP 2005353809A JP 2004172332 A JP2004172332 A JP 2004172332A JP 2004172332 A JP2004172332 A JP 2004172332A JP 2005353809 A JP2005353809 A JP 2005353809A
Authority
JP
Japan
Prior art keywords
layer
light emitting
compound semiconductor
light
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004172332A
Other languages
English (en)
Other versions
JP4978877B2 (ja
Inventor
Kazunori Hagimoto
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004172332A priority Critical patent/JP4978877B2/ja
Publication of JP2005353809A publication Critical patent/JP2005353809A/ja
Application granted granted Critical
Publication of JP4978877B2 publication Critical patent/JP4978877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract


【課題】 素子基板との貼り合わせ面側にAl含有化合物半導体層が配置される場合でも、該Al含有化合物半導体層のAl成分が酸化されることが効果的に防止され、ひいては素子基板との間の接触抵抗ひいては順方向電圧の低減が容易な発光素子を提供する。
【解決手段】 発光層部24を有する化合物半導体層50に金属層10を介して素子基板7が貼り合わされた発光素子100の製造方法であって、少なくとも素子基板7の表面が粗面加工の状態であるものを使用し、この粗面状態の表面に金属層10として接合合金化層32、拡散防止層10c及び反射金属層をこの順に積層形成して前記化合物半導体層と貼り合わせる。
【選択図】 図1

Description

本発明は発光素子の製造方法及び発光素子に関し、さらに詳しくは外部への光取り出し効率を向上させ、且つ安価で量産性に優れた発光素子の製造方法及び発光素子に関する。
半導体結晶を用いた半導体発光素子として、発光ダイオード(LED;Light Emitting Diode)、レーザーダイオード(LD;Laser Diode)、エレクトロルミネッセンス(EL;Electro-Luminescence)素子等が知られている。これら半導体発光素子の中でも発光ダイオード、特に高輝度LEDは、屋内や駅構内用情報表示板、道路表示用情報板、自動車のストップランプ、信号機等に使用されている。また、低電流でありながら高輝度であるため従来よりも省エネルギータイプの表示用光源あるいは照明用光源として用いられる。このような分野に使用されるLEDとしては次のようなものがある。
まず、赤色発光素子として、ピーク波長が630nm程度のGaAsP赤色LED及びピーク波長が660nm程度のGaAlAs赤色LEDがあり、橙色発光素子として、ピーク波長が610nm程度のGaAsP橙色LEDがある。次に、黄色発光素子として、ピーク波長が590nm程度のGaAsAlP黄色LEDがあり、緑色発光素子としてピーク波長が565nm程度のGaP緑色LEDがある。また、青色発光素子として、ピーク波長が480nm程度のSiC青色LED、ピーク波長が450nm程度のGaN青色LEDがあり、紫色発光素子として、ピーク波長が390nm程度のZnO紫色LEDやInAlGaN紫色LED等がある。特に近年では、これら青色、赤色、黄色のLEDを組み合わせてディスプレー表示等にも使用されるようになってきている。
ところで、これら半導体発光素子の高輝度化を図ろうとした場合、半導体発光素子の活性層から放射される光を如何に効率良く素子外へ取り出すかが極めて重要となる。例えば、活性層で発光された光を半導体発光素子の主表面側へ取り出す場合、活性層から半導体発光素子の一方の主表面へ効率良く取り出す手段として、基板と発光層との間に、多層膜反射層を形成して、積層された半導体多層膜の屈折率を利用して発光素子の高輝度化することが知られている(例えば特許文献1参照)。しかしながら、この構成においては、光反射率を高めようとした場合、反射に対する波長のスペクトル帯域が狭くなるという欠点を有する。また、限られた角度で入射した光しか反射されないため、効率的な光取り出しには限界がある。
一方、半導体発光素子の高輝度化を図るために、発光層部とシリコン基板との間にAu金属層を挿入して反射層として用いて高輝度化することが知られている(例えば非特許文献1参照)。この構造では、入射角度に依存しない高い反射率が得られ、光取り出し効率を大幅に高めることが出来る。しかしながら、この構成においては、十分なオーミック接触を取るためには合金化熱処理を十分に行なう必要があるが、熱処理を行なえば接合界面のモホロジーが低下して反射率が低下することになる。
以上のような問題点を解決するために、AlGaInPダブルへテロ構造の発光層を有し、該発光層とオーミック接触するように部分的に設けられたコンタクト用合金層を介して表面を鏡面仕上げした金属板とを接合させて高導電率反射膜を形成することが開示されている(例えば特許文献2参照)。
特開平7−66455号公報 特開2003−243699号公報 Applied Physics Letters, 75,(1999) p3054
しかしながら、特許文献2の発光素子は、金属基板と高導電率反射膜とを直接貼り合わせることにより、十分なオーミック接触を取りつつ接合界面のモホロジーの低下を防止して高反射率を得るものであり、特に金属基板の表面は鏡面に仕上げられていることが必要なので高価である欠点がある。
そこで、本発明は上記問題点に鑑みて成されたものであって、本発明の目的は、発光層部と素子基板との間に高反射率の金属層を貼り合わせて、発光層から放射される光を、光の入射角度に依存せず、かつ高効率で反射する層を導入することで、主表面から取り出す光を高効率なものとすることが可能であり、さらに量産性に優れた低コストかつ高輝度の発光素子の製造方法及び発光素子を提供することにある。
上記目的を達成するために、本発明の発光素子の製造方法は、発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされ、該金属層の化合物半導体層との接合面が反射面を形成する発光素子の製造方法であって、少なくとも素子基板の表面が粗面加工の状態であるものを使用し、この粗面状態の表面に金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して化合物半導体層と貼り合わせることを特徴とする。
上記の方法によると、化合物半導体層と素子基板とを貼り合せる際に、両者の間に拡散防止層を介在させることで、素子基板から反射金属層へ向かおうとする素子基板の成分の拡散が拡散防止層によりブロックされ、ひいては素子基板成分の拡散よる主金属層の変質を効果的に抑制することができる。その結果、主金属層が形成する反射面の反射率低下や、主金属層と化合物半導体層との密着強度低下などといった不具合が効果的に抑制され、また、これら不具合による発光素子の製品歩留まりの低下も生じにくい。
また、本発明では、金属層を形成する素子基板の表面が多少荒れていても、貼り合せ金属層と素子基板との間に接合合金化層だけでなく拡散防止層も介在するため、該拡散防止層(及び接合合金化層)が基板表面の凹凸を埋める働きをなし、反射面の反射率劣化を目的として採用した拡散防止層が、素子基板表面の凹凸を充填するという別の効果ももたらす。その結果、素子基板としてより安価な粗面加工状態のものを敢えて採用しても、その表面に金属層として接合合金化層、拡散防止層及び貼り合せ金属層の順に形成することにより、貼りあわせ面である金属層の表面を十分に平坦化できるので、鏡面研磨の素子基板に代えて粗面加工状態の素子基板を用いても、貼り合わせを容易にかつ高強度に行うことができ、また、反射面も平坦だから発光層からの光を高効率で反射することが可能となる。つまり、素子基板の表面が粗面加工の状態であるものを使用することにより、素子基板の表面を鏡面研磨する工程が省略でき、量産性に優れた低コストの高輝度発光素子を製造することが可能となる。
この場合、粗面加工はラッピング又はエッチング(特に化学エッチング)により行なうことが好ましい。素子基板は円柱状のインゴットから切り出された薄板基板が用いられるが、切り出された状態の薄板基板には切り出し傷や歪が深く入っており且つ凹凸が大きいので、そのままでは使用することができない。前述の切り出し傷や歪、凹凸を無くすか小さくするためにラッピング加工が必要となる。また、さらに表面の平坦度を向上させるためにラッピング加工した表面を薬液によるエッチングを行なうことで達成することができ、鏡面研磨工程(例えばメカノケミカルポリッシングにて行われる)が不要である分、生産性が向上し、低コストの素子基板を得ることができる。なお、「表面が粗面加工の状態である素子基板」とは、鏡面研磨仕上げする一連の工程から最終工程である鏡面研磨を省略し、その前段処理として採用する粗面加工の段階で打ち切ったものとして捉えることができる。
また、接合合金化層は、Auを主成分とするAu系金属、Agを主成分とするAg系金属、またはAlを主成分とするAl系金属を用いることが好ましい。このようなAu系金属、Ag系金属、またはAl系金属を用いることで素子基板との高いオーミック接触が可能となる。
さらに、拡散防止層は、Ti、Ni、Cr、またはWからなる金属層を用いることが好ましい。このようなTi、Ni、Cr、またはWからなる拡散防止層を形成することにより、素子基板の構成元素が拡散によって貼り合わせ表面に出現して貼り合わせを阻害することがない。
また、反射金属層は、Auを主成分とするAu系金属、Agを主成分とするAg系金属、またはAlを主成分とするAl系金属を用いることが好ましい。このようなAu系金属、Ag系金属、またはAl系金属を用いることで、高反射率の反射金属層とすることができる。
また、本発明は、上記の方法で製造された発光素子も提供する。さらに、本発明は、発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされた発光素子であって、少なくとも前記素子基板の表面の光沢度が20〜80%であり、この表面に金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して化合物半導体層と貼り合わせたことを特徴とする発光素子も提供する。
このように、素子基板の表面の光沢度が20〜80%であるものを使用することにより、素子基板の表面を鏡面研磨する工程が省略できるものとなり、量産性に優れた低コストの高輝度発光素子とすることが可能となる。また、特に素子基板表面の光沢度が20〜80%である表面上に接合合金化層、拡散防止層、貼り合せ金属層の順に形成することにより、貼りあわせ面である金属層の表面が平坦化し、結合強度も高く、発光層からの光を高効率で反射することが可能となる。光沢度が20%未満では表面が粗すぎて、反射面や貼り合せ面の平坦化が非常に困難になり、80%を超える光沢度は、通常の粗面化加工では達成困難であり、無理にこれ以上に光沢度を上げようとすることは、研磨コスト削減上のメリットが損なわれることにつながる。
なお、接合合金化層と拡散防止層とは、下地となる粗面加工された素子基板表面の局所的な突起の高さよりも合計厚さが小さいと、これが拡散防止層を突き破って貼り合せ金属層(ひいては反射金属層)に至り、拡散防止効果が損なわれることがあるので、該合計厚さは、素子基板表面の凹凸の最大高さ(Rmax)よりも大きく設定することが望ましい。また、凹凸を十分に充填し、ひいては反射面あるいは貼り合せ面の平坦化を十分に図る観点からは、上記の合計厚さは、RMS(Root Mean Square:二乗平均粗さ)表示による粗さの2倍以上(経済性を考慮すると50倍以下)に形成することが望ましい。なお、素子基板の表面の粗さは、最大高さ(Rmax)にて0.2μm以上25μm以下であるのがよく、RMS表示による粗さで0.02μm以上6μm以下であるのがよい。
次に、素子基板はシリコンであることが好ましい。このように素子基板がシリコンであることにより、半導体基板として汎用的に製造されているものとなり、純度、抵抗率等が高精度に制御されたものとなる。
また、発光層は、AlGaAsP系化合物半導体、InAlGaP系化合物半導体、GaN系化合物半導体、またはZnO系化合物半導体からなることが好ましい。このように発光層部としてAlGaAsP系化合物半導体、InAlGaP系化合物半導体、GaN系化合物半導体、またはZnO系化合物半導体を適用することにより、赤、橙、黄、緑、青、紫等、各種の色の高輝度発光素子を得ることが可能となる。
本発明によれば、発光層部と素子基板との間に高反射率の金属層を貼り合わせて、発光層から放射される光を、光の入射角度に依存せず、且つ高効率で反射する層を導入することで、主表面から取り出す光を高効率なものとすることが可能であり、且つ量産性に優れた低コストの高輝度発光素子の製造方法及び発光素子を提供することが可能となる。
以下、本発明の実施も形態について具体的に説明するが、本発明はこれらに限定されるものではない。図1は、本発明の適用対象となる発光素子の概念図の一例である。該発光素子100は、素子基板としてのSi単結晶よりなるSi基板7(本実施形態ではn型であるがp型でもよい)の第一主表面上に、Au系金属層10を介して発光層部24を有する化合物半導体層50が貼り合わされた構造を有してなる。化合物半導体層50は、第二主表面側から貼り合わせ側保護層26、拡散防止層25、発光層部24、電流拡散層20及び光取出面側保護層27がこの順序で積層形成されたものである。本実施形態において各層及び基板の主表面は、図1のごとく、発光素子100の光取出面PFを上側にした状態を正置状態として、該正置状態における図面上側に表れる面を第一主表面、下側に表れる面を第二主表面として統一的に記載する。従って、工程説明の都合上、上記正置状態に対し上下を反転した転置状態にて図示を行なう場合は、該図示における第一主表面と第二主表面の上下関係も反転する。
発光層部24は、ノンドープの(AlGa1−xIn1−yP(ただし、0≦x≦0.55、0.45≦y≦0.55)混晶からなる活性層5を、第一導電型クラッド層、本実施形態ではp型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層6(p型ドーパントは例えばZnあるいはMg:他のp型層についても同じ)と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層4(n型ドーパントは例えばSi、S、SeあるいはTe:他のn型層についても同じ)とにより挟んだ構造を有し、活性層5の組成に応じて、発光波長を、緑色から赤色領域(発光波長(ピーク発光波長)が550nm以上670nm以下)にて調整できる。
n型クラッド層4及びp型クラッド層6の厚さは、例えばそれぞれ0.8μm以上4μm以下(望ましくは0.8μm以上2μm以下)であり、活性層5の厚さは例えば0.4μm以上2μm以下(望ましくは0.4μm以上1μm以下)である。発光層部24全体の厚さは、例えば2μm以上10μm以下(望ましくは2μm以上5μm以下)である。さらに、電流拡散層20の厚さは、例えば5μm以上28μm以下(望ましくは8μm以上15μm以下)である。従って、化合物半導体層50の厚さは、例えば7μm以上30μm以下(望ましくは5μm以上15μm以下)であり、単独でのハンドリングが難しい厚さである。
Si基板7は、Si単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば50μm以上500μm以下である。図5は、その製造工程を示す模式図である。まず、FZ法あるいはCZ法等の公知の方法にてシリコン単結晶インゴットを製造する。こうして得られる単結晶インゴットは、一定の抵抗率範囲のブロックに切断され、さらに外径研削が施され、工程(a)に示すように、内周刃切断等のスライサーによりスライシングされる。スライスされたシリコン単結晶ウェーハは、工程(b)に示すように、遊離砥粒を用いて両面がラッピングされ、ラッピングウェーハとなる。次に、工程cに示すように、そのラッピングウェーハを酸性エッチング液に浸漬することにより、両面をケミカルエッチング処理する。通常のデバイス用のシリコン単結晶ウェーハは、工程(d)のごとく、メカノケミカルポリッシング工程により鏡面研磨が施されるが、本発明ではこの鏡面研磨を省略したシリコン単結晶ウェーハをSi基板7として使用する。このような鏡面研磨を省略したSi基板7の表面は、光沢度にして20%以上80%以下であり、表面の粗さは、最大高さ(Rmax)にて0.2μm以上25μm以下、RMS表示による粗さで0.02μm以上6μm以下である。なお、Si基板7は、図5の工程(b)のラッピングウェーハを採用してもよいし、工程(c)のケミカルエッチウェーハを採用してもよい。本実施形態では、ケミカルエッチウェーハを使用し、その光沢度は40%である。
上記のSi基板7が発光層部24に対し、貼り合せ金属層であるAu系金属層10を挟んで貼り合わされている。Au系金属層10は、化合物半導体層50と接する第一Au系金属層10aと、Si基板7と接する第二Au系金属層10bとが貼り合わせにより一体化したものであり、見かけ上は単一のAu系金属層である。これら第一Au系金属層10a及び第二Au系金属層10b(ひいてはAu系金属層10)は、純AuもしくはAu含有率が95質量%以上のAu合金よりなる。
Au系金属層10は、本実施形態では反射層も兼ねるものとなっている(つまり、反射金属層も構成している)。発光層部24からの光は、光取出面側に直接放射される光に、Au系金属層10による反射光が重畳される形で取り出される。Au系金属層10の厚さは、反射効果を十分に確保するため、80nm以上とすることが望ましい。また、厚さの上限に制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める(例えば10μm以下)。
化合物半導体層50の第二主表面側には、発光層部24からの発光光束に対して透光性を有し、かつ、貼り合わせ側接合合金化層31から発光層部24への成分拡散を抑制する拡散防止層25がAl含有化合物半導体として形成され、当該拡散防止層25の第二主表面が、GaAs層からなる貼り合わせ側保護層26にて覆われている。
拡散防止層25は、n型のAlGaAs、具体的にはn型クラッド層4に格子整合し(格子定数差にて1%以内)、かつ、活性層5よりもバンドギャップが広くなるように、AlGa1−aAsのAlAs混晶比aが0.4以上1以下に調整されたAlGaAsよりなる。なお、拡散防止層25の厚さは0.5μm以上3μm以下である。また、貼り合わせ側保護層26をなすGaAs層は、厚さが1nm以上20nm以下であり、拡散防止層25よりもドーパント濃度が高く設定されている(n型ドーパント濃度:5×1017/cm以上1×1019/cm未満)。
化合物半導体層50とAu系金属層10との間には、該Au系金属層10と化合物半導体層60との接触抵抗を減ずるために貼り合わせ側接合合金化層31が配置されている。貼り合わせ側接合合金化層は、本実施形態ではAuGeNi接合合金化層31であり、AuGeNi接合金属層(例えばGe:15質量%、Ni:10質量%)を化合物半導体層50と合金化したものである。AuGeNi接合合金化層31はAu系金属層10の第一主表面上に分散形成され、その形成面積率(金属層10の第一主表面全面積に対する接合合金化層31の合計面積の比率で表す)は1%以上50%以下である。
Si基板7と第二Au系金属層10bとの間には、基板側接合合金化層としてAuSb接合合金化層32(例えばSb:5質量%)が介挿されている(厚さは、50nm以上2,000nm以下である)。そして、本実施形態においては、該AuSb接合金属層32の全面が、後述の貼り合わせ熱処理時においてSi基板7からのSi成分がAu系金属層10へ拡散するのを防ぐ拡散防止層(具体的にはTi層である)10cにより覆われている。拡散防止層10cの厚さは50nm以上5μm以下(本実施形態では200nm)である。なお、拡散防止層はTi層に代えてNi層、Cr層又はW層にて構成してもよい。また、Au系金属層10(第二Au系金属層10b)は、該拡散防止層10cの全面を覆う形でこれと接するように配置されている。
接合合金化層32と拡散防止層10cとは、下地となる粗面加工されたSi基板7の表面の局所的な突起の高さ、つまり、Si基板7の表面の凹凸の最大高さ(Rmax)よりも大きく設定されている。また、上記の合計厚さは、Si基板7の表面のRMS(Root Mean Square:二乗平均粗さ)表示による粗さの2倍以上(経済性を考慮すると50倍以下)に形成されている。
発光層部24の第一主表面上には、AlGaAsよりなる電流拡散層20が形成され、その第一主表面がGaAs層からなる光取出面側保護層27にて覆われている。光取出面側保護層27の厚さは1nm以上20nm以下である。そして、その光取出面側保護層27の第一主表面の略中央に、発光層部24に発光駆動電圧を印加するための光取出面側電極(例えばAu電極)9が、該主表面の一部を覆うように形成されている。なお、光取出面側保護層27上には、AuBe合金等を用いて形成された光取出面側接合合金化層9aが形成され、その上に光取出面側電極9が配置されている。また、Si基板7の裏面にはその全体を覆うように裏面電極(例えばAu電極である)15が形成されている。裏面電極15がAu電極である場合、裏面電極15とSi基板7との間には基板側接合合金化層として、AuSb接合合金化層16が介挿される。
以下、上記発光素子100の製造方法の具体例について説明する。
まず、図2の工程1に示すように、成長用基板をなすGaAs単結晶基板1の主表面に、n型GaAsバッファ層2を例えば0.5μm、AlAsからなる剥離層3を例えば0.5μm、この順序にてエピタキシャル成長させる。その後、厚さ例えば5nmのGaAs層からなる光取出面側保護層26、及び厚さ例えば2μmのAlGaAsよりなる拡散防止層25、さらに、発光層部24として、n型AlGaInPクラッド層4(厚さ:例えば1μm)、AlGaInP活性層(ノンドープ)5(厚さ:例えば0.6μm)、及びp型AlGaInPクラッド層6(厚さ:例えば1μm)を、この順序にエピタキシャル成長させる。発光層部24の全厚は2.6μmである。その後、p型AlGaAsよりなる電流拡散層20を例えば5μmエピタキシャル成長させ、さらにGaAsからなる光取出面側保護層27(厚さ例えば5nm)をエピタキシャル成長させる。これら各層のエピタキシャル成長は、公知のMOVPE法により行なうことができる。
これによって、GaAs単結晶基板1上には、光取出面側保護層26、拡散防止層25、発光層部24、電流拡散層20及び光取出面側保護層27からなる化合物半導体層50が形成される。化合物半導体層50の厚さは約9.6μmであり、GaAs単結晶基板1を除去した場合、これを単独で無傷にハンドリングすることは事実上不可能である。なお、化合物半導体層50の第一主表面には、この段階でAuBe接合金属層9a’とこれを覆う光取出面側電極9をパターニング形成する。このAuBe接合金属層9a’及び光取出面側電極9の蒸着形成に際したハンドリングのため、Al含有化合物半導体からなる電流拡散層20は大気中に曝される場合があるが、光取出面側保護層27により覆われているため、電流拡散層20のAl成分の酸化を防止することができる。
次に、工程2に示すように、化合物半導体層50の第一主表面に高分子材料結合層111を、光取出面側電極9を覆う形態で塗付形成し、工程3に示すように、高分子材料結合層111を加熱軟化させた状態で、別途用意した仮支持基板110を重ね合わせて密着させ、その後冷却して該高分子材料結合層111を硬化させることにより、化合物半導体層50と仮支持基板110とを高分子材料結合層111を介して貼り合わせた仮支持貼り合わせ体120を作成する(工程3)。この時点では、化合物半導体層50の第二主表面側には、成長用基板であるGaAs単結晶基板1が付随した状態となっている。仮支持基板110の材質は、例えばSi基板やセラミック板(例えばアルミナ板)、あるいは金属板等である。または、高分子材料結合層111としては、ホットメルト型接着剤やワックス類を用いることができる。
なお、化合物半導体層50の第一主表面を含む部分を、耐熱性に優れた酸化物導電体層(例えばITO(Indium-Tin Oxide)層)とすることで、高分子材料結合層111に代えて金属ろう材からなる結合層を採用することも可能である。他方、電流拡散層20を、GaP等からなる単結晶基板の貼り合せや、ハイドライド気相成長法によりエピタキシャル成長層とすることで、単独ハンドリングが可能な50μm以上(望ましくは100μm以上)に厚膜化することができれば、仮支持基板110を省略することもできる。
次に、図3の工程4に示すように、仮支持貼り合わせ体120に付随している成長用基板としてのGaAs単結晶基板1を除去する。該除去は、例えば仮支持貼り合わせ体120(工程3参照)をGaAs単結晶基板1とともにエッチング液(例えば10%フッ酸水溶液)に浸漬し、バッファ層2と発光層部24との間に形成したAlAs剥離層3を選択エッチングすることにより、該GaAs単結晶基板1を仮支持貼り合わせ体120から剥離する形で実施することができる。なお、AlAs剥離層3に代えてAlInPよりなるエッチストップ層を形成しておき、GaAsに対して選択エッチング性を有する第一エッチング液(例えばアンモニア/過酸化水素混合液)を用いてGaAs単結晶基板1をGaAsバッファ層2とともにエッチング除去し、次いでAlInPに対して選択エッチング性を有する第二エッチング液(例えば塩酸:Al酸化層除去用にフッ酸を添加してもよい)を用いてエッチストップ層をエッチング除去する工程を採用することもできる。なお、光取出面側保護層26は、上記エッチングに際して拡散防止層25のAl成分が酸化される不具合を防止する役割を果たす。
次に、工程5に示すように、上記仮支持貼り合わせ体120の状態で、GaAs単結晶基板1の除去により露出した化合物半導体層50の第二主表面(光取出面側保護層26により覆われている)にAuGeNi接合金属層を分散形成し、さらに該AuGeNi接合金属層をAuGeNi接合合金化層31とするための貼り合わせ側合金化熱処理を行なう。このとき、光取出面側電極9に対するAuBe接合金属層9a’の合金化も同時に行なうことができる(つまり、光取出側合金化熱処理にも兼用されている)。ここで、AuGeNi接合金属層が形成される光取出面側保護層26は、ドーパント濃度を高めたGaAs層にて形成されているので、接触抵抗低減効果が一層高められている。また、合金化熱処理は、300℃以上450℃以下の温度の不活性ガス雰囲気下で実施され、具体的には、大気圧と同程度のN等の不活性ガス雰囲気下で行なうことができる。
他方、Si基板7を別途用意し、その両主表面にAuSb接合金属層を形成して、さらに250℃以上360℃以下の温度域で合金化熱処理を行なうことにより、それぞれAuSb接合合金化層32,16とする。このうち、AuSb接合合金化層32上には、続く素子基板貼り合わせ工程においてSi基板7の成分が第二Au系金属層10bへ拡散するのを阻止する拡散防止層10cを形成しておく。他方、AuSb接合合金化層16上には裏面電極15を形成する。そして、図3の工程6に示すように、仮支持貼り合わせ体120の状態で、化合物半導体層50の第二主表面に第一Au系金属層10aを形成し、他方、素子基板7の第一主表面側に第二Au系金属層10bを形成する。なお、各Au系金属層の形成は、真空雰囲気(スパッタリングあるいは真空蒸着等により)にて行なうことができる。その後、図4の工程7に示すように、化合物半導体層50側に形成された第一Au系金属層10aを、Si基板7側に形成された第二Au系金属層10bに重ね合わせて圧迫し、180℃以上360℃以下(前述の合金化熱処理よりも低温とする)、本実施形態では240℃にて30分間、圧力200kPaで貼り合わせ熱処理する。これにより、第一Au系金属層10aと第二Au系金属層10bとが十分な強度にて貼り合わされ、Au系金属層10となる。また、化合物半導体層50とSi基板7とは、Au系金属層10を介して貼り合わされ、貼り合わせ結合体130となる。
素子基板7の第一主表面側は前述のごとく粗面加工面とされているが、接合合金化層32と拡散防止層10cとの形成により、その凹凸が充填されるので、貼り合せに使用する第二Au系金属層10bの表面を十分平坦化でき、第二Au系金属層10bとの貼り合せも問題なく行うことができる。また、第二Au系金属層10bが形成する反射面も平坦化し、反射率を向上させることができる。さらに、接合合金化層32とSi基板7との結合面積が粗面化により増大し、そのアンカー効果によって貼り合せ強度の向上を図ることもできる。
貼り合わせ熱処理が完了したら、高分子材料結合層111を加熱・軟化させ、仮支持基板110を分離・除去する。残存している高分子材料結合層は、トルエンやメチルエチルケトン(MEK)等の有機溶剤を用いて溶解・除去する。貼り合わせ結合体130は、複数の素子チップがマトリックス状に配列した形で一括形成された貼り合わせウェーハであり、これを通常の方法によりダイシングして素子チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
上記の工程(ただし、接合合金化層31,32の合金化熱処理はおこなわず)に準じて製造された貼り合せウェーハの結合強度を確認するために、結合強度増すための熱処理を300℃にて10分、及び350℃にて10分の2条件にて行い、ダイシングにより1mm×1mm角ないし330μm×330μm角にチップ化して、貼り合わせ結合強度の確認を行ない、結合強度が100kg/cm以上であることを確認した。その結果、いずれも良好な結合強度が得られていることがわかった。
なお、本発明は上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的思想に包含される。例えば、図6の発光素子400に示すように、反射面を、貼り合せ金属層を形成する第一Au系金属層10aとは別に、AlあるいはAgを主成分とする反射金属層10rで形成することができる。なお、接合合金化層131の主成分金属は、反射金属層10rと同一の主成分金属からなるものが使用される。
本発明の発光素子の一実施形態を積層構造にて示す模式図。 本発明の発光素子の製造方法の一例を示す工程説明図。 図2に続く工程説明図。 図3に続く工程説明図。 Si基板の製造工程を示す説明図。 本発明の発光素子の変形例を積層構造にて示す模式図。
符号の説明
7 Si単結晶基板(素子基板)
24 発光層部
50 化合物半導体層
10 金属層
10c 拡散防止層
32 接合合金化層
100,400 発光素子

Claims (10)

  1. 発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされ、該金属層の前記化合物半導体層との接合面が反射面を形成する発光素子の製造方法であって、少なくとも前記素子基板の表面が粗面加工の状態であるものを使用し、この粗面状態の表面に前記金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して前記化合物半導体層と貼り合わせることを特徴とする発光素子の製造方法。
  2. 前記貼り合せ金属がAuを主成分とするAu系金属層とされることを特徴とする請求項1に記載の発光素子の製造方法。
  3. 前記粗面加工はラッピング又はエッチングにより行なうことを特徴とする請求項1又は請求項2に記載の発光素子の製造方法。
  4. 前記接合合金化層は、Auを主成分とするAu系金属、Agを主成分とするAg系金属、またはAlを主成分とするAl系金属を用いることを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子の製造方法。
  5. 前記拡散防止層としてTi、Ni、Cr又はWからなる金属層を用いることを特徴とする請求項1ないし請求項4のいずれか1項に記載の発光素子の製造方法。
  6. 前記反射面をなす反射金属層は、Auを主成分とするAu系金属、Agを主成分とするAg系金属、またはAlを主成分とするAl系金属を用いることを特徴とする請求項1ないし請求項5のいずれか1項に記載の発光素子の製造方法。
  7. 請求項1ないし請求項6のいずれか一項に記載の方法で製造されたことを特徴とする発光素子。
  8. 発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされた発光素子であって、少なくとも前記素子基板の表面の光沢度が20〜80%であり、この表面に前記金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して前記化合物半導体層と貼り合わせたことを特徴とする発光素子。
  9. 前記素子基板がシリコンであることを特徴とする請求項7又は請求項8に記載の発光素子。
  10. 前記発光層が、AlGaIn系化合物半導体、GaN系化合物半導体、またはZnO系化合物半導体からなることを特徴とする請求項7ないし請求項9のいずれか1項に記載の発光素子。
JP2004172332A 2004-06-10 2004-06-10 発光素子の製造方法及び発光素子 Expired - Fee Related JP4978877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004172332A JP4978877B2 (ja) 2004-06-10 2004-06-10 発光素子の製造方法及び発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172332A JP4978877B2 (ja) 2004-06-10 2004-06-10 発光素子の製造方法及び発光素子

Publications (2)

Publication Number Publication Date
JP2005353809A true JP2005353809A (ja) 2005-12-22
JP4978877B2 JP4978877B2 (ja) 2012-07-18

Family

ID=35588016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172332A Expired - Fee Related JP4978877B2 (ja) 2004-06-10 2004-06-10 発光素子の製造方法及び発光素子

Country Status (1)

Country Link
JP (1) JP4978877B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123573A (ja) * 2005-10-28 2007-05-17 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2007271788A (ja) * 2006-03-30 2007-10-18 Brother Ind Ltd 振動素子、振動素子の製造方法、光走査装置、画像形成装置及び画像表示装置
WO2008152988A1 (ja) * 2007-06-13 2008-12-18 Rohm Co., Ltd. 半導体発光素子およびその製造方法
WO2009044698A1 (ja) * 2007-10-01 2009-04-09 Showa Denko K.K. 半導体発光素子および半導体発光素子の製造方法
JP2010087515A (ja) * 2008-09-30 2010-04-15 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
CN101771113B (zh) * 2009-01-04 2011-07-20 厦门市三安光电科技有限公司 一种基于多单元合成式反射镜的功率型发光二极管的制作方法
CN102956770A (zh) * 2011-08-23 2013-03-06 夏普株式会社 氮化物半导体发光元件和装置及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220344A (ja) * 1985-03-26 1986-09-30 Nec Corp 半導体装置の製造方法
JPS61231760A (ja) * 1985-04-08 1986-10-16 Sumitomo Electric Ind Ltd 化合物半導体素子
JPH04139817A (ja) * 1990-10-01 1992-05-13 Mitsubishi Electric Corp 半導体結晶を成長させる方法
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法
WO2000063467A1 (fr) * 1999-04-20 2000-10-26 Naoetsudenshikogyo-Kabushikigaisha Plaquette epitaxiale de silicium et procede de fabrication associe
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2004055924A (ja) * 2002-07-22 2004-02-19 Sanken Electric Co Ltd 半導体ウエハ貼り合せ体の製造方法
JP2004111848A (ja) * 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2004146537A (ja) * 2002-10-23 2004-05-20 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2004146652A (ja) * 2002-10-25 2004-05-20 Rohm Co Ltd 半導体発光素子の製法
JP2004146539A (ja) * 2002-10-23 2004-05-20 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
US20040104395A1 (en) * 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220344A (ja) * 1985-03-26 1986-09-30 Nec Corp 半導体装置の製造方法
JPS61231760A (ja) * 1985-04-08 1986-10-16 Sumitomo Electric Ind Ltd 化合物半導体素子
JPH04139817A (ja) * 1990-10-01 1992-05-13 Mitsubishi Electric Corp 半導体結晶を成長させる方法
JP2000150431A (ja) * 1998-11-06 2000-05-30 Shin Etsu Handotai Co Ltd 半導体ウエーハおよびその製造方法
WO2000063467A1 (fr) * 1999-04-20 2000-10-26 Naoetsudenshikogyo-Kabushikigaisha Plaquette epitaxiale de silicium et procede de fabrication associe
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2004055924A (ja) * 2002-07-22 2004-02-19 Sanken Electric Co Ltd 半導体ウエハ貼り合せ体の製造方法
JP2004111848A (ja) * 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2004146537A (ja) * 2002-10-23 2004-05-20 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2004146539A (ja) * 2002-10-23 2004-05-20 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2004146652A (ja) * 2002-10-25 2004-05-20 Rohm Co Ltd 半導体発光素子の製法
US20040104395A1 (en) * 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123573A (ja) * 2005-10-28 2007-05-17 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2007271788A (ja) * 2006-03-30 2007-10-18 Brother Ind Ltd 振動素子、振動素子の製造方法、光走査装置、画像形成装置及び画像表示装置
US8039864B2 (en) 2007-06-13 2011-10-18 Rohm Co., Ltd. Semiconductor light emitting device and fabrication method for the same
JP2008311352A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 半導体発光素子およびその製造方法
WO2008152988A1 (ja) * 2007-06-13 2008-12-18 Rohm Co., Ltd. 半導体発光素子およびその製造方法
WO2009044698A1 (ja) * 2007-10-01 2009-04-09 Showa Denko K.K. 半導体発光素子および半導体発光素子の製造方法
JP2009088318A (ja) * 2007-10-01 2009-04-23 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
KR101055590B1 (ko) 2007-10-01 2011-08-08 쇼와 덴코 가부시키가이샤 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
US8138001B2 (en) 2007-10-01 2012-03-20 Showa Denko K.K. Semiconductor light-emitting device and method for producing semiconductor light-emitting device
JP2010087515A (ja) * 2008-09-30 2010-04-15 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
CN101771113B (zh) * 2009-01-04 2011-07-20 厦门市三安光电科技有限公司 一种基于多单元合成式反射镜的功率型发光二极管的制作方法
CN102956770A (zh) * 2011-08-23 2013-03-06 夏普株式会社 氮化物半导体发光元件和装置及其制造方法
CN102956770B (zh) * 2011-08-23 2015-06-17 夏普株式会社 氮化物半导体发光元件和装置及其制造方法

Also Published As

Publication number Publication date
JP4978877B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
US11522104B2 (en) Light emitting device, and method for manufacturing thereof
US6838704B2 (en) Light emitting diode and method of making the same
JP4572597B2 (ja) 窒化物半導体素子
JP6419077B2 (ja) 波長変換発光デバイス
US20040149810A1 (en) Led stack manufacturing method and its structure thereof
US9093596B2 (en) Epitaxial wafer for light emitting diode, light emitting diode chip and methods for manufacturing the same
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
JP4942996B2 (ja) 発光ダイオード
JP5343018B2 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2010186829A (ja) 発光素子の製造方法
JP4843235B2 (ja) Iii族窒化物半導体発光素子の製造方法
WO2010095353A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2012054422A (ja) 発光ダイオード
JP2007258672A (ja) 発光ダイオード及びその製造方法
WO2010125792A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
WO2010109801A1 (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP5427585B2 (ja) フリップチップ型発光ダイオード及びその製造方法
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP4978877B2 (ja) 発光素子の製造方法及び発光素子
US8618562B2 (en) Light emitting device and method for manufacturing same
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP4543621B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
TWI414076B (zh) Manufacturing method of light-emitting element and light-emitting element
JP2005347714A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120326

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees