JP2008311352A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2008311352A
JP2008311352A JP2007156381A JP2007156381A JP2008311352A JP 2008311352 A JP2008311352 A JP 2008311352A JP 2007156381 A JP2007156381 A JP 2007156381A JP 2007156381 A JP2007156381 A JP 2007156381A JP 2008311352 A JP2008311352 A JP 2008311352A
Authority
JP
Japan
Prior art keywords
layer
metal
light emitting
disposed
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007156381A
Other languages
English (en)
Other versions
JP5123573B2 (ja
Inventor
Showa Takao
将和 高尾
Mitsuhiko Sakai
光彦 酒井
Shunji Nakada
俊次 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007156381A priority Critical patent/JP5123573B2/ja
Priority to EP08765289.7A priority patent/EP2157623B1/en
Priority to PCT/JP2008/060476 priority patent/WO2008152988A1/ja
Priority to US12/452,027 priority patent/US8039864B2/en
Priority to KR1020107000402A priority patent/KR101473038B1/ko
Priority to CN2008800199380A priority patent/CN101681970B/zh
Publication of JP2008311352A publication Critical patent/JP2008311352A/ja
Application granted granted Critical
Publication of JP5123573B2 publication Critical patent/JP5123573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

【課題】不透明な半導体基板を用いて、金属反射層を形成して高輝度の半導体発光素子およびその製造方法を提供する。
【解決手段】ＧａＡｓ層３と、ＧａＡｓ層の表面に配置された第１金属バッファ層２と、第１金属バッファ層上に配置された第１金属層１と、ＧａＡｓ層の裏面に配置された第２金属バッファ層４と第２金属層５とを備えるＧａＡｓ基板構造と、ＧａＡｓ基板構造上に配置され、第３金属層１２と、第３金属層上に配置される金属コンタクト層１１と、金属コンタクト層上に配置されるｐ型クラッド層１０と、ｐ型クラッド層に配置される多重量子井戸層９と、多重量子井戸層上に配置されるｎ型クラッド層８と、ｎ型クラッド層上に配置されるウィンドウ層７を備える発光ダイオード構造とから構成され、第１金属層１および第３金属層１２を用いて、ＧａＡｓ基板構造と、発光ダイオード構造を貼り付けることを特徴とする。
【選択図】図５

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、金属反射層を備える発光ダイオードと不透明基板層をウェハボンディング技術によって、貼り付けて形成することを特徴とする半導体発光素子およびその製造方法に関する。
発光ダイオード（ＬＥＤ：Light Emitting Diode）を高輝度化するために、光の反射層として、基板と、多重量子井戸（ＭＱＷ：Multi-Quantum Well）層からなる活性層との間に金属反射層を形成する構造が提案されている。このような金属反射層を形成する方法として、例えば、発光ダイオード層の基板のウェハボンディング（貼付け）技術が開示されている（例えば、特許文献１および特許文献２参照。）。
特許文献１および特許文献２は、所望の機械的特性と透光性を有する発光ダイオードを製造することができ、かつ透明層と成長層との境界面の抵抗率を最小限にすることができる発光ダイオードの製造方法を提供することを目的とし、一時的成長基板上に発光ダイオード層を順次成長させ、比較的薄い層の発光ダイオード構造を形成後、一時的成長基板を除去し、一時的成長基板に代えてその位置に下層の緩衝層となる発光ダイオード層に導電性、透光性基板をウェハボンディングして発光ダイオードを製造することを特徴とする。特許文献１および特許文献２においては、貼付けに用いる基板にはＧａＰやサファイア等の透明なものを適用している。
図２４乃至図２６は、ウェハボンディング技術により形成した従来の半導体発光素子の模式的断面構造を示す。
例えば、従来の半導体発光素子は、図２４に示すように、ＧａＡｓ基板１５上に配置されたＡｕ-Ｓｎ合金層１４と、Ａｕ-Ｓｎ合金層１４上に配置されたバリアメタル層１３と、バリアメタル層１３上に配置されたｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されたＭＱＷ層９と、ＭＱＷ層９上に配置されたｎ型クラッド層８と、ｎ型クラッド層８上に配置されたウィンドウ層７とを備える。
図２４に示す従来の半導体発光素子は、貼付けに使われる金属は、Ａｕ−Ｓｎ合金である。このＡｕ−Ｓｎ合金は融点が低いため、低温でＬＥＤを構成するエピタキシャル成長層側のＡｕ−Ｓｎ合金とＧａＡｓ基板１５側のＡｕ−Ｓｎ合金が溶け、貼り付けることができる。
しかし、Ａｕ−Ｓｎ合金層１４を使用する場合、Ｓｎの熱拡散が起こるため、Ｓｎの拡散を防ぐために、図２４に示すように、バリアメタル層１３を入れる必要がある。また、Ａｕ−Ｓｎ合金層１４は光の反射率が悪いという問題点がある。
例えば、従来の別の半導体発光素子は、図２５に示すように、ＧａＡｓ基板１５上に配置された金属反射層１６と、金属反射層１６上に配置されたｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されたＭＱＷ層９と、ＭＱＷ層９上に配置されたｎ型クラッド層８と、ｎ型クラッド層８上に配置されたウィンドウ層７とを備える。図２５に示す従来の半導体発光素子は、ＧａＡｓ基板１５を貼り付けて作った金属反射層１６では、金属と半導体との界面で光の吸収が起こり、効率よく光を反射することができないという問題点がある。すなわち、ｐ型クラッド層１０と金属反射層１６の界面で光の吸収が起こるという問題点がある。
半導体発光素子（ＬＥＤ）を高輝度化するには、光の反射層としてＧａＡｓ基板と活性層（ＭＱＷ）の間に分布ブラック反射（ＤＢＲ：Distributed Bragg Reflector）層を入れる方法もある。ＤＢＲを入れない構造のＬＥＤでは、ＭＱＷ層で発光した光がＧａＡｓ基板に吸収されてしまうために暗くなる。そのため、ＧａＡｓ基板を用いるＬＥＤを高輝度化するために、光の反射層としてＤＢＲが用いられている。
すなわち、従来の更に別の半導体発光素子は、図２６に示すように、ＧａＡｓ基板１５上に配置されたＤＢＲ層１９と、ＤＢＲ層１９上に配置されたｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されたＭＱＷ層９と、ＭＱＷ層９上に配置されたｎ型クラッド層８と、ｎ型クラッド層８上に配置されたウィンドウ層７とを備える。図２６に示す従来の半導体発光素子は、ＧａＡｓ基板１５とＭＱＷ層９との間に光の反射層としてＤＢＲ層１９を用いているが、ＤＢＲ層１９はある一方向から入射した光のみ反射し、入射角が変わるとＤＢＲは光を反射せず、それ以外の角度から入射した光はＤＢＲ層１９で反射せず透過してしまうという問題点がある。そのため、透過した光はＧａＡｓ基板１５に吸収されてしまい、半導体発光素子（ＬＥＤ）の発光輝度が低下するという問題点がある。
ウェハボンディング技術により形成した従来の半導体発光素子は、貼付けに使われる金属としてＡｕ−Ｓｎ合金層を使用する場合、Ｓｎの熱拡散を防ぐために、バリアメタル層を入れる必要がある。また、Ａｕ−Ｓｎ合金層は光の反射率が悪い。
また、基板を貼り付けることによって金属反射層を形成したとしても、金属と半導体の界面で光の吸収が起こり、効率よく光を反射することができない。
また、反射層としてＤＢＲ層を用いている場合、ＤＢＲ層はある一方向から入射した光のみ反射し、入射角が変わるとＤＢＲ層で反射せず透過してしまい、ＧａＡｓ基板に吸収されてしまい、ＬＥＤの発光輝度が低下する。
さらに、ウェハボンディング技術により形成した従来の半導体発光素子は、半導体基板、絶縁膜、金属層を貼り付ける時に、熱膨張係数の違いや、密着性の問題があるために、高温にすると剥がれるという問題がある。
さらに、ウェハボンディング技術の代りに、接着剤を用いて、半導体発光素子の積層体と半導体基板を貼り付ける半導体発光素子およびその製造構造についても開示されている（たとえば、特許文献３参照。）。
特開平６−３０２８５７号公報 米国特許第５，３７６，５８０号明細書 特開２００５−２２３２０７号公報
本発明の目的は、ＧａＡｓやＳｉ等の不透明な半導体基板を用いて、ウェハボンディング技術を用いて、基板の貼付けを密着性良く行い、金属反射層を形成して高輝度の半導体発光素子およびその製造方法を提供することにある。
また、本発明の目的は、金属と半導体との間に透明な絶縁膜を入れることにより、半導体と金属との接触を避け、半導体と金属との界面での光の吸収を防ぎ、反射率の良い金属反射層を形成した、高輝度の半導体発光素子およびその製造方法を提供することにある。
また、本発明の目的は、光の反射層にＤＢＲではなく、金属層を用いて、あらゆる角度の光を反射させることが可能となり、高輝度の半導体発光素子およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、表面に複数の溝部を形成したＧａＡｓ層と、前記ＧａＡｓ層の前記表面，前記溝部の側壁および前記溝部の底面に配置された第１金属バッファ層と、前記第１金属バッファ層上に配置された第１金属層と、前記ＧａＡｓ層の裏面に配置された第２金属バッファ層と、前記第２金属バッファ層の前記ＧａＡｓ層と反対側の表面に配置された第２金属層とを備えるＧａＡｓ基板構造と、前記ＧａＡｓ基板構造上に配置され、第３金属層と、前記第３金属層上に配置される金属コンタクト層と、前記金属コンタクト層上に配置されるｐ型クラッド層と、前記ｐ型クラッド層に配置される多重量子井戸層と、前記多重量子井戸層上に配置されるｎ型クラッド層と、前記ｎ型クラッド層上に配置されるウィンドウ層を備える発光ダイオード構造とから構成され、前記ＧａＡｓ層の前記表面に配置された前記第１金属層および前記第３金属層を用いて、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けるとともに、前記溝部の前記第１金属層と前記第３金属層との間にはエアギャップが存在することを特徴とする半導体発光素子が提供される。
本発明の他の態様によれば、表面に複数の溝部を形成したＧａＡｓ基板と、前記ＧａＡｓ基板の前記表面，前記溝部の側壁および前記溝部の底面に配置される金属層と、前記ＧａＡｓ基板の前記表面上の前記金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、パターニングされた前記金属コンタクト層および前記絶縁層上に配置されるｐ型クラッド層１０と、前記ｐ型クラッド層上に配置される多重量子井戸層と、前記多重量子井戸層上に配置されるｎ型クラッド層と、前記ｎ型クラッド層上に配置されるウィンドウ層を備える発光ダイオード構造とから構成され、前記ＧａＡｓ基板の前記表面上の前記金属層を用いて、前記ＧａＡｓ基板と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記金属層と前記発光ダイオード構造との間にはエアギャップが存在することを特徴とする半導体発光素子が提供される。
本発明の他の態様によれば、表面に複数の溝部を形成したＧａＡｓ基板と、前記ＧａＡｓ基板の前記表面，前記溝部の側壁および前記溝部の底面上に配置された第１金属層とを備えるＧａＡｓ基板構造と、当該ＧａＡｓ基板構造上に配置され、第２金属層と、前記第２金属層上に配置されるｐ型クラッド層と、前記ｐ型クラッド層上に配置される多重量子井戸層と、前記多重量子井戸層上に配置されるｎ型クラッド層と、前記ｎ型クラッド層上に配置されるウィンドウ層を備える発光ダイオード構造とから構成され、前記ＧａＡｓ基板の前記表面上の前記第１金属層および前記第２金属層を用いて、前記ＧａＡｓ基板と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記第１金属層と前記発光ダイオード構造との間にはエアギャップが存在することを特徴とする半導体発光素子が提供される。
本発明の他の態様によれば、表面に複数の溝部を形成したシリコン基板と、前記シリコン基板の前記表面，前記溝部の側壁および前記溝部の底面上に配置されるチタン層と、前記チタン層上に配置される第１金属層とから構成されるシリコン基板構造と、前記第１金属層上に配置される第２金属層と、前記第２金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、パターニングされた前記金属コンタクト層および前記絶縁層上に配置され，露出された表面にフロスト処理領域を有するエピタキシャル成長層と、前記エピタキシャル成長層上に配置され，パターニングされたｎ型ＧａＡｓ層と、前記ｎ型ＧａＡｓ層上に配置され，パターニングされた表面電極層とから構成されるＬＥＤ構造とを備え、前記シリコン基板の前記表面上の前記第１金属層および前記第２金属層を用いて、前記シリコン基板構造と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記第１金属層と前記ＬＥＤ構造との間にはエアギャップが存在することを特徴とする半導体発光素子が提供される。
本発明の他の態様によれば、表面に複数の溝部を形成したＧａＡｓ基板と、前記ＧａＡｓ基板の前記表面，前記溝部の側壁および前記溝部の底面上に配置される金属バッファ層と、前記金属バッファ層上に配置される第１金属層とから構成されるＧａＡｓ基板構造と、前記第１金属層上に配置される第２金属層と、前記第２金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、パターニングされた前記金属コンタクト層および前記絶縁層上に配置され，露出された表面にフロスト処理領域を有するエピタキシャル成長層と、前記エピタキシャル成長層上に配置され，パターニングされたｎ型ＧａＡｓ層と、前記ｎ型ＧａＡｓ層上に配置され，パターニングされた表面電極層とから構成されるＬＥＤ構造を備え、前記ＧａＡｓ基板の前記表面上の前記第１金属層および前記第２金属層を用いて、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記第１金属層上に配置される第２金属層と前記ＬＥＤ構造との間にはエアギャップが存在することを特徴とする半導体発光素子が提供される。
本発明の他の態様によれば、貼付け用の半導体基板構造、および貼付け用の発光ダイオード構造を準備する工程と、前記半導体基板構造においては、半導体基板の表面に複数の溝部を形成した後、前記半導体基板上に第１金属層を形成する工程と、前記発光ダイオード構造においては、ＧａＡｓ基板上にＡｌＩｎＧａＰ層、ｎ型ＧａＡｓ層、エピタキシャル成長層を順次形成する工程と、前記エピタキシャル成長層上に、パターニングされた絶縁層に対して、金属コンタクト層および第２金属層を形成する工程と、前記半導体基板の前記表面上の前記第１金属層を用いて、前記半導体基板と、前記貼付け用のＬＥＤ構造を熱圧着により貼り付けると共に、前記溝部の前記第１金属層と前記ＬＥＤ構造との間にはエアギャップを形成する工程と、前記ＧａＡｓ基板をエッチングにより除去する工程と、前記ＡｌｌｎＧａＰ層を除去する工程と、表面電極層をパターン形成する工程と、フロスト処理を実施して、前記表面電極層の直下の前記ｎ型ＧａＡｓ層以外の前記ｎ型ＧａＡｓ層の除去を行う工程とを有することを特徴とする半導体発光素子の製造方法が提供される。
本発明の半導体発光素子およびその製造方法によれば、Ａｕ−Ｓｎ合金層によるＳｎ拡散の問題を解決するために、Ａｕからなる金属層を用いて、エピタキシャル成長層と半導体基板を、ウェハボンディング技術を用いて密着性良く貼り付けることにより、バリアメタルが不要となり、Ａｕからなる金属層を用いることで光の反射率の良い金属反射層をＬＥＤ側の構造に形成することができるので、ＬＥＤの高輝度化を図ることができる。
本発明の半導体発光素子およびその製造方法によれば、金属反射層と半導体層との間に透明な絶縁膜を入れることにより、半導体層と金属反射層との接触を避け、半導体層と金属反射層との界面における光の吸収を防ぎ、反射率の良い金属反射層を形成することができるので、ＬＥＤの高輝度化を図ることができる。
本発明の半導体発光素子およびその製造方法によれば、ＧａＡｓ基板への光の吸収を防ぐために、反射層に金属を用いて光を全反射させ、ＧａＡｓ基板への吸収を防ぎ、あらゆる角度の光を反射することが可能になるので、ＬＥＤを高輝度化することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（素子構造）
図１は、本発明の実施の形態に係る半導体発光素子およびその製造方法の原理説明図である。図１（ａ）は、ＧａＡｓ基板の模式的断面構造図を示す。
本発明の実施の形態に係る半導体発光素子およびその製造方法に適用されるｐ型若しくはｎ型ＧａＡｓ基板は、図１（ａ）に示すように、ｐ型若しくはｎ型ＧａＡｓ層（３、６）と、ピッチＬ，幅Ｗを有するストライプ状の溝が形成されたｐ型若しくはｎ型ＧａＡｓ層（３、６）の表面に配置された金属層１とを備える。ストライプ溝の幅Ｗは、例えば約１０μｍ，約３０μｍ，或いは約６０μｍ程度であり、ピッチＬは、例えば約１００μｍ，２００μｍ，４１０μｍ，１０００μｍ，或いは２０００μｍ程度である。尚、溝部は、ストライプ形状に限定されるものではなく、格子状、ドット状、渦巻き状、六角形パターン形状などであってもよい。また、溝部の深さは、ストライプの幅Ｗと同程度若しくは、浅く形成される。
図１（ｂ）は、図１（ａ）に示したＧａＡｓ基板と、ＬＥＤをウェハボンディング技術によって互いに貼り付けて形成した半導体発光素子の模式的断面構造を示す。ＬＥＤ側は、例えばエピタキシャル成長によって形成されたｐ型クラッド層１０と、ｐ型クラッド層１０上に形成された金属層１２で示されており、その他の活性層などは図示を省略している。ＧａＡｓ層（３，６）の表面に配置された金属層１を用いて、ＧａＡｓ基板と、ＬＥＤを貼り付けるとともに、溝部の金属層１と金属層１２との間にはエアギャップ４０が存在する。
すなわち、このような溝部をＧａＡｓ基板表面に形成することによって、ＬＥＤをウェハボンディング技術によってＧａＡｓ基板に貼り付ける時に、空気の逃げ道を作り、さらに高温加熱時の熱膨張で生じる応力を緩和させることができる。結果として、半導体基板、絶縁膜、金属層の熱膨張係数の違いによる各層間の剥がれを防止することができる。
図１（ｃ）は、さらにチップ化後の模式的断面構造図を示す。ｐ型若しくはｎ型ＧａＡｓ基板の表面に形成したストライプ状の溝部に形成されたエアギャップ４０が完成したチップ内に含まれている。ピッチＬが大きい場合には、エアギャップ４０が完成したチップ内に含まれない場合もある。
本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるＧａＡｓ基板の導電型としては、ｐ型、ｎ型のいずれにおいても適用可能である。図２は、本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるｐ型ＧａＡｓ基板の模式的断面構造を示し、図３は、ｎ型ＧａＡｓ基板の模式的断面構造を示す。また、図４は、本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造を示す。
図５は、図２乃至図３に示したｐ型乃至ｎ型ＧａＡｓ基板と、図４に示したＬＥＤをウェハボンディング技術によって互いに貼り付けて形成した本発明の第１の実施の形態に係る半導体発光素子の模式的断面構造を示す。
本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるｐ型ＧａＡｓ基板は、図２に示すように、表面に複数の溝部を形成したｐ型ＧａＡｓ層３と、ｐ型ＧａＡｓ層３の表面、溝部の側壁および溝部の底面に配置された金属バッファ層２と、金属バッファ層２上に配置された金属層１と、ｐ型ＧａＡｓ層３の裏面に配置された金属バッファ層４と、金属バッファ層４のｐ型ＧａＡｓ層３と反対側の表面に配置された金属層５とを備える。
本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるｎ型ＧａＡｓ基板は、図３に示すように、表面に複数の溝部を形成したｎ型ＧａＡｓ層６と、ｎ型ＧａＡｓ層６の表面、溝部の側壁および溝部の底面に配置された金属バッファ層２と、金属バッファ層２上に配置された金属層１と、ｎ型ＧａＡｓ層６の裏面に配置された金属バッファ層４と、金属バッファ層４のｎ型ＧａＡｓ層６と反対側の表面に配置された金属層５とを備える。
図２の構造において、金属層１、５はいずれもＡｕ層によって形成され、金属バッファ層２、４は、ｐ型ＧａＡｓ層３とコンタクトを取るために、例えばＡｕＢｅ層によって形成可能である。また、図３の構造において、金属層１、５はいずれもＡｕ層によって形成され、金属バッファ層２、４は、ｎ型ＧａＡｓ層６とコンタクトを取るために、例えばＡｕＧｅ層によって形成可能である。
本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造は、図４に示すように、金属層１２と、金属層１２上に配置される金属コンタクト層１１と、金属コンタクト層１１上に配置されるｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されるＭＱＷ層９と、ＭＱＷ層９上に配置されるｎ型クラッド層８と、ｎ型クラッド層８上に配置されるウィンドウ層７を備える。
図４の構造において、金属層１２は、例えばＡｕ層で形成される。また、金属コンタクト層は、例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成される。ｐ型クラッド層１０は、例えばＡｌＧａＡｓ層若しくは導電型をｐ-型とするＡｌＧａＡｓ層と導電型をｐ+型とするＡｌＧａＡｓ層との多層構造によって形成され、厚さは、例えば約０．１μｍ程度である。ＭＱＷ層９は、例えばＧａＡｓ／ＧａＡｌＡｓ層からなるヘテロ接合ペアを約１００ペア積層した多重量子井戸構造からなり、厚さは、例えば約１．６μｍ程度に形成される。ｎ型クラッド層８は、例えばｎ型ＡｌＧａＡｓ層によって形成され、厚さは、例えば約０．１μｍ程度である。ウィンドウ層７は、例えばＡｌＧａＡｓ層の多層構造とＡｌＧａＡｓ層の多層構造上に形成されたＧａＡｓ層からなり、全体の厚さは、約０．９５μｍ程度である。
本発明の第１の実施の形態に係る半導体発光素子は、図５に示すように、図２乃至図３に示したｐ型乃至ｎ型ＧａＡｓ基板と、図４に示したＬＥＤ構造をウェハボンディング技術によって互いに貼り付けて形成する。
すなわち、本発明の第１の実施の形態に係る半導体発光素子は、図５に示すように、表面に複数の溝部を形成したｐ（ｎ）型ＧａＡｓ層３（６）と、ｐ（ｎ）型ＧａＡｓ層３（６）の表面、溝部の側壁および溝部の底面に配置された金属バッファ層２と、金属バッファ層２上に配置された金属層１と、ｐ（ｎ）型ＧａＡｓ層３（６）の裏面に配置された金属バッファ層４と、金属バッファ層４のｐ（ｎ）型ＧａＡｓ層３（６）と反対側の表面に配置された金属層５とを備えるｐ（ｎ）型ＧａＡｓ基板構造と、当該ｐ（ｎ）型ＧａＡｓ基板上に配置され、金属層１２と、金属層１２上に配置される金属コンタクト層１１と、金属コンタクト層１１上に配置されるｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されるＭＱＷ層９と、ＭＱＷ層９上に配置されるｎ型クラッド層８と、ｎ型クラッド層８上に配置されるウィンドウ層７を備えるＬＥＤ構造とから構成される。
Ａｕ−Ｓｎ合金層からのＳｎ拡散の問題点を解決するために、ｐ（ｎ）型ＧａＡｓ層３（６）の表面に配置された金属層１および金属層１２を用いて、ｐ（ｎ）型ＧａＡｓ基板構造と、エピタキシャル成長層からなるＬＥＤ構造を貼り付けると共に、溝部の第１金属層１と金属層１２との間にはエアギャップ４０が存在することにより、ｐ（ｎ）型ＧａＡｓ層３（６）の表面に配置された金属層１と金属層１２との密着性を良好に保つことができ、バリアメタルが不要で、反射率のよい金属反射層を形成することを可能にしている。
金属反射層は、予め、ＬＥＤ構造側に配置された金属層１２によって形成される。ＬＥＤからの放射光は、ｐ型クラッド層１０と、金属層１２との界面によってミラー面が形成されるため、当該ミラー面において反射される。金属コンタクト層１１は金属層１２とｐ型クラッド層１０とのオーミックコンタクトを取るための層であるが、金属層１２とｐ型クラッド層１０との界面に介在し、ミラー面の一部を形成している。
本発明の第１の実施の形態に係る半導体発光素子は、図５に示すように、金属層１および金属層１２をともにＡｕ層によって形成することで、ＧａＡｓ基板側の金属層１とエピタキシャル成長層からなるＬＥＤ構造側の金属層１２を熱圧着によって貼り付けることができる。
貼付けの条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。エアギャップ４０を設けたことにより、金属層１と金属層１２の接触面積は、全面を密着させる構造に比較して、減少している。上記熱圧着の圧力は、結果として、エアギャップ４０を設けたことにより、相対的に接触面積が低下した金属層１と金属層１２の接触面積に加圧されることになり、金属層１と金属層１２の熱圧着時において、貼り付け強度が高くなる。したがって、ｐ（ｎ）型ＧａＡｓ基板構造と、エピタキシャル成長層からなるＬＥＤ構造を貼り付けるに際して、エアギャップ４０が存在することにより、ｐ（ｎ）型ＧａＡｓ層３（６）の表面に配置された金属層１と金属層１２との密着性を良好に保つことができる。
本発明の第１の実施の形態に係る半導体発光素子によれば、金属層１と金属層１２との密着性を良好に保ちつつ、Ａｕからなる金属層１２を用いることで光の反射率の良い金属反射層をＬＥＤ側の構造に形成することができるので、ＬＥＤの高輝度化を図ることができる。
[第２の実施の形態]
（素子構造）
図６は、本発明の第２の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造を示す。また、図７は、本発明の第２の実施の形態の変形例に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造を示す。
図８は、ｐ型乃至ｎ型ＧａＡｓ基板１５と、図７に示したＬＥＤをウェハボンディング技術によって互いに貼り付けて形成した本発明の第２の実施の形態に係る半導体発光素子の模式的断面構造を示す。尚、図８において、ＧａＡｓ基板１５上に配置される、例えばＡｕ層からなる金属層は、図示を省略している。或いはまた、ＧａＡｓ基板１５上にはＡｕ層などの金属層を配置せず、金属層１２のみでＧａＡｓ基板１５とＬＥＤ構造を貼り付けることも可能である。
本発明の第２の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤは、図６に示すように、金属層１２と、金属層１２上に配置され，パターニングされた金属コンタクト層１１および絶縁層１７と、パターニングされた金属コンタクト層１１および絶縁層１７上に配置されるｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されるＭＱＷ層９と、ＭＱＷ層９上に配置されるｎ型クラッド層８と、ｎ型クラッド層８上に配置されるウィンドウ層７を備える。
図６の構造において、金属層１２は、例えばＡｕ層で形成され、例えば厚さは約２．５〜５μｍ程度である。また、金属コンタクト層１１は、例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成され、例えば厚さは、絶縁層１７と同程度であり、約４５０ｎｍ程度である。絶縁層１７は、例えばシリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜などで形成される。ｐ型クラッド層１０は、例えばＡｌＧａＡｓ層若しくは導電型をｐ-型とするＡｌＧａＡｓ層と導電型をｐ+型とするＡｌＧａＡｓ層との多層構造によって形成され、厚さは、例えば約０．１μｍ程度である。ＭＱＷ層９は、例えばＧａＡｓ／ＧａＡｌＡｓ層からなるヘテロ接合ペアを約１００ペア積層した多重量子井戸構造からなり、厚さは、例えば約１．６μｍ程度に形成される。ｎ型クラッド層８は、例えばｎ型ＡｌＧａＡｓ層によって形成され、厚さは、例えば約０．１μｍ程度である。ウィンドウ層７は、例えばＡｌＧａＡｓ層の多層構造とＡｌＧａＡｓ層の多層構造上に形成されたＧａＡｓ層からなり、全体の厚さは、約０．９５μｍ程度である。
（第２の実施の形態の変形例）
本発明の第２の実施の形態の変形例に係る半導体発光素子およびその製造方法に適用されるＬＥＤは、図７に示すように、金属層１２と、金属層１２上に配置される金属バッファ層１８と、金属バッファ層１８上に配置され，パターニングされた金属コンタクト層１１および絶縁層１７と、パターニングされた金属コンタクト層１１および絶縁層１７上に配置されるｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されるＭＱＷ層９と、ＭＱＷ層９上に配置されるｎ型クラッド層８と、ｎ型クラッド層８上に配置されるウィンドウ層７を備える。
図７の構造において、金属バッファ層１８は、例えばＡｇ、Ａｌ、Ｎｉ、Ｃｒ若しくはＷ層で形成される。Ａｕ層からなる金属層１２は青色光、紫外光を吸収するため、このような短波長側の光を反射するためには、Ａｇ、Ａｌなどからなる金属バッファ層１８を備えることが望ましい。図７の構造において、金属バッファ層１８以外の各層は、図６の構造と同様に形成されるため、説明を省略する。
本発明の第２の実施の形態に係る半導体発光素子は、図８に示すように、図６乃至図７に示したＬＥＤ構造と、ＧａＡｓ基板１５をウェハボンディング技術によって互いに貼り付けて形成する。
すなわち、本発明の第２の実施の形態に係る半導体発光素子は、図８に示すように、ＧａＡｓ基板１５と、ＧａＡｓ基板１５上に配置される金属層１２と、金属層１２上に配置される金属バッファ層１８と、金属バッファ層１８上に配置され，パターニングされた金属コンタクト層１１および絶縁層１７と、パターニングされた金属コンタクト層１１および絶縁層１７上に配置されるｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されるＭＱＷ層９と、ＭＱＷ層９上に配置されるｎ型クラッド層８と、ｎ型クラッド層８上に配置されるウィンドウ層７を備えるＬＥＤ構造とから構成される。
金属層１２を用いて、ＧａＡｓ基板１５と、エピタキシャル成長層からなるＬＥＤ構造を貼り付けることにより、反射率のよい金属反射層を形成することを可能にしている。金属反射層は、予め、ＬＥＤ構造側に配置された金属層１２によって形成される。ＬＥＤからの放射光は、絶縁層１７と、金属層１２若しくは金属バッファ層１８との界面によってミラー面が形成されるため、当該ミラー面において反射される。金属コンタクト層１１は、金属層１２若しくは金属バッファ層１８とｐ型クラッド層１０とのオーミックコンタクトを取るための層であるが、金属層１２とｐ型クラッド層１０との界面に介在し、絶縁層１７と同程度の厚さを有する。
金属コンタクト層１１のパターン幅が広い場合には、実質的な発光領域が制限されるため、面積効率が低下し発光効率が減少する。一方、金属コンタクト層１１のパターン幅が狭い場合には、金属コンタクト層１１の面積抵抗が増大し、ＬＥＤの順方向電圧Ｖfが上昇するため、最適なパターン幅およびパターン構造が存在する。幾つかのパターン例では、六角形を基本とするハニカムパターン構造、或いは、円形を基本とするドットパターン構造が存在する。これらのパターン形状については、第４の実施の形態に関連して、図１４および図１５において説明する。
本発明の第２の実施の形態に係る半導体発光素子は、図５に示すように、ＧａＡｓ基板上に配置される金属層、およびＬＥＤ側に配置される金属層１２をともにＡｕ層によって形成することで、ＧａＡｓ基板側の金属層（図示省略）とエピタキシャル成長層からなるＬＥＤ構造側の金属層１２を熱圧着によって貼り付けることができる。
貼付けの条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。
本発明の第２の実施の形態に係る半導体発光素子によれば、金属反射層となる金属層１２若しくは金属バッファ層１８と、ｐ型クラッド層１０などの半導体層との間に透明な絶縁層１７を形成することにより、ｐ型クラッド層１０などの半導体層と金属層１２との接触を避け、光の吸収を防ぎ、反射率の良い金属反射層を形成することができる。
透明な絶縁層１７をパターニング形成し、オーミックをとるために、ＡｕＢｅなどからなる金属コンタクト層１１をリフトオフによって蒸着する。
その後、絶縁層１７の上にＧａＡｓ基板１５と貼付けるために用いるＡｕ層を蒸着し、金属層１２を形成する。
本発明の第２の実施の形態に係る半導体発光素子によれば、金属反射層と半導体層との間に透明な絶縁層１７を介在させることにより、ｐ型クラッド層１０などの半導体層と金属層１２との接触を避け、光の吸収を防ぎ、反射率の良い金属反射層を形成することができるので、ＬＥＤの高輝度化を図ることができる。
また、本発明の第２の実施の形態に係る半導体発光素子によれば、絶縁層１７と金属層１２との間に、ＡｇやＡｌなどからなる金属バッファ層１８を形成することで、Ａｕでは反射率の低い紫外線などの短波長の光を効率よく反射することができ、ＬＥＤの高輝度化を図ることができる。
また、本発明の第２の実施の形態に係る半導体発光素子によれば、ｐ型クラッド層と金属反射層の界面において光が吸収されないため、ＬＥＤの高輝度化を図ることができる。
[第３の実施の形態]
（素子構造）
図９は、本発明の第３の実施の形態に係る半導体発光素子およびその製造方法に適用されるＧａＡｓ基板の模式的断面構造を示す。また、図１０は、本発明の第３の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造を示す。
図１１は、図９に示した金属層２０を備えるＧａＡｓ基板１５と、図１０に示したＬＥＤをウェハボンディング技術によって互いに貼り付けて形成した本発明の第３の実施の形態に係る半導体発光素子の模式的断面構造を示す。
本発明の第３の実施の形態に係る半導体発光素子およびその製造方法に適用されるｐ型若しくはｎ型ＧａＡｓ基板構造は、図９に示すように、ＧａＡｓ基板１５と、ＧａＡｓ基板１５の表面に配置された金属層２０を備える。
図９の構造において、金属層２０は、例えばＡｕ層によって形成される。
本発明の第３の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造は、図１０に示すように、金属層１２と、金属層１２上に配置されるｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されるＭＱＷ層９と、ＭＱＷ層９上に配置されるｎ型クラッド層８と、ｎ型クラッド層８上に配置されるウィンドウ層７を備える。
図１０の構造において、金属層１２は、例えばＡｕ層で形成され、厚さは例えば、約１μｍ程度である。また、ｐ型クラッド層１０は、例えばＡｌＧａＡｓ層若しくは導電型をｐ-型とするＡｌＧａＡｓ層と導電型をｐ+型とするＡｌＧａＡｓ層との多層構造によって形成され、全体の厚さは、例えば約０．１μｍ程度に形成される。ＭＱＷ層９は、例えばＧａＡｓ／ＧａＡｌＡｓ層からなるヘテロ接合ペアを約８０〜１００ペア積層した多重量子井戸構造からなり、全体の厚さは、例えば約１．６μｍ程度に形成される。ｎ型クラッド層８は、例えばｎ型ＡｌＧａＡｓ層によって形成され、厚さは、例えば約０．１μｍ程度である。ウィンドウ層７は、例えばＡｌＧａＡｓ層の多層構造とＡｌＧａＡｓ層の多層構造上に形成されたＧａＡｓ層からなり、全体の全体の厚さは、約０．９５μｍ程度である。
本発明の第３の実施の形態に係る半導体発光素子は、図１１に示すように、図９に示したｐ型乃至ｎ型ＧａＡｓ基板と、図１０に示したＬＥＤ構造をウェハボンディング技術によって互いに貼り付けて形成する。
すなわち、本発明の第３の実施の形態に係る半導体発光素子は、図１１に示すように、ＧａＡｓ基板１５と、ＧａＡｓ基板１５の表面に配置された金属層２０とを備えるＧａＡｓ基板構造と、当該ＧａＡｓ基板構造上に配置され、金属層１２と、金属層１２上に配置されるｐ型クラッド層１０と、ｐ型クラッド層１０上に配置されるＭＱＷ層９と、ＭＱＷ層９上に配置されるｎ型クラッド層８と、ｎ型クラッド層８上に配置されるウィンドウ層７を備えるＬＥＤ構造とから構成される。
金属反射層は、予め、ＬＥＤ構造側に配置された金属層１２によって形成される。ＬＥＤからの放射光は、ｐ型クラッド層１０と、金属層１２との界面によってミラー面が形成されるため、当該ミラー面において反射される。
本発明の第３の実施の形態に係る半導体発光素子は、図１１に示すように、金属層２０および金属層１２をともにＡｕ層によって形成することで、ＧａＡｓ基板側の金属層２０とエピタキシャル成長層からなるＬＥＤ構造側の金属層１２を熱圧着によって貼り付けることができる。
貼付けの条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。
本発明の第３の実施の形態に係る半導体発光素子およびその製造方法によれば、ＧａＡｓ基板への光の吸収を防ぐために、反射層に金属を用いて光を全反射させ、ＧａＡｓ基板への吸収を防ぐようにした点に特徴を有する。貼付ける半導体基板の材料としては、ＧａＡｓ、Ｓｉなどの不透明な半導体基板材料を用いる。
ＧａＡｓ基板１５側の金属層２０としてＡｕ層を用い、エピタキシャル成長層を備えるＬＥＤ側の金属層１２としてもＡｕ層を用い、金属層２０と金属層１２を結合させ、結合に用いた金属層１２を金属反射層として光の反射層とする。
本発明の第３の実施の形態に係る半導体発光素子およびその製造方法によれば、ＧａＡｓ基板への光の吸収を防ぐために、反射層に金属を用いて光を全反射させ、ＧａＡｓ基板への吸収を防ぎ、あらゆる角度の光を反射することが可能になるので、ＬＥＤを高輝度化することができる。
[第４の実施の形態]
（素子構造）
図１２は、本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるシリコン基板の模式的断面構造を示す。また、図１３は、本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造を示す。図１４は、本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的平面パターン構造を示し、図１５は、別の模式的平面パターン構造を示す。
本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるシリコン基板２１は、図１２に示すように、シリコン基板２１と、シリコン基板２１の表面に配置されたチタン（Ｔｉ）層２２と、チタン（Ｔｉ）層２２をの表面に配置された金属層２０を備える。
図１２の構造において、シリコン基板２１の厚さは、例えば約１３０μｍ程度であり、金属層２０は、例えばＡｕ層によって形成され、厚さは約２．５μｍ程度である。
本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤは、図１３に示すように、ＧａＡｓ基板２３と、ＧａＡｓ基板２３上に配置されるＡｌＩｎＧａＰ層２４と、ＡｌＩｎＧａＰ層２４上に配置されるｎ型ＧａＡｓ層２５と、ｎ型ＧａＡｓ層２５上に配置されるエピタキシャル成長層２６と、エピタキシャル成長層２６上に配置され，パターニングされた金属コンタクト層１１および絶縁層１７と、パターニングされた金属コンタクト層１１および絶縁層１７上に配置される金属層１２とを備える。
図１３の構造において、ＧａＡｓ基板２３は、厚さは、例えば約３００μｍ程度であり、ＡｌＩｎＧａＰ層２４は、厚さは、例えば約３５０ｎｍ程度である。また、ｎ型ＧａＡｓ層２５は、ＡｌＩｎＧａＰ層２４を介して、ＧａＡｓ基板２３とエピタキシャル成長層２６との間のコンタクト層として働き、厚さは、例えば約５００ｎｍ程度である。エピタキシャル成長層２６は、ＡｌＧａＡｓ層からなるｎ型ウィンドウ層およびｎ型クラッド層、ＧａＡｓ／ＡｌＧａＡｓのヘテロ接合の複数の対からなるＭＱＷ層と、ＡｌＧａＡｓ層からなるｎ型クラッド層およびＡｌＧａＡｓ層／ＧａＰ層からなるｐ型ウィンドウ層とを備える。ＭＱＷ層は、例えばＧａＡｓ／ＧａＡｌＡｓ層からなるヘテロ接合ペアを約１００ペア積層した多重量子井戸構造からなり、厚さは、例えば約１．６μｍ程度に形成される。
また、金属コンタクト層１１は、例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成され、例えば厚さは、絶縁層１７と同程度であり、約４５０ｎｍ程度である。
金属コンタクト層１１は、例えばＡｕ／ＡｕＢｅ−Ｎｉ合金／Ａｕなどの積層構造として形成してもよい。絶縁層１７は、例えばシリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜などで形成される。
金属層１２は、例えばＡｕ層で形成され、例えば厚さは約２．５〜５μｍ程度である。エピタキシャル成長層２６内のｐ型クラッド層は、例えばＡｌＧａＡｓ層若しくは導電型をｐ-型とするＡｌＧａＡｓ層と導電型をｐ+型とするＡｌＧａＡｓ層との多層構造によって形成され、厚さは、例えば約０．１μｍ程度である。エピタキシャル成長層２６内のｎ型クラッド層は、例えばｎ型ＡｌＧａＡｓ層によって形成され、厚さは、例えば約０．１μｍ程度である。ｎ型ウィンドウ層は、例えばＡｌＧａＡｓ層の多層構造とＡｌＧａＡｓ層の多層構造上に形成されたＧａＡｓ層からなり、全体の厚さは、例えば、約０．９５μｍ程度である。ｐ型ウィンドウ層は、例えばＡｌＧａＡｓ層の多層構造とＡｌＧａＡｓ層の多層構造上に形成されたＧａＰ層からなり、全体の厚さは、例えば、約０．３２μｍ程度である。
本発明の第４の実施の形態に係る半導体発光素子は、図２１に示すように、図１２に示したシリコン基板構造と、図１３に示したＬＥＤ構造をウェハボンディング技術によって互いに貼り付けて形成する。
すなわち、本発明の第４の実施の形態に係る半導体発光素子は、図２１に示すように、シリコン基板２１と、シリコン基板２１上に配置されるチタン層２２と、チタン層２２上に配置される金属層２０とから構成されるシリコン基板構造と、金属層２０上に配置される金属層１２と、金属層１２上に配置され，パターニングされた金属コンタクト層１１および絶縁層１７と、パターニングされた金属コンタクト層１１および絶縁層１７上に配置され，露出された表面にフロスト処理領域３０（露出されたｎ型ＧａＡｓ層２５をフロスト処理して形成された領域）を有するエピタキシャル成長層２６と、エピタキシャル成長層２６上に配置され，パターニングされたｎ型ＧａＡｓ層２５と、ｎ型ＧａＡｓ層２５上に配置され，同様にパターニングされた表面電極層２９とから構成されるＬＥＤ構造を備える。尚、シリコン基板構造において、シリコン基板２１の裏面には、チタン層２７と、裏面電極層２８が配置される。また、エピタキシャル成長層２６とｎ型ＧａＡｓ層２５の間には、後述する図２２、図２３に示すように、電流集中を防止するための阻止層３１を配置しても良い。この場合の阻止層３１の材料としては、ＧａＡｓを適用することができ、厚さは、例えば約５００ｎｍ程度である。
本発明の第４の実施の形態に係る半導体発光素子においても、図２１に示すように、金属層１２を用いて、シリコン基板構造と、エピタキシャル成長層からなるＬＥＤ構造を貼り付けることにより、反射率のよい金属反射層を形成することを可能にしている。金属反射層は、予め、ＬＥＤ構造側に配置された金属層１２によって形成される。ＬＥＤからの放射光は、絶縁層１７と金属層１２との界面によってミラー面が形成されるため、当該ミラー面において反射される。金属コンタクト層１１は、金属層１２とエピタキシャル成長層２６とのオーミックコンタクトを取るための層であるが、金属層１２とエピタキシャル成長層２６との界面に介在し、絶縁層１７と同程度の厚さを有する。
（平面パターン構造）
金属コンタクト層１１のパターン幅が広い場合には、実質的な発光領域が制限されるため、面積効率が低下し発光効率が減少する。一方、金属コンタクト層１１のパターン幅が狭い場合には、金属コンタクト層１１の面積抵抗が増大し、ＬＥＤの順方向電圧Ｖfが上昇する。このため、最適なパターン幅ＷおよびパターンピッチＤ１が存在する。幾つかのパターン例では、六角形を基本とするハニカムパターン構造、或いは、円形ドット形状を基本構造とする円形ドットパターン構造が存在する。
本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的平面パターン構造は、例えば図１４に示すように、六角形を基本構造とするハニカムパターン構造を有する。図１４において、幅Ｗで示される形状部分が図１３における例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成される金属コンタクト層１１のパターンを示し、幅Ｄ１を有する六角形パターンは、絶縁層１７の部分に相当し、ＬＥＤからの放射光が導光する領域を表す。幅Ｄ１は、例えば約１００μｍ程度であり、線幅Ｗは、約５μｍ〜約１１μｍ程度である。
本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの別の模式的平面パターン構造は、例えば図１５に示すように、円形を基本とするドットパターン構造を有する。図１５において、幅ｄで示される形状部分が図１３における例えばＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層などで形成される金属コンタクト層１１のパターンを示し、幅Ｄ２を有するパターンピッチで配置されている。図１５において、幅ｄ、パターンピッチＤ２を有する円形のパターン部分以外の領域が、絶縁層１７の部分に相当し、ＬＥＤからの放射光が導光する領域を表す。パターンピッチＤ２は、例えば約１００μｍ程度であり、幅ｄは、約５μｍ〜約１１μｍ程度である。
また、本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的平面パターン構造は、六角形ハニカムパターン、円形ドットパターンに限定されるものではなく、三角形パターン、矩形パターン、六角形パターン、八角形パターン、円形ドットパターンなどをランダムに配置するランダムパターンを適用することもできる。
本発明の第４の実施の形態に係る半導体発光素子に適用されるＬＥＤの模式的平面パターン構造は、導光領域の面積を確保してＬＥＤからの発光輝度を低下させず、かつをＬＥＤの順方向電圧Ｖfが上昇しない程度の金属配線パターン幅を確保できればよい。
（製造方法）
本発明の第４の実施の形態に係る半導体発光素子の製造方法を以下に説明する。
図１２乃至図２１は、本発明の第４の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造を示す。
（ａ）まず、図１２に示すように、貼付け用のシリコン基板構造、および図１３に示すように、貼付け用のＬＥＤ構造を準備する。
シリコン基板構造においては、シリコン基板２１上にチタン層２２およびＡｕなどからなる金属層２０をスパッタリング法、真空蒸着法などを用いて順次形成する。
ＬＥＤ構造においては、ＧａＡｓ基板２３上のＡｌＩｎＧａＰ層２４、ｎ型ＧａＡｓ層２５、エピタキシャル成長層２６は、分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを用いて順次形成する。次に、エピタキシャル成長層２６上にリフトオフ法を用いて、パターニングされた絶縁層１７に対して、金属コンタクト層１１および金属層１２を形成する。
（ｂ）次に、図１６に示すように、図１２に示す貼付け用のシリコン基板構造、および図１３に示す貼付け用のＬＥＤ構造を貼り付ける。貼り付け工程においては、例えばプレス機を用いて、熱圧着温度として約３４０℃程度、熱圧着の圧力として約１８ＭＰａ程度、熱圧着の時間として約１０分程度の条件で実施する。
（ｃ）次に、図１７に示すように、シリコン基板２１の裏面に対して、チタン層２７およびＡｕなどからなる裏面電極層２８をスパッタリング法、真空蒸着法などを用いて順次形成する。チタン層２７をＡｕ層とシリコン基板２１との間に介在させない場合、オーミックコンタクトをとるためにシンタリングを実施するとシリコン基板２１とＡｕ層との接合部のＡｕがＡｕＳｉシリサイドとなり反射率が低下する。したがって、チタン層２７は、シリコン基板２１とＡｕ層との接着用の金属である。ＡｕＳｉシリサイド化を防ぐためには、バリアメタルとしてタングステン（Ｗ）が必要であり、そのときの構造として、基板側から、シリコン基板／Ｔｉ／Ｗ／Ａｕで金属層を形成する必要がある。
（ｄ）次に、図１８に示すように、裏面電極層２８をレジストなどで保護した後、ＧａＡｓ基板２３をエッチングにより除去する。例えばアンモニア／過酸化水素水からなるエッチング液を用い、エッチング時間は、約６５〜８５分程度である。ここで、ＡｌｌｎＧａＰ層２４がエッチングストッパとして重要な働きをする。
（ｅ）次に、図１９に示すように、塩酸系のエッチング液を用いて、ＡｌｌｎＧａＰ層２４を除去する。エッチング時間は、例えば約１分半程度である。
（ｆ）次に、図２０に示すように、表面電極層２９をスパッタリング法、真空蒸着法などを用いて形成後、パターニングする。表面電極層２９のパターンは金属コンタクト層１１のパターンに略一致させている。表面電極層２９の材料としては、例えばＡｕ／ＡｕＧｅ−Ｎｉ合金／Ａｕからなる積層構造を用いることができる。ここで、ｎ型ＧａＡｓ層２５は表面電極層２９の剥がれ防止機能を有する。
（ｇ）次に、図２１に示すように、フロスト処理を実施して、表面電極層２９の直下のｎ型ＧａＡｓ層２５以外のｎ型ＧａＡｓ層２５の除去を行う。フロスト処理の条件としては、例えば硝酸―硫酸系のエッチング液を約３０℃〜５０℃，時間約５ｓｅｃ〜１５ｓｅｃ程度で行なうことができる。尚、フロスト処理の前処理としては、フッ酸の薄い液を用いてｎ型ＧａＡｓ層２５をエッチングして、表面に形成されたＧａＯ2膜を除去することができる。エッチング時間としては、例えば約３分程度である。
尚、チタン層２２およびチタン層２７の代りとして、例えばタングステン（Ｗ）バリアメタル、白金（Ｐｔ）バリアメタルなどを用いることもできる。
以上の説明により、 図２１に示すように、シリコン基板２１を用いた本発明の第４の実施の形態に係る半導体発光素子が完成される。
（第４の実施の形態の変形例）
図２２は、本発明の第４の実施の形態の変形例に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造を示す。また、図２３は、本発明の第４の実施の形態の別の変形例に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造を示す。
本発明の第４の実施の形態の変形例に係る半導体発光素子は、図２２に示すように、図１２に示したシリコン基板構造と、図１３に示したＬＥＤ構造をウェハボンディング技術によって互いに貼り付けて形成する。
すなわち、本発明の第４の実施の形態に係る半導体発光素子は、図２１に示すように、ＧａＡｓ基板１５と、ＧａＡｓ基板１５上に配置される金属バッファ層（ＡｕＧｅ−Ｎｉ合金層）３２と、金属バッファ層３２上に配置される金属層（Ａｕ層）３３とから構成されるＧａＡｓ基板構造と、金属層３３上に配置される金属層１２と、金属層１２上に配置され，パターニングされた金属コンタクト層１１および絶縁層１７と、パターニングされた金属コンタクト層１１および絶縁層１７上に配置され，露出された表面にフロスト処理領域３０（露出されたｎ型ＧａＡｓ層２５をフロスト処理して形成された領域）を有するエピタキシャル成長層２６と、エピタキシャル成長層２６上に配置され，パターニングされたｎ型ＧａＡｓ層２５と、ｎ型ＧａＡｓ層２５上に配置され，同様にパターニングされた表面電極層２９とから構成されるＬＥＤ構造を備える。尚、ＧａＡｓ基板構造において、ＧａＡｓ基板１５の裏面には、金属バッファ層（ＡｕＧｅ−Ｎｉ合金層）３４と、裏面電極層３５が配置される。また、エピタキシャル成長層２６とｎ型ＧａＡｓ層２５の間には、図２３に示すように、電流集中を防止するための阻止層３１を配置しても良い。この場合の阻止層３１の材料としては、ＧａＡｓを適用することができ、厚さは、例えば約５００ｎｍ程度である。
本発明の第４の実施の形態の変形例に係る半導体発光素子においても、図２２に示すように、金属層１２を用いて、ＧａＡｓ基板構造と、エピタキシャル成長層からなるＬＥＤ構造を貼り付けることにより、反射率のよい金属反射層を形成することを可能にしている。金属反射層は、予め、ＬＥＤ構造側に配置された金属層１２によって形成される。ＬＥＤからの放射光は、絶縁層１７と金属層１２との界面によってミラー面が形成されるため、当該ミラー面において反射される。金属コンタクト層１１は、金属層１２とエピタキシャル成長層２６とのオーミックコンタクトを取るための層であるが、金属層１２とエピタキシャル成長層２６との界面に介在し、絶縁層１７と同程度の厚さを有する。
図２２および図２３の構造において、ＧａＡｓ基板１５の裏面に形成される金属バッファ層３４は、例えばＡｕＧｅ−Ｎｉ合金層で形成され、厚さは約１００ｎｍ程度である。また、裏面電極層３５は、Ａｕ層で形成され、厚さは約５００ｎｍ程度である。ＧａＡｓ基板１５の表面に形成される金属バッファ層３２は、例えばＡｕＧｅ−Ｎｉ合金層で形成され、厚さは約１００ｎｍ程度である。さらに金属層３３は、Ａｕ層で形成され、厚さは約１μｍ程度である。
図１２乃至図２１に示された本発明の第４の実施の形態に係る半導体発光素子の製造方法の各工程は、本発明の第４の実施の形態の変形例に係る半導体発光素子の製造方法においても同様であるため説明を省略する。
本発明の第４の実施の形態の変形例に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的平面パターン構造も、図１４或いは図１５と同様の構造を適用可能である。
また、本発明の第４の実施の形態およびその変形例に係る半導体発光素子においても第２の実施の形態の変形例において説明した、絶縁層１７と金属層１２との間に、ＡｇやＡｌなどからなる金属バッファ層１８（図７参照）を形成することも有効である。ＡｇやＡｌなどからなる金属バッファ層１８を形成することことで、Ａｕでは反射率の低い紫外線などの短波長の光を効率よく反射することができるからである。
本発明の第４の実施の形態およびその変形例に係る半導体発光素子およびその製造方法によれば、金属反射層と半導体層との間に透明な絶縁層１７を介在させることにより、エピタキシャル成長層２６と金属層１２との接触を避け、光の吸収を防ぎ、反射率の良い金属反射層を形成することができるので、ＬＥＤの高輝度化を図ることができる。
また、本発明の第４の実施の形態およびその変形例に係る半導体発光素子およびその製造方法によれば、絶縁層１７と金属層１２，２０との間に、ＡｇやＡｌなどからなる金属バッファ層を形成することで、Ａｕでは反射率の低い紫外線などの短波長の光を効率よく反射することができ、ＬＥＤの高輝度化を図ることができる。
また、本発明の第４の実施の形態およびその変形例に係る半導体発光素子およびその製造方法によれば、エピタキシャル成長層２６と金属層１２との接触を避け、エピタキシャル成長層２６と金属反射層の界面において光が吸収されないため、ＬＥＤの高輝度化を図ることができる。
本発明の第４の実施の形態およびその変形例に係る半導体発光素子およびその製造方法によれば、シリコン基板若しくはＧａＡｓ基板への光の吸収を防ぐために、反射層に金属を用いて光を全反射させ、シリコン基板若しくはＧａＡｓ基板への吸収を防ぎ、あらゆる角度の光を反射することが可能になるので、ＬＥＤを高輝度化することができる。
[その他の実施の形態]
上記のように、本発明は第１乃至第４の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
本発明の第１乃至第４の実施の形態に係る半導体発光素子およびその製造方法においては、半導体基板として主としてシリコン基板、ＧａＡｓ基板を例に説明したが、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ基板、或いはＳｉＣ上のＧａＮエピタキシャル基板なども充分に利用可能である。
本発明の第１乃至第４の実施の形態に係る半導体発光素子として、主としてＬＥＤを例に説明したが、レーザダイオード（ＬＤ:Laser Diode）を構成してもよく、その場合には、分布帰還型（ＤＦＢ：Distributed Feedback）ＬＤ、分布ブラッグ反射型（ＤＢＲ）ＬＤ、面発光ＬＤなどを構成しても良い。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体発光素子およびその製造方法は、ＧａＡｓ基板、Ｓｉ基板等の不透明基板を有するＬＥＤ素子,ＬＤ素子等の半導体発光素子全般に利用可能である。
本発明の実施の形態に係る半導体発光素子およびその製造方法の原理説明図であって、（ａ）ＧａＡｓ基板の模式的断面構造図、（ｂ）ウェーハボンディング後模式的断面構造図、（ｃ）チップ化後の模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるｐ型ＧａＡｓ基板の模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるｎ型ＧａＡｓ基板の模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造図。 本発明の第１の実施の形態に係る半導体発光素子の模式的断面構造図。 本発明の第２の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造図。 本発明の第２の実施の形態の変形例に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造図。 本発明の第２の実施の形態に係る半導体発光素子の模式的断面構造図。 本発明の第３の実施の形態に係る半導体発光素子およびその製造方法に適用されるＧａＡｓ基板の模式的断面構造図。 本発明の第３の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造図。 本発明の第３の実施の形態に係る半導体発光素子の模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＳｉ基板の模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの模式的平面パターン構造図。 本発明の第４の実施の形態に係る半導体発光素子およびその製造方法に適用されるＬＥＤの別の模式的平面パターン構造図。 本発明の第４の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第４の実施の形態に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第４の実施の形態の変形例に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 本発明の第４の実施の形態の別の変形例に係る半導体発光素子の製造方法の一工程を説明する模式的断面構造図。 従来の半導体発光素子の模式的断面構造図。 従来の半導体発光素子の別の模式的断面構造図。 従来の半導体発光素子の更に別の模式的断面構造図。
符号の説明
１、５、１２、２０、３３…金属層（Ａｕ層）
２、４、１８…金属バッファ層
３…ｐ型ＧａＡｓ層
６…ｎ型ＧａＡｓ層
７…ウィンドウ層
８…ｎ型クラッド層
９…多重量子井戸（ＭＱＷ）層
１０…ｐ型クラッド層
１１…金属コンタクト層（ＡｕＢｅ−Ｎｉ合金）
１５、２３…ＧａＡｓ基板
１７…絶縁層
２１…シリコン（Ｓｉ）基板
２２、２７…チタン（Ｔｉ）層
２４…ＡｌＩｎＧａＰ層
２５…ｎ型ＧａＡｓ層
２６…エピタキシャル成長層
２９…表面電極層
３０…フロスト処理領域
３１…阻止層
３２、３４…金属バッファ層（ＡｕＧｅ−Ｎｉ合金）
２８、３５…裏面電極層
４０…エアギャップ（空隙）

Claims (40)

  1. 表面に複数の溝部を形成したＧａＡｓ層と、前記ＧａＡｓ層の前記表面，前記溝部の側壁および前記溝部の底面に配置された第１金属バッファ層と、前記第１金属バッファ層上に配置された第１金属層と、前記ＧａＡｓ層の裏面に配置された第２金属バッファ層と、前記第２金属バッファ層の前記ＧａＡｓ層と反対側の表面に配置された第２金属層とを備えるＧａＡｓ基板構造と、
    前記ＧａＡｓ基板構造上に配置され、第３金属層と、前記第３金属層上に配置される金属コンタクト層と、前記金属コンタクト層上に配置されるｐ型クラッド層と、前記ｐ型クラッド層に配置される多重量子井戸層と、前記多重量子井戸層上に配置されるｎ型クラッド層と、前記ｎ型クラッド層上に配置されるウィンドウ層を備える発光ダイオード構造とから構成され、
    前記ＧａＡｓ層の前記表面に配置された前記第１金属層および前記第３金属層を用いて、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けるとともに、前記溝部の前記第１金属層と前記第３金属層との間にはエアギャップが存在することを特徴とする半導体発光素子。
  2. 前記ＧａＡｓ層の導電型はｐ型であることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記ＧａＡｓ層の導電型はｎ型であることを特徴とする請求項１に記載の半導体発光素子。
  4. 前記発光ダイオード構造側に予め配置された前記第３金属層によって、金属反射層が形成されることを特徴とする請求項１〜３の内、いずれか１項に記載の半導体発光素子。
  5. 前記発光ダイオード構造からの放射光は、前記ｐ型クラッド層と、前記第３金属層との界面に形成されたミラー面において反射されることを特徴とする請求項１〜４の内、いずれか１項に記載の半導体発光素子。
  6. 前記第３金属層と前記ｐ型クラッド層との界面に介在される前記金属コンタクト層は前記ミラー面の一部を形成していることを特徴とする請求項１〜５の内、いずれか１項に記載の半導体発光素子。
  7. 前記ＧａＡｓ層の前記表面に配置された前記第１金属層および前記第３金属層を熱圧着によって貼り付けるによって、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする請求項１〜６の内、いずれか１項に記載の半導体発光素子。
  8. 前記第３金属層は、Ａｕ層で形成されることを特徴とする請求項１〜７の内、いずれか１項に記載の半導体発光素子。
  9. 表面に複数の溝部を形成したＧａＡｓ基板と、
    前記ＧａＡｓ基板の前記表面，前記溝部の側壁および前記溝部の底面に配置される金属層と、
    前記ＧａＡｓ基板の前記表面上の前記金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、
    パターニングされた前記金属コンタクト層および前記絶縁層上に配置されるｐ型クラッド層１０と、
    前記ｐ型クラッド層上に配置される多重量子井戸層と、
    前記多重量子井戸層上に配置されるｎ型クラッド層と、
    前記ｎ型クラッド層上に配置されるウィンドウ層を備える発光ダイオード構造とから構成され、
    前記ＧａＡｓ基板の前記表面上の前記金属層を用いて、前記ＧａＡｓ基板と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記金属層と前記発光ダイオード構造との間にはエアギャップが存在することことを特徴とする半導体発光素子。
  10. 前記金属層上に配置され，前記金属層と、パターニングされた前記金属コンタクト層および前記絶縁層との間に金属バッファ層をさらに備えることを特徴とする請求項９に記載の半導体発光素子。
  11. 前記金属バッファ層は、Ａｇ、Ａｌ、Ｎｉ、Ｃｒ若しくはＷのいずれかにより形成されることを特徴とする請求項１０に記載の半導体発光素子。
  12. 前記金属コンタクト層は、六角形を基本とするハニカムパターン構造、或いは、円形を基本とするドットパターン構造を有することを特徴とする請求項１０または１１に記載の半導体発光素子。
  13. 前記ＧａＡｓ基板の前記表面上の前記金属層を前記ＧａＡｓ基板と熱圧着によって貼り付けることによって、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする請求項９〜１２の内、いずれか１項に記載の半導体発光素子。
  14. 前記金属層は、Ａｕ層で形成されることを特徴とする請求項９〜１３の内、いずれか１項に記載の半導体発光素子。
  15. 前記発光ダイオード構造側に予め配置された前記金属層によって、金属反射層が形成されることを特徴とする請求項９〜１４の内、いずれか１項に記載の半導体発光素子。
  16. 前記発光ダイオード構造からの放射光は、前記絶縁層と、前記金属層との界面に形成されたミラー面において反射されることを特徴とする請求項９〜１５の内、いずれか１項に記載の半導体発光素子。
  17. 前記金属層と前記絶縁層との界面に介在される前記金属バッファ層は前記ミラー面の一部を形成していることを特徴とする請求項１６に記載の半導体発光素子。
  18. 前記金属コンタクト層は、ＡｕＢｅ層あるいはＡｕＢｅとＮｉとの合金層、若しくはＡｕ層／ＡｕＢｅ−Ｎｉ合金層／Ａｕ層の積層構造により形成されることを特徴とする請求項９〜１７の内、いずれか１項に記載の半導体発光素子。
  19. 前記絶縁層は、シリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜のいずれかにより形成されることを特徴とする請求項９〜１８の内、いずれか１項に記載の半導体発光素子。
  20. 表面に複数の溝部を形成したＧａＡｓ基板と、前記ＧａＡｓ基板の前記表面，前記溝部の側壁および前記溝部の底面上に配置された第１金属層とを備えるＧａＡｓ基板構造と、
    当該ＧａＡｓ基板構造上に配置され、第２金属層と、前記第２金属層上に配置されるｐ型クラッド層と、前記ｐ型クラッド層上に配置される多重量子井戸層と、前記多重量子井戸層上に配置されるｎ型クラッド層と、前記ｎ型クラッド層上に配置されるウィンドウ層を備える発光ダイオード構造とから構成され、
    前記ＧａＡｓ基板の前記表面上の前記第１金属層および前記第２金属層を用いて、前記ＧａＡｓ基板と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記第１金属層と前記発光ダイオード構造との間にはエアギャップが存在することを特徴とする半導体発光素子。
  21. 前記発光ダイオード構造側に予め配置された前記第２金属層によって、金属反射層が形成され、前記発光ダイオード構造からの放射光は、前記ｐ型クラッド層と、前記第２金属層との界面に形成されるミラー面において反射されることを特徴とする請求項２０に記載の半導体発光素子。
  22. 前記ＧａＡｓ基板の前記表面上の前記第１金属層および前記第２金属層を熱圧着によって貼り付けることによって、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする請求項２０または２１に記載の半導体発光素子。
  23. 前記第１金属層および前記第２金属層は、いずれもＡｕ層で形成されることを特徴とする請求項２０〜２２の内、いずれか１項に記載の半導体発光素子。
  24. 表面に複数の溝部を形成したシリコン基板と、前記シリコン基板の前記表面，前記溝部の側壁および前記溝部の底面上に配置されるチタン層と、前記チタン層上に配置される第１金属層とから構成されるシリコン基板構造と、
    前記第１金属層上に配置される第２金属層と、前記第２金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、パターニングされた前記金属コンタクト層および前記絶縁層上に配置され，露出された表面にフロスト処理領域を有するエピタキシャル成長層と、前記エピタキシャル成長層上に配置され，パターニングされたｎ型ＧａＡｓ層と、前記ｎ型ＧａＡｓ層上に配置され，パターニングされた表面電極層とから構成されるＬＥＤ構造とを備え、
    前記シリコン基板の前記表面上の前記第１金属層および前記第２金属層を用いて、前記シリコン基板構造と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記第１金属層と前記ＬＥＤ構造との間にはエアギャップが存在することを特徴とする半導体発光素子。
  25. 前記シリコン基板構造において、前記シリコン基板の裏面には、裏面電極層が配置され、前記エピタキシャル成長層と前記ｎ型ＧａＡｓ層の間には、電流集中を防止するための阻止層を配置することを特徴とする請求項２４に記載の半導体発光素子。
  26. 前記阻止層は、ＧａＡｓにより形成されることを特徴とする請求項２５に記載の半導体発光素子。
  27. 前記発光ダイオード構造側に予め配置された前記第２金属層によって、金属反射層が形成され、前記発光ダイオード構造からの放射光は、前記絶縁層と、前記第２金属層との界面に形成されるミラー面において反射されることを特徴とする請求項２４〜２６の内、いずれか１項に記載の半導体発光素子。
  28. 前記シリコン基板の前記表面上の前記第１金属層および前記第２金属層を熱圧着によって貼り付けることによって、前記シリコン基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする請求項２４〜２７の内、いずれか１項に記載の半導体発光素子。
  29. 前記第１金属層および前記第２金属層は、いずれもＡｕ層で形成されることを特徴とする請求項２４〜２８の内、いずれか１項に記載の半導体発光素子。
  30. 表面に複数の溝部を形成したＧａＡｓ基板と、前記ＧａＡｓ基板の前記表面，前記溝部の側壁および前記溝部の底面上に配置される金属バッファ層と、前記金属バッファ層上に配置される第１金属層とから構成されるＧａＡｓ基板構造と、
    前記第１金属層上に配置される第２金属層と、前記第２金属層上に配置され，パターニングされた金属コンタクト層および絶縁層と、パターニングされた前記金属コンタクト層および前記絶縁層上に配置され，露出された表面にフロスト処理領域を有するエピタキシャル成長層と、前記エピタキシャル成長層上に配置され，パターニングされたｎ型ＧａＡｓ層と、前記ｎ型ＧａＡｓ層上に配置され，パターニングされた表面電極層とから構成されるＬＥＤ構造を備え、
    前記ＧａＡｓ基板の前記表面上の前記第１金属層および前記第２金属層を用いて、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けると共に、前記溝部の前記第１金属層上に配置される第２金属層と前記ＬＥＤ構造との間にはエアギャップが存在することを特徴とする半導体発光素子。
  31. 前記ＧａＡｓ基板構造において、前記ＧａＡｓ基板の裏面には、裏面電極層が配置され、前記エピタキシャル成長層と前記ｎ型ＧａＡｓ層の間には、電流集中を防止するための阻止層を配置することを特徴とする請求項３０に記載の半導体発光素子。
  32. 前記阻止層は、ＧａＡｓにより形成されることを特徴とする請求項３１に記載の半導体発光素子。
  33. 前記発光ダイオード構造側に予め配置された前記第２金属層によって、金属反射層が形成され、前記発光ダイオード構造からの放射光は、前記絶縁層と、前記第２金属層との界面に形成されるミラー面において反射されることを特徴とする請求項３０〜３２の内、いずれか１項に記載の半導体発光素子。
  34. 前記ＧａＡｓ基板の前記表面上の前記第１金属層および前記第２金属層を熱圧着によって貼り付けることによって、前記ＧａＡｓ基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする請求項３０〜３３の内、いずれか１項に記載の半導体発光素子。
  35. 前記第１金属層および前記第２金属層は、いずれもＡｕ層で形成されることを特徴とする請求項３０〜３４の内、いずれか１項に記載の半導体発光素子。
  36. 前記金属層上に配置され，前記金属層と、パターニングされた前記金属コンタクト層および前記絶縁層との間に金属バッファ層をさらに備えることを特徴とする請求項３０〜３５の内、いずれか１項に記載の半導体発光素子。
  37. 前記金属バッファ層は、Ａｇ、Ａｌ、Ｎｉ、Ｃｒ若しくはＷのいずれかにより形成されることを特徴とする請求項３６に記載の半導体発光素子。
  38. 貼付け用の半導体基板構造、および貼付け用の発光ダイオード構造を準備する工程と、
    前記半導体基板構造においては、半導体基板の表面に複数の溝部を形成した後、前記半導体基板上に第１金属層を形成する工程と、
    前記発光ダイオード構造においては、ＧａＡｓ基板上にＡｌＩｎＧａＰ層、ｎ型ＧａＡｓ層、エピタキシャル成長層を順次形成する工程と、
    前記エピタキシャル成長層上に、パターニングされた絶縁層に対して、金属コンタクト層および第２金属層を形成する工程と、
    前記半導体基板の前記表面上の前記第１金属層を用いて、前記半導体基板と、前記貼付け用のＬＥＤ構造を熱圧着により貼り付けると共に、前記溝部の前記第１金属層と前記ＬＥＤ構造との間にはエアギャップを形成する工程と、
    前記ＧａＡｓ基板をエッチングにより除去する工程と、
    前記ＡｌｌｎＧａＰ層を除去する工程と、
    表面電極層をパターン形成する工程と、
    フロスト処理を実施して、前記表面電極層の直下の前記ｎ型ＧａＡｓ層以外の前記ｎ型ＧａＡｓ層の除去を行う工程と
    を有することを特徴とする半導体発光素子の製造方法。
  39. 前記ＡｌｌｎＧａＰ層を除去する工程後、前記表面電極層をパターン形成する工程前に電流集中を阻止するための阻止層を形成する工程をさらに有することを特徴とする請求項３８に記載の半導体発光素子の製造方法。
  40. 前記阻止層はＧａＡｓにより形成されることを特徴とする請求項３９に記載の半導体発光素子の製造方法。
JP2007156381A 2007-06-13 2007-06-13 半導体発光素子およびその製造方法 Expired - Fee Related JP5123573B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007156381A JP5123573B2 (ja) 2007-06-13 2007-06-13 半導体発光素子およびその製造方法
EP08765289.7A EP2157623B1 (en) 2007-06-13 2008-06-06 Semiconductor light emitting element and method for manufacturing the same
PCT/JP2008/060476 WO2008152988A1 (ja) 2007-06-13 2008-06-06 半導体発光素子およびその製造方法
US12/452,027 US8039864B2 (en) 2007-06-13 2008-06-06 Semiconductor light emitting device and fabrication method for the same
KR1020107000402A KR101473038B1 (ko) 2007-06-13 2008-06-06 반도체 발광 소자 및 그 제조 방법
CN2008800199380A CN101681970B (zh) 2007-06-13 2008-06-06 半导体发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007156381A JP5123573B2 (ja) 2007-06-13 2007-06-13 半導体発光素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012233568A Division JP5396526B2 (ja) 2012-10-23 2012-10-23 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2008311352A true JP2008311352A (ja) 2008-12-25
JP5123573B2 JP5123573B2 (ja) 2013-01-23

Family

ID=40129593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007156381A Expired - Fee Related JP5123573B2 (ja) 2007-06-13 2007-06-13 半導体発光素子およびその製造方法

Country Status (6)

Country Link
US (1) US8039864B2 (ja)
EP (1) EP2157623B1 (ja)
JP (1) JP5123573B2 (ja)
KR (1) KR101473038B1 (ja)
CN (1) CN101681970B (ja)
WO (1) WO2008152988A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251531A (ja) * 2009-04-16 2010-11-04 Rohm Co Ltd 半導体発光素子
KR101728545B1 (ko) * 2010-04-23 2017-04-19 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599012B1 (ko) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
JP5346443B2 (ja) 2007-04-16 2013-11-20 ローム株式会社 半導体発光素子およびその製造方法
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
JP5651288B2 (ja) * 2008-03-25 2015-01-07 株式会社東芝 半導体発光素子及びその製造方法
JP2010067890A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子
CN101840966B (zh) * 2009-05-08 2013-07-03 晶能光电（江西）有限公司 半导体发光器件以及制备发光二极管的方法
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR101138951B1 (ko) * 2010-08-23 2012-04-25 서울옵토디바이스주식회사 발광다이오드
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
TWI546979B (zh) * 2012-03-05 2016-08-21 晶元光電股份有限公司 對位接合之發光二極體裝置與其製造方法
KR20140018534A (ko) * 2012-08-02 2014-02-13 엘지이노텍 주식회사 발광 소자
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
TWI563686B (en) * 2012-12-21 2016-12-21 Hon Hai Prec Ind Co Ltd Led chip and method manufacturing the same
TWI644451B (zh) * 2013-07-10 2018-12-11 晶元光電股份有限公司 發光元件
CN103594579B (zh) * 2013-11-06 2016-04-13 南昌黄绿照明有限公司 一种氮化物发光二极管的外延结构
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
KR102336432B1 (ko) * 2015-09-01 2021-12-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지
KR102573271B1 (ko) * 2018-04-27 2023-08-31 삼성전자주식회사 반도체 발광소자
US20230106189A1 (en) * 2021-10-01 2023-04-06 Lawrence Livermore National Security, Llc Patterning of diode/substrate interface to reduce thermal lensing
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103090A (ja) * 1997-09-29 1999-04-13 Hitachi Cable Ltd 発光ダイオード
JP2004146593A (ja) * 2002-10-24 2004-05-20 Rohm Co Ltd 半導体発光素子
JP2005044887A (ja) * 2003-07-24 2005-02-17 Shin Etsu Handotai Co Ltd 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP2005236304A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi 垂直構造を有する有機接着発光素子
JP2005353809A (ja) * 2004-06-10 2005-12-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5565694A (en) * 1995-07-10 1996-10-15 Huang; Kuo-Hsin Light emitting diode with current blocking layer
US5759753A (en) * 1995-07-19 1998-06-02 Matsushita Electric Industrial Co., Ltd. Piezoelectric device and method of manufacturing the same
JP2907170B2 (ja) * 1996-12-28 1999-06-21 サンケン電気株式会社 半導体発光素子
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP2005223207A (ja) 2004-02-06 2005-08-18 Sharp Corp 半導体発光素子およびその製造方法
US7705465B2 (en) * 2005-04-01 2010-04-27 Panasonic Corporation Surface-mount type optical semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103090A (ja) * 1997-09-29 1999-04-13 Hitachi Cable Ltd 発光ダイオード
JP2004146593A (ja) * 2002-10-24 2004-05-20 Rohm Co Ltd 半導体発光素子
JP2005044887A (ja) * 2003-07-24 2005-02-17 Shin Etsu Handotai Co Ltd 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP2005236304A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi 垂直構造を有する有機接着発光素子
JP2005353809A (ja) * 2004-06-10 2005-12-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251531A (ja) * 2009-04-16 2010-11-04 Rohm Co Ltd 半導体発光素子
KR101728545B1 (ko) * 2010-04-23 2017-04-19 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Also Published As

Publication number Publication date
KR101473038B1 (ko) 2014-12-15
CN101681970A (zh) 2010-03-24
US20100133505A1 (en) 2010-06-03
EP2157623A1 (en) 2010-02-24
EP2157623B1 (en) 2017-01-18
CN101681970B (zh) 2011-08-24
EP2157623A4 (en) 2013-12-25
US8039864B2 (en) 2011-10-18
JP5123573B2 (ja) 2013-01-23
KR20100020515A (ko) 2010-02-22
WO2008152988A1 (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
JP5123573B2 (ja) 半導体発光素子およびその製造方法
JP5346443B2 (ja) 半導体発光素子およびその製造方法
JP2002217450A (ja) 半導体発光素子及びその製造方法
JP2010251531A (ja) 半導体発光素子
JP5584331B2 (ja) 半導体発光素子
JP5981493B2 (ja) 半導体発光素子
JP5396526B2 (ja) 半導体発光素子
KR100564303B1 (ko) ＡｌＧａＩｎＰ계 발광 다이오드 및 그 제조방법
JP2018050070A (ja) 半導体発光素子
JP5690395B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5123573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees