KR20100020515A - 반도체 발광 소자 및 그 제조 방법 - Google Patents
반도체 발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100020515A KR20100020515A KR1020107000402A KR20107000402A KR20100020515A KR 20100020515 A KR20100020515 A KR 20100020515A KR 1020107000402 A KR1020107000402 A KR 1020107000402A KR 20107000402 A KR20107000402 A KR 20107000402A KR 20100020515 A KR20100020515 A KR 20100020515A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- disposed
- light emitting
- gaas
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 444
- 239000002184 metal Substances 0.000 claims abstract description 444
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 230
- 239000000758 substrate Substances 0.000 claims abstract description 226
- 238000005253 cladding Methods 0.000 claims description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 44
- 239000010936 titanium Substances 0.000 claims description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 17
- 229910052719 titanium Inorganic materials 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 3
- 230000006835 compression Effects 0.000 claims 1
- 238000007906 compression Methods 0.000 claims 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 30
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 20
- 229910045601 alloy Inorganic materials 0.000 description 17
- 239000000956 alloy Substances 0.000 description 17
- 229910015363 Au—Sn Inorganic materials 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 12
- 230000031700 light absorption Effects 0.000 description 9
- 229910000990 Ni alloy Inorganic materials 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- ZODDGFAZWTZOSI-UHFFFAOYSA-N nitric acid;sulfuric acid Chemical compound O[N+]([O-])=O.OS(O)(=O)=O ZODDGFAZWTZOSI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
불투명한 반도체 기판을 이용하여, 금속 반사층을 형성해서 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공한다. GaAs층(3)과, GaAs층의 표면에 배치된 제 1 금속 버퍼층(2)과, 제 1 금속 버퍼층 상에 배치된 제 1 금속층(1)과, GaAs층의 이면(裏面)에 배치된 제 2 금속 버퍼층(4)과 제 2 금속층(5)을 구비하는 GaAs 기판 구조와, GaAs 기판 구조 상에 배치되고, 제 3 금속층(12)과, 제 3 금속층 상에 배치되는 금속 콘택트층(11)과, 금속 콘택트층 상에 배치되는 p형 클래드층(10)과, p형 클래드층에 배치되는 다중 양자 우물층(multiquantum well layer)(9)과, 다중 양자 우물층 상에 배치되는 n형 클래드층(8)과, n형 클래드층 상에 배치되는 윈도우층(window layer)(7)을 구비하는 발광 다이오드 구조로 구성되고, 제 1 금속층(1) 및 제 3 금속층(12)을 이용하여 GaAs 기판 구조와 발광 다이오드 구조를 부착한다.
Description
본 발명은 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 특히, 금속 반사층을 구비하는 발광 다이오드와 불투명 기판층을 웨이퍼 본딩 기술에 의해 부착하여 형성하는 것을 특징으로 하는 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(LED: Light Emitting Diode)를 고휘도화하기 위해서, 광의 반사층으로서, 기판과, 다중 양자 우물(MQW: Multi-Quantum Well)층으로 이루어지는 활성층과의 사이에 금속 반사층을 형성하는 구조가 제안되어 있다. 이러한 금속 반사층을 형성하는 방법으로서, 예컨대, 발광 다이오드층의 기판의 웨이퍼 본딩(부착) 기술이 개시되어 있다(예컨대, 특허 문헌 1 및 특허 문헌 2 참조).
특허 문헌 1 및 특허 문헌 2는, 원하는 기계적 특성과 투광성을 갖는 발광 다이오드를 제조할 수 있고, 또한 투명층과 성장층의 경계면의 저항율을 최소한으로 할 수 있는 발광 다이오드의 제조 방법을 제공하는 것을 목적으로 하며, 일시적 성장 기판 상에 발광 다이오드층을 순차적으로 성장시켜, 비교적 얇은 층의 발광 다이오드 구조를 형성한 후, 일시적 성장 기판을 제거하고, 일시적 성장 기판 대신에 그 위치에 하층의 완충층으로 되는 발광 다이오드층에 도전성, 투광성 기판을 웨이퍼 본딩하여 발광 다이오드를 제조하는 것을 특징으로 한다. 특허 문헌 1 및 특허 문헌 2에서는, 부착에 이용하는 기판에는 GaP나 사파이어 등의 투명한 것을 적용하고 있다.
도 1 내지 도 3은 웨이퍼 본딩 기술에 의해 형성한 종래의 반도체 발광 소자의 모식적 단면 구조를 나타낸다.
예컨대, 종래의 반도체 발광 소자는, 도 1에 나타낸 바와 같이, GaAs 기판(15) 상에 배치된 Au-Sn 합금층(14)과, Au-Sn 합금층(14) 상에 배치된 배리어 메탈층(13)과, 배리어 메탈층(13) 상에 배치된 p형 클래드층(p-type clad layer)(10)과, p형 클래드층(10) 상에 배치된 MQW층(9)과, MQW층(9) 상에 배치된 n형 클래드층(8)과, n형 클래드층(8) 상에 배치된 윈도우층(window layer)(7)을 구비한다.
도 1에 나타내는 종래의 반도체 발광 소자는 부착에 사용되는 금속이 Au-Sn 합금이다. 이 Au-Sn 합금은 융점이 낮기 때문에, 저온에서 LED를 구성하는 에피택셜 성장층(epitaxial growth layer)측의 Au-Sn 합금과 GaAs 기판(15)측의 Au-Sn 합금이 용융되어 부착될 수 있다.
그러나, Au-Sn 합금층(14)을 사용하는 경우, Sn의 열 확산이 일어나기 때문에, Sn의 확산을 방지하기 위해서, 도 1에 나타낸 바와 같이, 배리어 메탈층(13)을 넣을 필요가 있다. 또한, Au-Sn 합금층(14)은 광의 반사율이 나쁘다고 하는 문제점이 있다.
예컨대, 종래의 다른 반도체 발광 소자는, 도 2에 나타낸 바와 같이, GaAs 기판(15) 상에 배치된 금속 반사층(16)과, 금속 반사층(16) 상에 배치된 p형 클래드층(10)과, p형 클래드층(10) 상에 배치된 MQW층(9)과, MQW층(9) 상에 배치된 n형 클래드층(8)과, n형 클래드층(8) 상에 배치된 윈도우층(7)을 구비한다. 도 2에 나타내는 종래의 반도체 발광 소자는, GaAs 기판(15)을 부착하여 만든 금속 반사층(16)에서는, 금속과 반도체의 계면에서 광의 흡수가 일어나, 효율 좋게 광을 반사할 수 없다고 하는 문제점이 있다. 즉, p형 클래드층(10)과 금속 반사층(16)의 계면에서 광의 흡수가 일어난다고 하는 문제점이 있다.
반도체 발광 소자(LED)를 고휘도화하기 위해서는, 광의 반사층으로서 GaAs 기판과 활성층(MQW) 사이에 분포 브래그 반사(DBR: Distributed Bragg Reflector)층을 넣는 방법도 있다. DBR을 넣을 수 없는 구조의 LED에서는, MQW층에서 발광한 광이 GaAs 기판에 흡수되기 때문에 어두워진다. 그 때문에, GaAs 기판을 이용하는 LED를 고휘도화하기 위해서는, 예컨대, 광의 반사층으로서 DBR이 이용되고 있다.
즉, 종래의 또 다른 반도체 발광 소자는, 도 3에 나타낸 바와 같이, GaAs 기판(15) 상에 배치된 DBR층(19)과, DBR층(19) 상에 배치된 p형 클래드층(10)과, p형 클래드층(10) 상에 배치된 MQW층(9)과, MQW층(9) 상에 배치된 n형 클래드층(8)과, n형 클래드층(8) 상에 배치된 윈도우층(7)을 구비한다. 도 3에 나타내는 종래의 반도체 발광 소자는, GaAs 기판(15)과 MQW층(9) 사이에 광의 반사층으로서 DBR층(19)을 이용하고 있지만, DBR층(19)은 어떤 한쪽 방향으로부터 입사한 광만을 반사하고, 입사각이 변하면 DBR은 광을 반사하지 않고, 그 이외의 각도로부터 입사한 광은 DBR층(19)에서 반사되지 않고 투과되어 버린다고 하는 문제점이 있다. 그 때문에, 투과한 광은 GaAs 기판(15)에 흡수되게 되어, 반도체 발광 소자(LED)의 발광 휘도가 저하된다고 하는 문제점이 있다.
웨이퍼 본딩 기술에 의해 형성한 종래의 반도체 발광 소자는, 부착에 사용되는 금속으로서 Au-Sn 합금층을 사용하는 경우, Sn의 열 확산을 방지하기 위해서, 배리어 메탈층을 넣을 필요가 있다. 또한, Au-Sn 합금층은 광의 반사율이 나쁘다.
또한, 기판을 부착하는 것에 의해 금속 반사층을 형성했다고 하여도, 금속과 반도체의 계면에서 광의 흡수가 일어나, 효율 좋게 광을 반사할 수 없다.
또한, 반사층으로서 DBR층을 이용하고 있는 경우, 상술한 바와 같이, DBR층은 어떤 한쪽 방향으로부터 입사한 광만을 반사하고, 입사각이 변하면 DBR층에서 반사되지 않고 투과되어 버려, GaAs 기판에 흡수되게 되므로, LED의 발광 휘도가 저하된다.
또한, 웨이퍼 본딩 기술에 의해 형성한 종래의 반도체 발광 소자는, 반도체 기판, 절연막, 금속층을 부착할 때에, 열 팽창 계수의 차이나, 밀착성의 문제가 있기 때문에, 고온으로 하면 벗겨진다고 하는 문제가 있다.
또한, 웨이퍼 본딩 기술 대신에, 접착제를 이용하여, 반도체 발광 소자의 적층체와 반도체 기판을 부착하는 반도체 발광 소자 및 그 제조 구조에 대해서도 개시되어 있다(예컨대, 특허 문헌 3 참조).
본 발명의 목적은, GaAs나 Si 등의 불투명한 반도체 기판을 이용하고, 웨이퍼 본딩 기술을 이용하여, 기판의 부착을 밀착성 좋게 행하고, 금속 반사층을 형성해서 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 목적은, 금속과 반도체 사이에 투명한 절연막을 넣는 것에 의해, 반도체와 금속의 접촉을 회피하여, 반도체와 금속의 계면에서의 광의 흡수를 방지해서, 반사율이 좋은 금속 반사층을 형성한 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 목적은, 광의 반사층에 DBR이 아니라, 금속층을 이용하여, 모든 각도의 광을 반사시키는 것이 가능해져, 고휘도의 반도체 발광 소자 및 그 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위한 본 발명의 일 형태에 따르면, 표면에 복수의 홈부를 형성한 GaAs층과, 상기 GaAs층의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면에 배치된 제 1 금속 버퍼층과, 상기 제 1 금속 버퍼층 상에 배치된 제 1 금속층과, 상기 GaAs층의 이면(裏面)에 배치된 제 2 금속 버퍼층과, 상기 제 2 금속 버퍼층의 상기 GaAs층과 반대쪽의 표면에 배치된 제 2 금속층을 구비하는 GaAs 기판 구조와, 상기 GaAs 기판 구조 상에 배치되고, 제 3 금속층과, 상기 제 3 금속층 상에 배치되는 금속 콘택트층과, 상기 금속 콘택트층 상에 배치되는 p형 클래드층과, 상기 p형 클래드층에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층 상에 배치되는 n형 클래드층과, 상기 n형 클래드층 상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되며, 상기 GaAs층의 상기 표면에 배치된 상기 제 1 금속층 및 상기 제 3 금속층을 이용하여, 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 제 3 금속층 사이에는 에어 갭(air gap)이 존재하는 반도체 발광 소자가 제공된다.
본 발명의 다른 형태에 따르면, 표면에 복수의 홈부를 형성한 GaAs 기판과, 상기 GaAs 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면에 배치되는 금속층과, 상기 GaAs 기판의 상기 표면 상의 상기 금속층 상에 배치되고 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 상에 배치되는 p형 클래드층(10)과, 상기 p형 클래드층 상에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층 상에 배치되는 n형 클래드층과, 상기 n형 클래드층 상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되며, 상기 GaAs 기판의 상기 표면 상의 상기 금속층을 이용하여, 상기 GaAs 기판과 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 금속층과 상기 발광 다이오드 구조 사이에는 에어 갭이 존재하는 반도체 발광 소자가 제공된다.
본 발명의 다른 형태에 따르면, 표면에 복수의 홈부를 형성한 GaAs 기판과, 상기 GaAs 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면 상에 배치된 제 1 금속층을 구비하는 GaAs 기판 구조와, 상기 GaAs 기판 구조 상에 배치되고, 제 2 금속층과, 상기 제 2 금속층 상에 배치되는 p형 클래드층과, 상기 p형 클래드층 상에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층 상에 배치되는 n형 클래드층과, 상기 n형 클래드층 상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되며, 상기 GaAs 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 GaAs 기판과 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 발광 다이오드 구조 사이에는 에어 갭이 존재하는 반도체 발광 소자가 제공된다.
본 발명의 다른 형태에 따르면, 표면에 복수의 홈부를 형성한 실리콘 기판과, 상기 실리콘 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면 상에 배치되는 티탄층과, 상기 티탄층 상에 배치되는 제 1 금속층으로 구성되는 실리콘 기판 구조와, 상기 제 1 금속층 상에 배치되는 제 2 금속층과, 상기 제 2 금속층 상에 배치되고 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 상에 배치되고, 노출된 표면에 프로스트 처리 영역(frosting processing region)을 갖는 에피택셜 성장층과, 상기 에피택셜 성장층 상에 배치되고 패터닝된 n형 GaAs층과, 상기 n형 GaAs층 상에 배치되고 패터닝된 표면 전극층으로 구성되는 LED 구조를 구비하며, 상기 실리콘 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 실리콘 기판 구조와 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 LED 구조 사이에는 에어 갭이 존재하는 반도체 발광 소자가 제공된다.
본 발명의 다른 형태에 따르면, 표면에 복수의 홈부를 형성한 GaAs 기판과, 상기 GaAs 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면 상에 배치되는 금속 버퍼층과, 상기 금속 버퍼층 상에 배치되는 제 1 금속층으로 구성되는 GaAs 기판 구조와, 상기 제 1 금속층 상에 배치되는 제 2 금속층과, 상기 제 2 금속층 상에 배치되고 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 상에 배치되고, 노출된 표면에 프로스트 처리 영역을 갖는 에피택셜 성장층과, 상기 에피택셜 성장층 상에 배치되고 패터닝된 n형 GaAs층과, 상기 n형 GaAs층 상에 배치되고 패터닝된 표면 전극층으로 구성되는 LED 구조를 구비하며, 상기 GaAs 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층 상에 배치되는 제 2 금속층과 상기 LED 구조 사이에는 에어 갭이 존재하는 반도체 발광 소자가 제공된다.
본 발명의 다른 형태에 따르면, 부착용의 반도체 기판 구조 및 부착용의 발광 다이오드 구조를 준비하는 공정과, 상기 반도체 기판 구조에서는, 반도체 기판의 표면에 복수의 홈부를 형성한 후, 상기 반도체 기판 상에 제 1 금속층을 형성하는 공정과, 상기 발광 다이오드 구조에서는, GaAs 기판 상에 AlInGaP층, n형 GaAs층, 에피택셜 성장층을 순차적으로 형성하는 공정과, 상기 에피택셜 성장층 상에, 패터닝된 절연층에 대하여, 금속 콘택트층 및 제 2 금속층을 형성하는 공정과, 상기 반도체 기판의 상기 표면 상의 상기 제 1 금속층을 이용하여, 상기 반도체 기판과 상기 부착용의 LED 구조를 열 압착에 의해 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 LED 구조 사이에는 에어 갭을 형성하는 공정과, 상기 GaAs 기판을 에칭에 의해 제거하는 공정과, 상기 AlInGaP층을 제거하는 공정과, 표면 전극층을 패턴 형성하는 공정과, 프로스트 처리를 실시하여, 상기 표면 전극층의 바로 아래의 상기 n형 GaAs층 이외의 상기 n형 GaAs층의 제거를 행하는 공정을 갖는 반도체 발광 소자의 제조 방법이 제공된다.
본 발명의 반도체 발광 소자 및 그 제조 방법에 의하면, Au-Sn 합금층에 의한 Sn 확산의 문제를 해결하기 위해, Au로 이루어지는 금속층을 사용하여, 에피택셜 성장층과 반도체 기판을 웨이퍼 본딩 기술을 이용해서 밀착성 좋게 부착하는 것에 의해, 배리어 메탈이 불필요해지고, Au로 이루어지는 금속층을 이용함으로써 광의 반사율이 좋은 금속 반사층을 LED측의 구조에 형성할 수 있기 때문에, LED의 고휘도화를 도모할 수 있다.
본 발명의 반도체 발광 소자 및 그 제조 방법에 의하면, 금속 반사층과 반도체층 사이에 투명한 절연막을 넣는 것에 의해, 반도체층과 금속 반사층 접촉을 회피하여, 반도체층과 금속 반사층의 계면에서의 광의 흡수를 방지해서, 반사율이 좋은 금속 반사층을 형성할 수 있기 때문에, LED의 고휘도화를 도모할 수 있다.
본 발명의 반도체 발광 소자 및 그 제조 방법에 의하면, GaAs 기판으로의 광의 흡수를 방지하기 위해서, 반사층에 금속을 이용하여 광을 전반사(全反射)시켜, GaAs 기판으로의 흡수를 방지해서, 모든 각도의 광을 반사하는 것이 가능하게 되기 때문에, LED를 고휘도화할 수 있다.
도 1은 종래의 반도체 발광 소자의 모식적 단면 구조도,
도 2는 종래의 반도체 발광 소자의 다른 모식적 단면 구조도,
도 3은 종래의 반도체 발광 소자의 또 다른 모식적 단면 구조도,
도 4는 본 발명의 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법의 원리 설명도로서, (a) GaAs 기판의 모식적 단면 구조도, (b) 웨이퍼 본딩 후의 모식적 단면 구조도, (c) 칩(chip)화 후의 모식적 단면 구조도,
도 5는 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 GaAs 기판의 모식적 단면 구조도,
도 6은 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 n형 GaAs 기판의 모식적 단면 구조도,
도 7은 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 8은 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 9는 본 발명의 제 2 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 10은 본 발명의 제 2 실시 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 11은 본 발명의 제 2 실시 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 12는 본 발명의 제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 GaAs 기판의 모식적 단면 구조도,
도 13은 본 발명의 제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 14는 본 발명의 제 3 실시 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 15는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 Si 기판의 모식적 단면 구조도,
도 16은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 17은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조도,
도 18은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 다른 모식적 평면 패턴 구조도,
도 19는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 20은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 21은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 22는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 23은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 24는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 25는 본 발명의 제 4 실시 형태의 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 26은 본 발명의 제 4 실시 형태의 별도의 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도.
부호의 설명
1, 5, 12, 20, 33: 금속층(Au층)
2, 4, 18: 금속 버퍼층
3: p형 GaAs층
6: n형 GaAs층
7: 윈도우층
8: n형 클래드층
9: 다중 양자 우물(MQW)층
10: p형 클래드층
11: 금속 콘택트층(AuBe-Ni 합금)
15, 23: GaAs 기판
17: 절연층
21: 실리콘(Si) 기판
22, 27: 티탄(Ti)층
24: AlInGaP층
25: n형 GaAs층
26: 에피택셜 성장층
29: 표면 전극층
30: 프로스트 처리 영역
31: 저지층(沮止層)
32, 34: 금속 버퍼층(AuGe-Ni 합금)
28, 35: 이면 전극층
40: 에어 갭(공극)
도 2는 종래의 반도체 발광 소자의 다른 모식적 단면 구조도,
도 3은 종래의 반도체 발광 소자의 또 다른 모식적 단면 구조도,
도 4는 본 발명의 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법의 원리 설명도로서, (a) GaAs 기판의 모식적 단면 구조도, (b) 웨이퍼 본딩 후의 모식적 단면 구조도, (c) 칩(chip)화 후의 모식적 단면 구조도,
도 5는 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 GaAs 기판의 모식적 단면 구조도,
도 6은 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 n형 GaAs 기판의 모식적 단면 구조도,
도 7은 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 8은 본 발명의 제 1 실시 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 9는 본 발명의 제 2 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 10은 본 발명의 제 2 실시 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 11은 본 발명의 제 2 실시 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 12는 본 발명의 제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 GaAs 기판의 모식적 단면 구조도,
도 13은 본 발명의 제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 14는 본 발명의 제 3 실시 형태에 따른 반도체 발광 소자의 모식적 단면 구조도,
도 15는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 Si 기판의 모식적 단면 구조도,
도 16은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조도,
도 17은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조도,
도 18은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 다른 모식적 평면 패턴 구조도,
도 19는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 20은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 21은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 22는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 23은 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 24는 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 25는 본 발명의 제 4 실시 형태의 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도,
도 26은 본 발명의 제 4 실시 형태의 별도의 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조도.
부호의 설명
1, 5, 12, 20, 33: 금속층(Au층)
2, 4, 18: 금속 버퍼층
3: p형 GaAs층
6: n형 GaAs층
7: 윈도우층
8: n형 클래드층
9: 다중 양자 우물(MQW)층
10: p형 클래드층
11: 금속 콘택트층(AuBe-Ni 합금)
15, 23: GaAs 기판
17: 절연층
21: 실리콘(Si) 기판
22, 27: 티탄(Ti)층
24: AlInGaP층
25: n형 GaAs층
26: 에피택셜 성장층
29: 표면 전극층
30: 프로스트 처리 영역
31: 저지층(沮止層)
32, 34: 금속 버퍼층(AuGe-Ni 합금)
28, 35: 이면 전극층
40: 에어 갭(공극)
다음으로, 도면을 참조하여 본 발명의 실시 형태를 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 부여하고 있다. 단, 도면은 모식적인 것으로, 현실의 것과는 다른 것에 유의해야 한다. 또한, 도면 상호간에 있어서도 서로의 치수의 관계나 비율이 다른 부분이 포함되어 있는 것은 물론이다.
또한, 이하에 나타내는 실시 형태는 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것이며, 본 발명의 실시 형태는 각 구성 부품의 배치 등을 하기의 것에 특정하는 것은 아니다. 본 발명의 실시 형태는, 특허청구범위에 있어서, 여러 가지의 변경을 부가할 수 있다.
[제 1 실시 형태]
(소자 구조)
본 발명의 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 또는 n형 GaAs 기판은, 도 4(a)에 나타낸 바와 같이, p형 또는 n형 GaAs층(3, 6)과, 피치 L, 폭 W를 갖는 스트라이프 형상의 홈이 형성된 p형 또는 n형 GaAs층(3, 6)의 표면에 배치된 금속층(1)을 구비한다. 스트라이프 홈의 폭 W는, 예컨대 약 10㎛, 약 30㎛, 또는 약 60㎛ 정도이며, 피치 L은, 예컨대 약 100㎛, 200㎛, 410㎛, 1000㎛, 또는 2000㎛ 정도이다. 또, 홈부는, 스트라이프 형상에 한정되는 것이 아니라, 격자 형상, 도트 형상, 소용돌이 형상, 육각형 패턴 형상 등이더라도 좋다. 또한, 홈부의 깊이는 스트라이프의 폭 W와 같은 정도 또는 얕게 형성된다.
도 4(b)는 도 4(a)에 나타낸 GaAs 기판과, LED를 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한 반도체 발광 소자의 모식적 단면 구조를 나타낸다. LED측은, 예컨대 에피택셜 성장에 의해서 형성된 p형 클래드층(10)과, p형 클래드층(10) 상에 형성된 금속층(12)으로 나타내어져 있고, 그 외의 활성층 등은 도시를 생략하고 있다. GaAs층(3, 6)의 표면에 배치된 금속층(1)을 이용하여 GaAs 기판과 LED를 부착하고, 또한, 홈부의 금속층(1)과 금속층(12) 사이에는 에어 갭(40)이 존재한다.
즉, 이러한 홈부를 GaAs 기판 표면에 형성함으로써, LED를 웨이퍼 본딩 기술에 의해 GaAs 기판에 부착할 때에, 공기의 배출로를 만들어, 고온 가열시의 열 팽창으로 생기는 응력을 더욱 완화시킬 수 있다. 결과적으로, 반도체 기판, 절연막, 금속층의 열 팽창 계수의 차이에 의한 각 층간의 박리를 방지할 수 있다.
도 4(c)는 또한 칩화 후의 모식적 단면 구조도를 나타낸다. p형 또는 n형 GaAs 기판의 표면에 형성한 스트라이프 형상의 홈부에 형성된 에어 갭(40)이 완성된 칩 내에 포함되어 있다. 피치 L이 큰 경우에는, 에어 갭(40)이 완성된 칩 내에 포함되지 않는 경우도 있다.
제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 GaAs 기판의 도전형으로서는, p형, n형 중 어느 하나에 있어서도 적용 가능하다. 도 5는 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 GaAs 기판의 모식적 단면 구조를 나타내고, 도 6은 n형 GaAs 기판의 모식적 단면 구조를 나타낸다. 또한, 도 7은 제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조를 나타낸다.
도 8은 도 5 내지 도 6에 나타낸 p형 내지 n형 GaAs 기판과, 도 7에 나타낸 LED를 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한 제 1 실시 형태에 따른 반도체 발광 소자의 모식적 단면 구조를 나타낸다.
제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 GaAs 기판은, 도 5에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 p형 GaAs층(3)과, p형 GaAs층(3)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 금속 버퍼층(2)과, 금속 버퍼층(2) 상에 배치된 금속층(1)과, p형 GaAs층(3)의 이면에 배치된 금속 버퍼층(4)과, 금속 버퍼층(4)의 p형 GaAs층(3)과 반대쪽의 표면에 배치된 금속층(5)을 구비한다.
제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 n형 GaAs 기판은, 도 6에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 n형 GaAs층(6)과, n형 GaAs층(6)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 금속 버퍼층(2)과, 금속 버퍼층(2) 상에 배치된 금속층(1)과, n형 GaAs층(6)의 이면에 배치된 금속 버퍼층(4)과, 금속 버퍼층(4)의 n형 GaAs층(6)과 반대쪽의 표면에 배치된 금속층(5)을 구비한다.
도 5의 구조에 있어서, 금속층(1, 5)은 모두 Au층에 의해 형성되고, 금속 버퍼층(2, 4)은 p형 GaAs층(3)과 콘택트를 취하기 위해서, 예컨대 AuBe층에 의해서 형성 가능하다. 또한, 도 6의 구조에 있어서, 금속층(1, 5)은 모두 Au층에 의해서 형성되고, 금속 버퍼층(2, 4)은 n형 GaAs층(6)과 콘택트를 취하기 위해서, 예컨대 AuGe층에 의해 형성 가능하다.
제 1 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 7에 나타낸 바와 같이, 금속층(12)과, 금속층(12) 상에 배치되는 금속 콘택트층(11)과, 금속 콘택트층(11) 상에 배치되는 p형 클래드층(10)과, p형 클래드층(10) 상에 배치되는 MQW층(9)과, MQW층(9) 상에 배치되는 n형 클래드층(8)과, n형 클래드층(8) 상에 배치되는 윈도우층(7)을 구비한다.
도 7의 구조에 있어서, 금속층(12)은, 예컨대 Au층으로 형성된다. 또한, 금속 콘택트층(11)은, 예컨대 AuBe층 또는 AuBe와 Ni의 합금층 등으로 형성된다. p형 클래드층(10)은, 예컨대 AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해서 형성되고, 두께는, 예컨대 약 0.1㎛ 정도이다. MQW층(9)은, 예컨대 GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어(pair)를 약 100페어 적층한 MQW 구조로 이루어지고, 두께는, 예컨대 약 1.6㎛ 정도로 형성된다. n형 클래드층(8)은, 예컨대 n형 AlGaAs층에 의해서 형성되고, 두께는, 예컨대 약 0.1㎛ 정도이다. 윈도우층(7)은, 예컨대 AlGaAs층의 다층 구조와 그 AlGaAs층의 다층 구조 상에 형성된 GaAs층으로 이루어지고, 전체의 두께는 약 0.95㎛ 정도이다.
제 1 실시 형태에 따른 반도체 발광 소자는, 도 8에 나타낸 바와 같이, 도 5 내지 도 6에 나타낸 p형 내지 n형 GaAs 기판과, 도 7에 나타낸 LED 구조를 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한다.
즉, 제 1 실시 형태에 따른 반도체 발광 소자는, 도 8에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 p(n)형 GaAs층(3(6))과, p(n)형 GaAs층(3(6))의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 금속 버퍼층(2)과, 금속 버퍼층(2) 상에 배치된 금속층(1)과, p(n)형 GaAs층(3(6))의 이면에 배치된 금속 버퍼층(4)과, 금속 버퍼층(4)의 p(n)형 GaAs층(3(6))과 반대쪽의 표면에 배치된 금속층(5)을 구비하는 p(n)형 GaAs 기판 구조와, 당해 p(n)형 GaAs 기판 상에 배치되고, 금속층(12)과, 금속층(12) 상에 배치되는 금속 콘택트층(11)과, 금속 콘택트층(11) 상에 배치되는 p형 클래드층(10)과, p형 클래드층(10) 상에 배치되는 MQW층(9)과, MQW층(9) 상에 배치되는 n형 클래드층(8)과, n형 클래드층(8) 상에 배치되는 윈도우층(7)을 구비하는 LED 구조로 구성된다.
p(n)형 GaAs층(3(6))의 표면에 배치된 금속층(1) 및 금속층(12)을 이용하여 p(n)형 GaAs 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착하고, 또한, 홈부의 제 1 금속층(1)과 금속층(12) 사이에는 에어 갭(40)이 존재하는 것에 의해, p(n)형 GaAs층(3(6))의 표면에 배치된 금속층(1)과 금속층(12)의 밀착성을 양호하게 유지할 수 있어, 배리어 메탈이 불필요하고, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다. 따라서, Au-Sn 합금층으로부터의 Sn 확산의 문제도 없다.
금속 반사층은 미리, LED 구조측에 배치된 금속층(12)에 의해서 형성된다. LED로부터의 방사광은 p형 클래드층(10)과, 금속층(12)과의 계면에 의해서 미러면이 형성되기 때문에, 상기 미러면에서 반사된다. 금속 콘택트층(11)은 금속층(12)과 p형 클래드층(10)의 오믹 콘택트를 취하기 위한 층이지만, 금속층(12)과 p형 클래드층(10)의 계면에 개재되어, 미러면의 일부를 형성하고 있다.
제 1 실시 형태에 따른 반도체 발광 소자는, 도 8에 나타낸 바와 같이, 금속층(1) 및 금속층(12)을 함께 Au층에 의해 형성함으로써, GaAs 기판측의 금속층(1)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열 압착에 의해 부착할 수 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열 압착의 압력은, 예컨대, 약 10㎫~20㎫ 정도이다. 에어 갭(40)을 마련한 것에 의해, 금속층(1)과 금속층(12)의 접촉 면적은 전면(全面)을 밀착시키는 구조에 비교하여 감소되어 있다. 상기 열 압착의 압력은, 에어 갭(40)을 마련한 것에 의해, 결과적으로, 상대적으로 접촉 면적이 저하된 금속층(1)과 금속층(12)의 접촉 면적에 가압되게 되어, 금속층(1)과 금속층(12)의 열 압착시에, 부착 강도가 높아진다. 따라서, p(n)형 GaAs 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함에 있어서, 에어 갭(40)이 존재하는 것에 의해, p(n)형 GaAs층(3(6))의 표면에 배치된 금속층(1)과 금속층(12)의 밀착성을 양호하게 유지할 수 있다.
제 1 실시 형태에 따른 반도체 발광 소자에 의하면, 금속층(1)과 금속층(12)의 밀착성을 양호하게 유지하면서, Au로 이루어지는 금속층(12)을 이용함으로써 광의 반사율이 좋은 금속 반사층을 LED측의 구조로 형성할 수 있기 때문에, LED의 고휘도화를 도모할 수 있다.
[제 2 실시 형태]
(소자 구조)
제 2 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED는, 도 9에 나타낸 바와 같이, 금속층(12)과, 금속층(12) 상에 배치되고 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17) 상에 배치되는 p형 클래드층(10)과, p형 클래드층(10) 상에 배치되는 MQW층(9)과, MQW층(9) 상에 배치되는 n형 클래드층(8)과, n형 클래드층(8) 상에 배치되는 윈도우층(7)을 구비한다.
도 9의 구조에 있어서, 금속층(12)은, 예컨대 Au층으로 형성되고, 예컨대 두께는 약 2.5~5㎛ 정도이다. 또한, 금속 콘택트층(11)은, 예컨대 AuBe층 또는 AuBe와 Ni의 합금층 등으로 형성되고, 예컨대 두께는, 절연층(17)과 같은 정도이며, 약 450㎚ 정도이다. 절연층(17)은, 예컨대 실리콘산화막, 실리콘질화막, SiON막, SiOxNy막, 또는 이들의 다층막 등으로 형성된다. p형 클래드층(10)은, 예컨대 AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해 형성되고, 두께는, 예컨대 약 0.1㎛ 정도이다. MQW층(9)은, 예컨대 GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 약 100페어 적층한 MQW 구조로 이루어지고, 두께는, 예컨대 약 1.6㎛ 정도로 형성된다. n형 클래드층(8)은, 예컨대 n형 AlGaAs층에 의해 형성되고, 두께는, 예컨대 약 0.1㎛ 정도이다. 윈도우층(7)은, 예컨대 AlGaAs층의 다층 구조와 그 AlGaAs층의 다층 구조 상에 형성된 GaAs층으로 이루어지고, 전체의 두께는 약 0.95㎛ 정도이다.
(제 2 실시 형태의 변형예)
제 2 실시 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED는, 도 10에 나타낸 바와 같이, 금속층(12)과, 금속층(12) 상에 배치되는 금속 버퍼층(18)과, 금속 버퍼층(18) 상에 배치되고 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17) 상에 배치되는 p형 클래드층(10)과, p형 클래드층(10) 상에 배치되는 MQW층(9)과, MQW층(9) 상에 배치되는 n형 클래드층(8)과, n형 클래드층(8) 상에 배치되는 윈도우층(7)을 구비한다.
도 10의 구조에 있어서, 금속 버퍼층(18)은, 예컨대 Ag, A1, Ni, Cr 또는 W층으로 형성된다. Au층으로 이루어지는 금속층(12)은 청색광, 자외광을 흡수하기 때문에, 이러한 단파장측의 광을 반사하기 위해서는 Ag, Al 등으로 이루어지는 금속 버퍼층(18)을 구비하는 것이 바람직하다. 도 10의 구조에 있어서, 금속 버퍼층(18) 이외의 각 층은, 도 9의 구조와 동일하게 형성되기 때문에, 설명을 생략한다.
제 2 실시 형태에 따른 반도체 발광 소자는, 도 11에 나타낸 바와 같이, 도 9 내지 도 10에 나타낸 LED 구조와 GaAs 기판(15)을 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한다.
p형 내지 n형 GaAs 기판(15)과, 도 10에 나타낸 LED를 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한 제 2 실시 형태의 변형예에 따른 반도체 발광 소자의 모식적 단면 구조는 도 11에 나타내는 바와 같이 이루어진다. 또, 도 11에 있어서, GaAs 기판(15) 상에 배치되는, 예컨대 Au층으로 이루어지는 금속층은 도시를 생략하고 있다. 또는, GaAs 기판(15) 상에는 Au층 등의 금속층을 배치하지 않고, 금속층(12)만으로 GaAs 기판(15)과 LED 구조를 부착하는 것도 가능하다.
즉, 제 2 실시 형태의 변형예에 따른 반도체 발광 소자는, 도 11에 나타낸 바와 같이, GaAs 기판(15)과, GaAs 기판(15) 상에 배치되는 금속층(12)과, 금속층(12) 상에 배치되는 금속 버퍼층(18)과, 금속 버퍼층(18) 상에 배치되고 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17) 상에 배치되는 p형 클래드층(10)과, p형 클래드층(10) 상에 배치되는 MQW층(9)과, MQW층(9) 상에 배치되는 n형 클래드층(8)과, n형 클래드층(8) 상에 배치되는 윈도우층(7)을 구비하는 LED 구조로 구성된다.
금속층(12)을 이용하여, GaAs 기판(15)과, 에피택셜 성장층으로 이루어지는 LED 구조를 부착하는 것에 의해, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다. 금속 반사층은 미리, LED 구조측에 배치된 금속층(12)에 의해 형성된다. LED로부터의 방사광은, 절연층(17)과, 금속층(12) 또는 금속 버퍼층(18)의 계면에 의해서 미러면이 형성되기 때문에, 당해 미러면에서 반사된다. 금속 콘택트층(11)은 금속층(12) 또는 금속 버퍼층(18)과 p형 클래드층(10)의 오믹 콘택트를 취하기 위한 층이지만, 금속층(12)과 p형 클래드층(10)의 계면에 개재되고, 절연층(17)과 같은 정도의 두께를 갖는다.
금속 콘택트층(11)의 패턴 폭이 넓은 경우에는, 실질적인 발광 영역이 제한되기 때문에, 면적 효율이 저하되어 발광 효율이 감소한다. 한편, 금속 콘택트층(11)의 패턴 폭이 좁은 경우에는, 금속 콘택트층(11)의 면적 저항이 증대되어, LED의 순방향 전압 Vf가 상승하기 때문에, 최적의 패턴 폭 및 패턴 구조가 존재한다. 몇 개의 패턴예로는, 육각 모양을 기본으로 하는 벌집(honeycomb) 패턴 구조, 또는 원형을 기본으로 하는 도트 패턴 구조가 존재한다. 이들의 패턴 형상에 대해서는, 제 4 실시 형태에 관련하여, 도 17 및 도 18에서 설명한다.
제 2 실시 형태 및 그 변형예에 따른 반도체 발광 소자는, 도 8에 나타낸 제 1 실시 형태와 마찬가지로, GaAs 기판 상에 배치되는 금속층, 및 LED측에 배치되는 금속층(12)을 함께 Au층에 의해 형성함으로써, GaAs 기판측의 금속층(도시 생략)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열 압착에 의해 부착할 수 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열 압착의 압력은, 예컨대, 약 10㎫~20㎫ 정도이다.
제 2 실시 형태 및 그 변형예에 따른 반도체 발광 소자에 의하면, 금속 반사층으로 되는 금속층(12) 또는 금속 버퍼층(18)과, p형 클래드층(10) 등의 반도체층 사이에 투명한 절연층(17)을 형성하는 것에 의해, p형 클래드층(10) 등의 반도체층과 금속층(12)의 접촉을 회피하여, 광의 흡수를 방지해서, 반사율이 좋은 금속 반사층을 형성할 수 있다.
투명한 절연층(17)을 패터닝 형성하여 오믹을 취하기 위해서, AuBe 등으로 이루어지는 금속 콘택트층(11)을 리프트 오프(lift off)에 의해 증착한다.
그 후, 절연층(17) 위에 GaAs 기판(15)과 부착하기 위해 이용하는 Au층을 증착하여 금속층(12)을 형성한다.
제 2 실시 형태 및 그 변형예에 따른 반도체 발광 소자에 의하면, 금속 반사층과 반도체층 사이에 투명한 절연층(17)을 개재시키는 것에 의해, p형 클래드층(10) 등의 반도체층과 금속층(12)의 접촉을 회피하여, 광의 흡수를 방지해서, 반사율이 좋은 금속 반사층을 형성할 수 있기 때문에, LED의 고휘도화를 도모할 수 있다.
또한, 제 2 실시 형태 및 그 변형예에 따른 반도체 발광 소자에 의하면, 절연층(17)과 금속층(12) 사이에, Ag나 Al 등으로 이루어지는 금속 버퍼층(18)을 형성함으로써, Au에서는 반사율이 낮은 자외선 등의 단파장의 광을 효율적으로 반사할 수 있어, LED의 고휘도화를 도모할 수 있다.
또한, 제 2 실시 형태 및 그 변형예에 따른 반도체 발광 소자에 의하면, p형 클래드층과 금속 반사층의 계면에서 광이 흡수되지 않기 때문에, LED의 고휘도화를 도모할 수 있다.
[제 3 실시 형태]
(소자 구조)
제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 p형 또는 n형 GaAs 기판 구조는, 도 12에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 GaAs 기판(15)과, GaAs 기판(15)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 금속층(20)을 구비한다.
도 12의 구조에 있어서, 금속층(20)은, 예컨대 Au층에 의해서 형성된다.
제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 단면 구조는, 도 13에 나타낸 바와 같이, 금속층(12)과, 금속층(12) 상에 배치되는 p형 클래드층(10)과, p형 클래드층(10) 상에 배치되는 MQW층(9)과, MQW층(9) 상에 배치되는 n형 클래드층(8)과, n형 클래드층(8) 상에 배치되는 윈도우층(7)을 구비한다.
도 13의 구조에 있어서, 금속층(12)은, 예컨대 Au층으로 형성되고, 두께는 예컨대, 약 1㎛ 정도이다. 또한, p형 클래드층(10)은, 예컨대 AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해서 형성되고, 전체의 두께는, 예컨대 약 0.1㎛ 정도이다. MQW층(9)은, 예컨대 GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 약 80~100페어 적층한 MQW 구조로 이루어지고, 전체의 두께는, 예컨대 약 1.6㎛ 정도이다. n형 클래드층(8)은, 예컨대 n형 AlGaAs층에 의해서 형성되고, 두께는, 예컨대 약 0.1㎛ 정도이다. 윈도우층(7)은, 예컨대 AlGaAs층의 다층 구조와 그 AlGaAs층의 다층 구조 상에 형성된 GaAs층으로 이루어지고, 전체의 두께는, 약 0.95㎛ 정도이다.
제 3 실시 형태에 따른 반도체 발광 소자는, 도 14에 나타낸 바와 같이, 도 12에 나타낸 p형 내지 n형 GaAs 기판과, 도 13에 나타낸 LED 구조를 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한다. 홈부의 금속층(20)과 금속층(12) 사이에는 에어 갭(40)이 존재한다.
즉, 제 3 실시 형태에 따른 반도체 발광 소자는, 도 14에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 GaAs 기판(15)과, GaAs 기판(15)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 금속층(20)을 구비하는 GaAs 기판 구조와, 당해 GaAs 기판 구조 상에 배치되고, 금속층(12)과, 금속층(12) 상에 배치되는 p형 클래드층(10)과, p형 클래드층(10) 상에 배치되는 MQW층(9)과, MQW층(9) 상에 배치되는 n형 클래드층(8)과, n형 클래드층(8) 상에 배치되는 윈도우층(7)을 구비하는 LED 구조로 구성된다. GaAs 기판(15)의 표면에 형성한 스트라이프 형상의 홈부에 형성된 에어 갭(40)이 완성한 칩 내에 포함되어 있다. 홈의 피치가 큰 경우에는, 에어 갭(40)이 완성한 칩 내에 포함되지 않는 경우도 있다.
금속 반사층은 미리, LED 구조측에 배치된 금속층(12)에 의해서 형성된다. LED로부터의 방사광은, p형 클래드층(10)과 금속층(12)의 계면에 의해서 미러면이 형성되기 때문에, 당해 미러면에서 반사된다.
제 3 실시 형태에 따른 반도체 발광 소자는, 도 14에 나타낸 바와 같이, 금속층(20) 및 금속층(12)을 함께 Au층에 의해서 형성함으로써, GaAs 기판측의 금속층(20)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열 압착에 의해서 부착할 수 있다. 홈부의 금속층(20)과 금속층(12) 사이에는 에어 갭(40)이 존재하는 것에 의해, GaAs 기판(15)의 표면에 배치된 금속층(20)과 금속층(12)의 밀착성을 양호하게 유지할 수 있어, 배리어 메탈이 불필요하고, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열 압착의 압력은, 예컨대, 약 10㎫~20㎫ 정도이다. 에어 갭(40)을 마련한 것에 의해, 금속층(20)과 금속층(12)의 접촉 면적은 전면을 밀착시키는 구조에 비교하여, 감소되어 있다. 상기 열 압착의 압력은, 에어 갭(40)을 마련한 것에 의해, 결과적으로, 상대적으로 접촉 면적이 저하된 금속층(20)과 금속층(12)의 접촉 면적에 가압되게 되어, 금속층(20)과 금속층(12)의 열 압착시에 있어서, 부착 강도가 높아진다. 따라서, GaAs 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함에 있어서, 에어 갭(40)이 존재하는 것에 의해, GaAs 기판(15)의 표면에 배치된 금속층(20)과 금속층(12)의 밀착성을 양호하게 유지할 수 있다.
제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, GaAs 기판으로의 광의 흡수를 방지하기 위해서, 반사층에 금속을 이용하여 광을 전반사시켜, GaAs 기판으로의 흡수를 방지할 수 있다. 부착하는 반도체 기판의 재료로서는, GaAs, Si 등의 불투명한 반도체 기판 재료를 이용한다.
GaAs 기판(15)측의 금속층(20)으로서 Au층을 이용하여, 에피택셜 성장층을 구비하는 LED측의 금속층(12)으로서도 Au층을 이용하여, 금속층(20)과 금속층(12)을 결합시켜, 결합에 이용한 금속층(12)을 금속 반사층으로서 광의 반사층을 형성하고 있다.
제 3 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, GaAs 기판으로의 광의 흡수를 방지하기 위해서, 반사층으로 금속을 이용하여 광을 전반사시켜, GaAs 기판으로의 흡수를 방지해서, 모든 각도의 광을 반사하는 것이 가능해지기 때문에, LED를 고휘도화할 수 있다.
[제 4 실시 형태]
(소자 구조)
제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 실리콘 기판 구조는, 도 15에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 실리콘 기판(21)과, 실리콘 기판(21)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 티탄(Ti)층(22)과, 티탄(Ti)층(22)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 금속층(20)을 구비한다.
도 15의 구조에 있어서, 실리콘 기판(21)의 두께는, 예컨대 약 130㎛ 정도이며, 금속층(20)은, 예컨대 Au층에 의해서 형성되고, 두께는 약 2.5㎛ 정도이다.
제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED는, 도 16에 나타낸 바와 같이, GaAs 기판(23)과, GaAs 기판(23) 상에 배치되는 AlInGaP층(24)과, AlInGaP층(24) 상에 배치되는 n형 GaAs층(25)과, n형 GaAs층(25) 상에 배치되는 에피택셜 성장층(26)과, 에피택셜 성장층(26) 상에 배치되고 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17) 상에 배치되는 금속층(12)을 구비한다.
도 16의 구조에 있어서, GaAs 기판(23)은, 두께가 예컨대 약 300㎛ 정도이며, AlInGaP층(24)은, 두께가 예컨대 약 350㎚ 정도이다. 또한, n형 GaAs층(25)은, AlInGaP층(24)을 사이에 두고, GaAs 기판(23)과 에피택셜 성장층(26) 사이의 콘택트층으로서 기능하며, 두께는, 예컨대 약 500㎚ 정도이다. 에피택셜 성장층(26)은, AlGaAs층으로 이루어지는 n형 윈도우층 및 n형 클래드층, GaAs/AlGaAs의 헤테로 접합의 복수의 쌍으로 이루어지는 MQW층과, AlGaAs층으로 이루어지는 n형 클래드층 및 AlGaAs층/GaP층으로 이루어지는 p형 윈도우층을 구비한다. MQW층은, 예컨대 GaAs/GaAlAs층으로 이루어지는 헤테로 접합 페어를 약 100페어 적층한 MQW 구조로 이루어지고, 두께는, 예컨대 약 1.6㎛ 정도로 형성된다.
또한, 금속 콘택트층(11)은, 예컨대 AuBe층 또는 AuBe와 Ni의 합금층 등으로 형성되고, 예컨대 두께는, 절연층(17)과 같은 정도이며, 약 450㎚ 정도이다.
금속 콘택트층(11)은, 예컨대 Au/AuBe-Ni 합금/Au 등의 적층 구조로서 형성하여도 좋다. 절연층(17)은, 예컨대 실리콘산화막, 실리콘질화막, SiON막, SiOxNy막, 혹 이들의 다층막 등으로 형성된다.
금속층(12)은, 예컨대 Au층으로 형성되고, 예컨대 두께는 약 2.5~5㎛ 정도이다. 에피택셜 성장층(26) 내의 p형 클래드층은, 예컨대 AlGaAs층 또는 도전형을 p-형으로 하는 AlGaAs층과 도전형을 p+형으로 하는 AlGaAs층의 다층 구조에 의해 형성되고, 두께는, 예컨대 약 0.1㎛ 정도이다. 에피택셜 성장층(26) 내의 n형 클래드층은, 예컨대 n형 AlGaAs층에 의해서 형성되고, 두께는, 예컨대 약 0.1㎛ 정도이다. n형 윈도우층은, 예컨대 AlGaAs층의 다층 구조와 AlGaAs층의 다층 구조 상에 형성된 GaAs층으로 이루어지고, 전체의 두께는, 예컨대, 약 0.95㎛ 정도이다. p형 윈도우층은, 예컨대 AlGaAs층의 다층 구조와 AlGaAs층의 다층 구조 상에 형성된 GaP층으로 이루어지고, 전체의 두께는, 예컨대, 약 0.32㎛ 정도이다.
제 4 실시 형태에 따른 반도체 발광 소자는, 도 19~도 24에 나타낸 바와 같이, 도 15에 나타낸 실리콘 기판 구조와, 도 16에 나타낸 LED 구조를 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한다. 홈부의 금속층(20)과 금속층(12) 사이에는 에어 갭(40)이 존재한다.
즉, 제 4 실시 형태에 따른 반도체 발광 소자는, 도 24에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 실리콘 기판(21)과, 실리콘 기판(21)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 티탄(Ti)층(22)과, 티탄(Ti)층(22)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치된 금속층(20)으로 구성되는 실리콘 기판 구조와, 금속층(20) 상에 배치되는 금속층(12)과, 금속층(12) 상에 배치되고 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17) 상에 배치되고, 노출된 표면에 프로스트 처리 영역(30)(노출된 n형 GaAs층(25)을 프로스트 처리하여 형성된 영역)을 갖는 에피택셜 성장층(26)과, 에피택셜 성장층(26) 상에 배치되고 패터닝된 n형 GaAs층(25)과, n형 GaAs층(25) 상에 배치되고 마찬가지로 패터닝된 표면 전극층(29)으로 구성되는 LED 구조를 구비한다. 실리콘 기판(21)의 표면에 형성한 스트라이프 형상의 홈부에 형성된 에어 갭(40)이 완성한 칩 내에 포함되어 있다. 홈의 피치가 큰 경우에는, 에어 갭(40)이 완성한 칩 내에 포함되지 않는 경우도 있다.
또, 실리콘 기판 구조에 있어서, 실리콘 기판(21)의 이면에는, 티탄층(27)과 이면 전극층(28)이 배치된다.
또한, 에피택셜 성장층(26)과 n형 GaAs층(25) 사이에는, 후술하는 도 26에 나타낸 바와 같이, 전류 집중을 방지하기 위한 저지층(沮止層)(31)을 배치하더라도 좋다. 이 경우의 저지층(31)의 재료로서는, GaAs를 적용할 수 있으며, 두께는, 예컨대 약 500㎚ 정도이다.
제 4 실시 형태에 따른 반도체 발광 소자에 있어서도, 도 24에 나타낸 바와 같이, 금속층(12)을 이용하여, 실리콘 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착하는 것에 의해, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다. 금속 반사층은 미리, LED 구조측에 배치된 금속층(12)에 의해서 형성된다. LED로부터의 방사광은, 절연층(17)과 금속층(12)의 계면에 의해서 미러면이 형성되기 때문에, 당해 미러면에서 반사된다. 금속 콘택트층(11)은, 금속층(12)과 에피택셜 성장층(26)의 오믹 콘택트를 취하기 위한 층이지만, 금속층(12)과 에피택셜 성장층(26)의 계면에 개재되고, 절연층(17)과 같은 정도의 두께를 갖는다.
제 4 실시 형태에 따른 반도체 발광 소자는, 도 19~도 24에 나타낸 바와 같이, 금속층(20) 및 금속층(12)을 함께 Au층에 의해서 형성함으로써, 실리콘 기판(21)측의 금속층(20)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열 압착에 의해서 부착할 수 있다. 홈부의 금속층(20)과 금속층(12) 사이에는 에어 갭(40)이 존재하는 것에 의해, 실리콘 기판(21)의 표면에 배치된 금속층(20)과 금속층(12)의 밀착성을 양호하게 유지할 수 있어, 배리어 메탈이 불필요하고, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열 압착의 압력은, 예컨대, 약 10㎫~20㎫ 정도이다. 에어 갭(40)을 마련한 것에 의해, 금속층(20)과 금속층(12)의 접촉 면적은, 전면을 밀착시키는 구조에 비교하여, 감소하고 있다. 상기 열 압착의 압력은, 에어 갭(40)을 마련한 것에 의해, 결과적으로, 상대적으로 접촉 면적이 저하된 금속층(20)과 금속층(12)의 접촉 면적에 가압되게 되어, 금속층(20)과 금속층(12)의 열 압착시에 있어서, 부착 강도가 높아진다. 따라서, 실리콘 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함에 있어서, 에어 갭(40)이 존재하는 것에 의해, 실리콘 기판(21)의 표면에 배치된 금속층(20)과 금속층(12)의 밀착성을 양호하게 유지할 수 있다.
(평면 패턴 구조)
금속 콘택트층(11)의 패턴 폭이 넓은 경우에는, 실질적인 발광 영역이 제한되기 때문에, 면적 효율이 저하되어 발광 효율이 감소한다. 한편, 금속 콘택트층(11)의 패턴 폭이 좁은 경우에는, 금속 콘택트층(11)의 면적 저항이 증대하여, LED의 순방향 전압 Vf가 상승한다. 이 때문에, 최적의 패턴 폭 W 및 패턴 피치 D1이 존재한다. 몇 개의 패턴예로는, 육각 모양을 기본으로 하는 벌집 패턴 구조, 또는, 원형 도트 형상을 기본 구조로 하는 원형 도트 패턴 구조가 존재한다.
제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조는, 예컨대 도 17에 나타낸 바와 같이, 육각 모양을 기본 구조로 하는 벌집 패턴을 갖는다. 도 17에 있어서, 폭 W로 표시되는 형상 부분이 도 16에서의 예컨대 AuBe층 또는 AuBe와 Ni의 합금층 등으로 형성되는 금속 콘택트층(11)의 패턴을 나타내고, 폭 D1을 갖는 육각형 패턴은, 절연층(17)의 부분에 상당하고, LED로부터의 방사광이 도광하는 영역을 나타낸다. 폭 D1은, 예컨대 약 100㎛ 정도이며, 선 폭 W는 약 5㎛~약 11㎛ 정도이다.
제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 다른 모식적 평면 패턴 구조는, 예컨대 도 18에 나타낸 바와 같이, 원형을 기본으로 하는 도트 패턴을 갖는다. 도 18에 있어서, 폭 d로 표시되는 형상 부분이 도 16에서의 예컨대 AuBe층 또는 AuBe와 Ni의 합금층 등으로 형성되는 금속 콘택트층(11)의 패턴을 나타내고, 폭 D2를 갖는 패턴 피치로 배치되어 있다. 도 18에 있어서, 폭 d, 패턴 피치 D2를 갖는 원형의 패턴 부분 이외의 영역이, 절연층(17)의 부분에 상당하고, LED로부터의 방사광이 도광하는 영역을 나타낸다. 패턴 피치 D2는, 예컨대 약 100㎛ 정도이며, 폭 d는 약 5㎛~약 11㎛ 정도이다.
또한, 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조는, 육각형 벌집 패턴, 원형 도트 패턴에 한정되는 것이 아니라, 삼각형 패턴, 직사각형 패턴, 육각형 패턴, 8각형 패턴, 원형 도트 패턴 등을 랜덤하게 배치하는 랜덤 패턴을 적용할 수도 있다.
제 4 실시 형태에 따른 반도체 발광 소자에 적용되는 LED의 모식적 평면 패턴 구조는, 도광 영역의 면적을 확보하여 LED로부터의 발광 휘도를 저하시키지 않고, 또한 LED의 순방향 전압 Vf가 상승하지 않을 정도의 금속 배선 패턴 폭을 확보할 수 있으면 좋다.
(제조 방법)
제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법을 이하에 설명한다.
도 15~도 16 및 도 19~도 24는 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조를 나타낸다.
(a) 우선, 도 15에 나타낸 바와 같이 부착용의 실리콘 기판 구조, 및 도 16에 나타낸 바와 같이 부착용의 LED 구조를 준비한다.
실리콘 기판 구조에 있어서는, 표면에 복수의 홈부를 형성한 실리콘 기판(21)의 표면, 홈부의 측벽 및 홈부의 바닥면에 티탄(Ti)층(22)과, 티탄(Ti)층(22)의 표면, 홈부의 측벽 및 홈부의 바닥면에 Au 등으로 이루어지는 금속층(20)을 스퍼터링법, 진공 증착법 등을 이용하여 순차적으로 형성한다.
LED 구조에 있어서는, GaAs 기판(23) 상의 AlInGaP층(24), n형 GaAs층(25), 에피택셜 성장층(26)은 분자선 에피택셜 성장법(MBE: Molecular Beam Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여 순차적으로 형성한다. 다음으로, 에피택셜 성장층(26) 상에 리프트 오프법을 이용하여, 패터닝된 절연층(17)에 대해 금속 콘택트층(11) 및 금속층(12)을 형성한다.
(b) 다음으로, 도 19에 나타낸 바와 같이, 도 15에 나타내는 부착용의 실리콘 기판 구조, 및 도 16에 나타내는 부착용의 LED 구조를 부착한다. 부착 공정에서는, 예컨대 프레스기를 이용하여, 열 압착 온도로서 약 340℃ 정도, 열 압착의 압력으로서 약 18㎫ 정도, 열 압착의 시간으로서 약 10분 정도의 조건에서 실시한다.
(c) 다음으로, 도 20에 나타낸 바와 같이, 실리콘 기판(21)의 이면에 대하여, 티탄층(27) 및 Au 등으로 이루어지는 이면 전극층(28)을 스퍼터링법, 진공 증착법 등을 이용하여 순차적으로 형성한다. 티탄층(27)을 Au층과 실리콘 기판(21) 사이에 개재시키지 않는 경우, 오믹 콘택트를 취하기 위해서 소결(sintering)을 실시하면 실리콘 기판(21)과 Au층의 접합부의 Au가 AuSi 실리사이드로 되어 반사율이 저하된다. 따라서, 티탄층(27)은 실리콘 기판(21)과 이면 전극층(28)의 Au층의 접착용의 금속으로서의 역할을 가진다. Au층의 AuSi 실리사이드화를 방지하기 위해서는, 배리어 메탈로서 텅스텐(W)이 필요하고, 그 때의 구조로서, 기판측으로부터 실리콘 기판/Ti/W/Au로 금속층을 형성해야 한다.
(d) 다음으로, 도 21에 나타낸 바와 같이, 이면 전극층(28)을 레지스트 등으로 보호한 후, GaAs 기판(23)을 에칭에 의해 제거한다. 예컨대 암모니아/과산화수소수로 이루어지는 에칭액을 이용하고, 에칭 시간은 약 65~85분 정도이다. 여기서, AlInGaP층(24)이 에칭 스토퍼로서 중요한 기능을 한다.
(e) 다음으로, 도 22에 나타낸 바와 같이, 염산계의 에칭액을 이용하여, AlInGaP층(24)을 제거한다. 에칭 시간은, 예컨대 약 1분 30초 정도이다.
(f) 다음으로, 도 23에 나타낸 바와 같이, 표면 전극층(29)을 스퍼터링법, 진공 증착법 등을 이용하여 형성한 후에 패터닝한다. 표면 전극층(29)의 패턴은 금속 콘택트층(11)의 패턴에 대략 일치시키고 있다. 표면 전극층(29)의 재료로서는, 예컨대 Au/AuGe-Ni 합금/Au로 이루어지는 적층 구조를 이용할 수 있다. 여기서, n형 GaAs층(25)은 표면 전극층(29)의 박리 방지 기능을 갖는다.
(g) 다음으로, 도 24에 나타낸 바와 같이, 프로스트 처리를 실시하여, 표면 전극층(29)의 바로 아래의 n형 GaAs층(25) 이외의 n형 GaAs층(25)의 제거를 행한다. 프로스트 처리의 조건으로서는, 예컨대 질산-황산계의 에칭액을 약 30℃~50℃, 시간 약 5sec~15 sec 정도에서 행할 수 있다. 또, 프로스트 처리의 전처리로서는, 불산의 옅은 액을 이용하여 n형 GaAs층(25)을 에칭해서, 표면에 형성된 GaO2막을 제거할 수 있다. 에칭 시간으로서는, 예컨대 약 3분 정도이다.
또, 티탄층(22) 및 티탄층(27)의 대신으로서, 예컨대 텅스텐(W) 배리어 메탈, 백금(Pt) 배리어 메탈 등을 이용할 수도 있다.
이상의 설명에 의해, 도 24에 나타낸 바와 같이, 실리콘 기판(21)을 이용한 본 발명의 제 4 실시 형태에 따른 반도체 발광 소자가 완성된다.
(제 4 실시 형태의 변형예)
제 4 실시 형태의 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조는 도 25에 나타낸 바와 같이 도시된다. 또한, 제 4 실시 형태의 다른 변형예에 따른 반도체 발광 소자의 제조 방법의 일 공정을 설명하는 모식적 단면 구조는 도 26에 나타낸 바와 같이 도시된다.
제 4 실시 형태의 변형예에 따른 반도체 발광 소자는, 도 25에 나타낸 바와 같이, 도 15와 같은 구조를 갖는 GaAs 기판 구조와, 도 16에 나타낸 LED 구조를 웨이퍼 본딩 기술에 의해서 서로 부착하여 형성한다. 홈부의 금속층(33)과 금속층(12) 사이에는 에어 갭(40)이 존재한다.
즉, 제 4 실시 형태의 변형예에 따른 반도체 발광 소자는, 도 25에 나타낸 바와 같이, 표면에 복수의 홈부를 형성한 GaAs 기판(15)과, GaAs 기판(15)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치되는 금속 버퍼층(AuGe-Ni 합금층)(32)과, 금속 버퍼층(32)의 표면, 홈부의 측벽 및 홈부의 바닥면에 배치되는 금속층(Au층)(33)으로 구성되는 GaAs 기판 구조와, 금속층(33) 상에 배치되는 금속층(12)과, 금속층(12) 상에 배치되고 패터닝된 금속 콘택트층(11) 및 절연층(17)과, 패터닝된 금속 콘택트층(11) 및 절연층(17)상에 배치되고, 노출된 표면에 프로스트 처리 영역(30)(노출된 n형 GaAs층(25)을 프로스트 처리하여 형성된 영역)을 갖는 에피택셜 성장층(26)과, 에피택셜 성장층(26) 상에 배치되고 패터닝된 n형 GaAs층(25)과, n형 GaAs층(25) 상에 배치되고 마찬가지로 패터닝된 표면 전극층(29)으로 구성되는 LED 구조를 구비한다. GaAs 기판(15)의 표면에 형성한 스트라이프 형상의 홈부에 형성된 에어 갭(40)이 완성한 칩 내에 포함되어 있다. 홈의 피치가 큰 경우에는, 에어 갭(40)이 완성한 칩 내에 포함되지 않는 경우도 있다.
또, GaAs 기판 구조에 있어서, GaAs 기판(15)의 이면에는, 금속 버퍼층(AuGe-Ni 합금층)(34)과 이면 전극층(35)이 배치된다.
또한, 에피택셜 성장층(26)과 n형 GaAs층(25) 사이에는, 도 26에 나타낸 바와 같이, 전류 집중을 방지하기 위한 저지층(31)을 배치하더라도 좋다. 이 경우의 저지층(31)의 재료로서는 GaAs를 적용할 수 있고, 두께는, 예컨대 약 500㎚ 정도이다.
본 발명의 제 4 실시 형태의 변형예에 따른 반도체 발광 소자에 있어서도, 도 25에 나타낸 바와 같이, 금속층(12)을 이용하여, GaAs 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착하는 것에 의해, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다. 금속 반사층은 미리, LED 구조측에 배치된 금속층(12)에 의해서 형성된다. LED로부터의 방사광은, 절연층(17)과 금속층(12)의 계면에 의해서 미러면이 형성되기 때문에, 당해 미러면에서 반사된다. 금속 콘택트층(11)은, 금속층(12)과 에피택셜 성장층(26)의 오믹 콘택트를 취하기 위한 층이지만, 금속층(12)과 에피택셜 성장층(26)의 계면에 개재되고, 절연층(17)과 같은 정도의 두께를 갖는다.
제 4 실시 형태의 변형예 및 다른 변형예에 따른 반도체 발광 소자는, 도 25 및 도 26에 나타낸 바와 같이, 금속층(33) 및 금속층(12)을 함께 Au층에 의해서 형성함으로써, GaAs 기판(15)측의 금속층(33)과 에피택셜 성장층으로 이루어지는 LED 구조측의 금속층(12)을 열 압착에 의해서 부착할 수 있다. 홈부의 금속층(33)과 금속층(12) 사이에는 에어 갭(40)이 존재하는 것에 의해, GaAs 기판(15)의 표면에 배치된 금속층(33)과 금속층(12)의 밀착성을 양호하게 유지할 수 있어, 배리어 메탈이 불필요하고, 반사율이 좋은 금속 반사층을 형성하는 것을 가능하게 하고 있다.
부착의 조건은, 예컨대, 약 250℃~700℃, 바람직하게는 300℃~400℃이며, 열 압착의 압력은, 예컨대 약 10㎫~20㎫ 정도이다. 에어 갭(40)을 마련한 것에 의해, 금속층(33)과 금속층(12)의 접촉 면적은 전면을 밀착시키는 구조에 비교하여, 감소되어 있다. 상기 열 압착의 압력은, 에어 갭(40)을 마련한 것에 의해, 결과적으로, 상대적으로 접촉 면적이 저하된 금속층(33)과 금속층(12)의 접촉 면적에 가압되어, 금속층(33)과 금속층(12)의 열 압착시에 있어서, 부착 강도가 높아진다. 따라서, GaAs 기판 구조와, 에피택셜 성장층으로 이루어지는 LED 구조를 부착함에 있어서, 에어 갭(40)이 존재하는 것에 의해, GaAs 기판(15)의 표면에 배치된 금속층(33)과 금속층(12)의 밀착성을 양호하게 유지할 수 있다.
도 25 및 도 26의 구조에 있어서, GaAs 기판(15)의 이면에 형성되는 금속 버퍼층(34)은, 예컨대 AuGe-Ni 합금층으로 형성되고, 두께는 약 100㎚ 정도이다. 또한, 이면 전극층(35)은 Au층으로 형성되고, 두께는 약 500㎚ 정도이다. GaAs 기판(15)의 표면에 형성되는 금속 버퍼층(32)은, 예컨대 AuGe-Ni 합금층으로 형성되고, 두께는 약 100㎚ 정도이다. 또, 금속층(33)은, Au층으로 형성되고, 두께는 약 1㎛ 정도이다.
도 15~도 16 및 도 19~도 24에 나타내어진 제 4 실시 형태에 따른 반도체 발광 소자의 제조 방법의 각 공정은, 본 발명의 제 4 실시 형태의 변형예에 따른 반도체 발광 소자의 제조 방법에서도 동일하기 때문에 설명을 생략한다.
제 4 실시 형태의 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 적용되는 LED의 모식적 평면 패턴 구조도 도 17 또는 도 18과 동일한 구조를 적용 가능하다.
또한, 제 4 실시 형태 및 그 변형예에 따른 반도체 발광 소자에 있어서도 제 2 실시 형태의 변형예에서 설명한, 절연층(17)과 금속층(12) 사이에, Ag나 Al 등으로 이루어지는 금속 버퍼층(18)(도 10 참조)을 형성하는 것도 유효하다. Ag나 Al 등으로 이루어지는 금속 버퍼층(18)을 형성함으로써, Au에서는 반사율이 낮은 자외선 등의 단파장의 광을 효율적으로 반사할 수 있기 때문이다.
제 4 실시 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, 금속 반사층과 반도체층 사이에 투명한 절연층(17)을 개재시키는 것에 의해, 에피택셜 성장층(26)과 금속층(12)의 접촉을 회피하여, 광의 흡수를 방지해서, 반사율이 좋은 금속 반사층을 형성할 수 있기 때문에, LED의 고휘도화를 도모할 수 있다.
또한, 제 4 실시 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, 절연층(17)과 금속층(12, 20) 사이에, Ag나 Al 등으로 이루어지는 금속 버퍼층을 형성함으로써, Au에서는 반사율이 낮은 자외선 등의 단파장의 광을 효율적으로 반사할 수 있어, LED의 고휘도화를 도모할 수 있다.
또한, 제 4 실시 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, 에피택셜 성장층(26)과 금속층(12)의 접촉을 회피하여, 에피택셜 성장층(26)과 금속 반사층의 계면에서 광이 흡수되지 않기 때문에, LED의 고휘도화를 도모할 수 있다.
제 4 실시 형태 및 그 변형예에 따른 반도체 발광 소자 및 그 제조 방법에 의하면, 실리콘 기판 또는 GaAs 기판에의 광의 흡수를 방지하기 위해서, 반사층에 금속을 이용하여 광을 전반사시켜, 실리콘 기판 또는 GaAs 기판에의 흡수를 방지해서, 모든 각도의 광을 반사하는 것이 가능해지기 때문에, LED를 고휘도화할 수 있다.
[그 외의 실시 형태]
상기한 바와 같이, 본 발명은 제 1~제 4 실시 형태에 의해 기재했지만, 이 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것으로 이해하면 안된다. 이 개시로부터 당업자에게는 다양한 대체 실시 형태, 실시예 및 운용 기술이 분명해진다.
본 발명의 제 1 내지 제 4 실시 형태에 따른 반도체 발광 소자 및 그 제조 방법에 있어서는, 반도체 기판으로서 주로 실리콘 기판, GaAs 기판을 예로 설명했지만, Ge, SiGe, SiC, GaN 기판, 또는 SiC 상의 GaN 에피택셜 기판 등도 충분히 이용 가능하다.
본 발명의 제 1~제 4 실시 형태에 따른 반도체 발광 소자로서, 주로 LED를 예로 설명했지만, 레이저 다이오드(LD: Laser diode)를 구성하여도 좋고, 그 경우에는, 분포 귀환형(DFB: Distributed Feedback) LD, 분포 블래그 반사형(DBR) LD, 면 발광 LD 등을 구성하더라도 좋다.
이와 같이, 본 발명은 여기서는 기재하지 않고 있는 다양한 실시 형태 등을 포함한다.
본 발명의 반도체 발광 소자는 GaAs 기판, Si 기판 등의 불투명 기판을 갖는 LED 소자, LD 소자 등의 반도체 발광 소자 전반에 이용 가능하다.
Claims (20)
- 표면에 복수의 홈부를 형성한 GaAs층과, 상기 GaAs층의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면에 배치된 제 1 금속 버퍼층과, 상기 제 1 금속 버퍼층 상에 배치된 제 1 금속층과, 상기 GaAs층의 이면(裏面)에 배치된 제 2 금속 버퍼층과, 상기 제 2 금속 버퍼층의 상기 GaAs층과 반대쪽의 표면에 배치된 제 2 금속층을 구비하는 GaAs 기판 구조와,
상기 GaAs 기판 구조 상에 배치되고, 제 3 금속층과, 상기 제 3 금속층 상에 배치되는 금속 콘택트층과, 상기 금속 콘택트층 상에 배치되는 p형 클래드층(p type cladding layer)과, 상기 p형 클래드층에 배치되는 다중 양자 우물층(multi-quantum well layer)과, 상기 다중 양자 우물층 상에 배치되는 n형 클래드층과, 상기 n형 클래드층 상에 배치되는 윈도우층(window layer)을 구비하는 발광 다이오드 구조
로 구성되며,
상기 GaAs층의 상기 표면에 배치된 상기 제 1 금속층 및 상기 제 3 금속층을 이용하여 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 제 3 금속층 사이에는 에어 갭(air gap)이 존재하는 것
을 특징으로 하는 반도체 발광 소자.
- 제 1 항에 있어서,
상기 GaAs층의 도전형은 p형인 것을 특징으로 하는 반도체 발광 소자.
- 제 1 항에 있어서,
상기 GaAs층의 도전형은 n형인 것을 특징으로 하는 반도체 발광 소자.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 발광 다이오드 구조측에 미리 배치된 상기 제 3 금속층에 의해서 금속 반사층이 형성되는 것을 특징으로 하는 반도체 발광 소자.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 GaAs층의 상기 표면에 배치된 상기 제 1 금속층 및 상기 제 3 금속층을 열 압착에 의해서 부착함으로써, 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하는 것을 특징으로 하는 반도체 발광 소자.
- 표면에 복수의 홈부를 형성한 GaAs 기판과, 상기 GaAs 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면에 배치되는 금속층과, 상기 GaAs 기판의 상기 표면 상의 상기 금속층 상에 배치되고 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 상에 배치되는 p형 클래드층(10)과, 상기 p형 클래드층상에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층 상에 배치되는 n형 클래드층과, 상기 n형 클래드층 상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조로 구성되고,
상기 GaAs 기판의 상기 표면 상의 상기 금속층을 이용하여, 상기 GaAs 기판과 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 금속층과 상기 발광 다이오드 구조 사이에는 에어 갭이 존재하는 것
을 특징으로 하는 반도체 발광 소자.
- 제 6 항에 있어서,
상기 금속층 상에 배치되고, 상기 금속층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 사이에 금속 버퍼층을 더 구비하는 것을 특징으로 하는 반도체 발광 소자.
- 제 6 항 또는 제 7 항에 있어서,
상기 GaAs 기판의 상기 표면 상의 상기 금속층을 상기 GaAs 기판과 열 압착에 의해서 부착함으로써, 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하는 것을 특징으로 하는 반도체 발광 소자.
- 표면에 복수의 홈부를 형성한 GaAs 기판과, 상기 GaAs 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면 상에 배치된 제 1 금속층을 구비하는 GaAs 기판 구조와,
상기 GaAs 기판 구조 상에 배치되고, 제 2 금속층과, 상기 제 2 금속층 상에 배치되는 p형 클래드층과, 상기 p형 클래드층 상에 배치되는 다중 양자 우물층과, 상기 다중 양자 우물층 상에 배치되는 n형 클래드층과, 상기 n형 클래드층 상에 배치되는 윈도우층을 구비하는 발광 다이오드 구조
로 구성되며,
상기 GaAs 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여 상기 GaAs 기판과 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 발광 다이오드 구조 사이에는 에어 갭이 존재하는 것
을 특징으로 하는 반도체 발광 소자.
- 제 9 항에 있어서,
상기 GaAs 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 열 압착에 의해서 부착함으로써, 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하는 것을 특징으로 하는 반도체 발광 소자.
- 표면에 복수의 홈부를 형성한 실리콘 기판과, 상기 실리콘 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면 상에 배치되는 티탄층과, 상기 티탄층 상에 배치되는 제 1 금속층으로 구성되는 실리콘 기판 구조와,
상기 제 1 금속층 상에 배치되는 제 2 금속층과, 상기 제 2 금속층 상에 배치되고 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 상에 배치되고, 노출된 표면에 프로스트 처리 영역(frosting processing region)을 갖는 에피택셜 성장층(epitaxial growth layer)과, 상기 에피택셜 성장층 상에 배치되고 패터닝된 n형 GaAs층과, 상기 n형 GaAs층 상에 배치되고 패터닝된 표면 전극층으로 구성되는 LED 구조
를 구비하되,
상기 실리콘 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 실리콘 기판 구조와 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 LED 구조 사이에는 에어 갭이 존재하는 것
을 특징으로 하는 반도체 발광 소자.
- 제 11 항에 있어서,
상기 실리콘 기판 구조에서, 상기 실리콘 기판의 이면에는, 이면 전극층이 배치되고, 상기 에피택셜 성장층과 상기 n형 GaAs층 사이에는, 전류 집중을 방지하기 위한 저지층(blocking layer)을 배치하는 것을 특징으로 하는 반도체 발광 소자.
- 제 12 항에 있어서,
상기 저지층은 GaAs에 의해 형성되는 것을 특징으로 하는 반도체 발광 소자.
- 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 실리콘 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 열 압착에 의해서 부착함으로써, 상기 실리콘 기판 구조와 상기 발광 다이오드 구조를 부착하는 것을 특징으로 하는 반도체 발광 소자.
- 표면에 복수의 홈부를 형성한 GaAs 기판과, 상기 GaAs 기판의 상기 표면, 상기 홈부의 측벽 및 상기 홈부의 바닥면 상에 배치되는 금속 버퍼층과, 상기 금속 버퍼층 상에 배치되는 제 1 금속층으로 구성되는 GaAs 기판 구조와,
상기 제 1 금속층 상에 배치되는 제 2 금속층과, 상기 제 2 금속층 상에 배치되고 패터닝된 금속 콘택트층 및 절연층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 상에 배치되고, 노출된 표면에 프로스트 처리 영역을 갖는 에피택셜 성장층과, 상기 에피택셜 성장층 상에 배치되고 패터닝된 n형 GaAs층과, 상기 n형 GaAs층 상에 배치되고 패터닝된 표면 전극층으로 구성되는 LED 구조
를 구비하되,
상기 GaAs 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 이용하여, 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하고, 또한, 상기 홈부의 상기 제 1 금속층 상에 배치되는 제 2 금속층과 상기 LED 구조 사이에는 에어 갭이 존재하는 것
을 특징으로 하는 반도체 발광 소자.
- 제 15 항에 있어서,
상기 GaAs 기판 구조에서, 상기 GaAs 기판의 이면에는 이면 전극층이 배치되고, 상기 에피택셜 성장층과 상기 n형 GaAs층의 사이에는 전류 집중을 방지하기 위한 저지층을 배치하는 것을 특징으로 하는 반도체 발광 소자.
- 제 15 항 또는 제 16 항에 있어서,
상기 GaAs 기판의 상기 표면 상의 상기 제 1 금속층 및 상기 제 2 금속층을 열 압착에 의해서 부착함으로써, 상기 GaAs 기판 구조와 상기 발광 다이오드 구조를 부착하는 것을 특징으로 하는 반도체 발광 소자.
- 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 금속층 상에 배치되고, 상기 금속층과, 패터닝된 상기 금속 콘택트층 및 상기 절연층 사이에 금속 버퍼층을 더 구비하는 것을 특징으로 하는 반도체 발광 소자.
- 부착용의 반도체 기판 구조, 및 부착용의 발광 다이오드 구조를 준비하는 공정과,
상기 반도체 기판 구조에서는, 반도체 기판의 표면에 복수의 홈부를 형성한 후, 상기 반도체 기판 상에 제 1 금속층을 형성하는 공정과,
상기 발광 다이오드 구조에서는, GaAs 기판 상에 AlInGaP층, n형 GaAs층, 에피택셜 성장층을 순차적으로 형성하는 공정과,
상기 에피택셜 성장층 상에, 패터닝된 절연층에 대해 금속 콘택트층 및 제 2 금속층을 형성하는 공정과,
상기 반도체 기판의 상기 표면 상의 상기 제 1 금속층을 이용하여, 상기 반도체 기판과 상기 부착용의 LED 구조를 열 압착에 의해 부착하고, 또한, 상기 홈부의 상기 제 1 금속층과 상기 LED 구조 사이에는 에어 갭을 형성하는 공정과,
상기 GaAs 기판을 에칭에 의해 제거하는 공정과,
상기 AlInGaP층을 제거하는 공정과,
표면 전극층을 패턴 형성하는 공정과,
프로스트 처리를 실시하여, 상기 표면 전극층의 바로 아래의 상기 n형 GaAs층 이외의 상기 n형 GaAs층의 제거를 행하는 공정
을 갖는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
- 제 19 항에 있어서,
상기 AllnGaP층을 제거하는 공정 후, 상기 표면 전극층을 패턴 형성하는 공정 전에 전류 집중을 저지하기 위한 저지층을 형성하는 공정을 더 갖는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007156381A JP5123573B2 (ja) | 2007-06-13 | 2007-06-13 | 半導体発光素子およびその製造方法 |
| JPJP-P-2007-156381 | 2007-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100020515A true KR20100020515A (ko) | 2010-02-22 |
| KR101473038B1 KR101473038B1 (ko) | 2014-12-15 |
Family
ID=40129593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107000402A KR101473038B1 (ko) | 2007-06-13 | 2008-06-06 | 반도체 발광 소자 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8039864B2 (ko) |
| EP (1) | EP2157623B1 (ko) |
| JP (1) | JP5123573B2 (ko) |
| KR (1) | KR101473038B1 (ko) |
| CN (1) | CN101681970B (ko) |
| WO (1) | WO2008152988A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170027091A (ko) * | 2015-09-01 | 2017-03-09 | 엘지이노텍 주식회사 | 발광소자 및 발광소자 패키지 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599012B1 (ko) * | 2005-06-29 | 2006-07-12 | 서울옵토디바이스주식회사 | 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법 |
| JP5346443B2 (ja) | 2007-04-16 | 2013-11-20 | ローム株式会社 | 半導体発光素子およびその製造方法 |
| US8299455B2 (en) * | 2007-10-15 | 2012-10-30 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP5651288B2 (ja) * | 2008-03-25 | 2015-01-07 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| JP2010067890A (ja) * | 2008-09-12 | 2010-03-25 | Hitachi Cable Ltd | 発光素子 |
| JP2010251531A (ja) * | 2009-04-16 | 2010-11-04 | Rohm Co Ltd | 半導体発光素子 |
| CN101840966B (zh) * | 2009-05-08 | 2013-07-03 | 晶能光电（江西）有限公司 | 半导体发光器件以及制备发光二极管的方法 |
| KR101072034B1 (ko) * | 2009-10-15 | 2011-10-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101081193B1 (ko) | 2009-10-15 | 2011-11-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101014013B1 (ko) | 2009-10-15 | 2011-02-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101728545B1 (ko) * | 2010-04-23 | 2017-04-19 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| CN102376830B (zh) * | 2010-08-19 | 2015-07-08 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| KR101138951B1 (ko) * | 2010-08-23 | 2012-04-25 | 서울옵토디바이스주식회사 | 발광다이오드 |
| US8154034B1 (en) * | 2010-11-23 | 2012-04-10 | Invenlux Limited | Method for fabricating vertical light emitting devices and substrate assembly for the same |
| TWI419367B (zh) * | 2010-12-02 | 2013-12-11 | Epistar Corp | 光電元件及其製造方法 |
| TWI546979B (zh) * | 2012-03-05 | 2016-08-21 | 晶元光電股份有限公司 | 對位接合之發光二極體裝置與其製造方法 |
| KR20140018534A (ko) * | 2012-08-02 | 2014-02-13 | 엘지이노텍 주식회사 | 발광 소자 |
| JP6068091B2 (ja) * | 2012-10-24 | 2017-01-25 | スタンレー電気株式会社 | 発光素子 |
| TWI563686B (en) * | 2012-12-21 | 2016-12-21 | Hon Hai Prec Ind Co Ltd | Led chip and method manufacturing the same |
| TWI644451B (zh) * | 2013-07-10 | 2018-12-11 | 晶元光電股份有限公司 | 發光元件 |
| CN103594579B (zh) * | 2013-11-06 | 2016-04-13 | 南昌黄绿照明有限公司 | 一种氮化物发光二极管的外延结构 |
| DE102014108301A1 (de) * | 2014-06-12 | 2015-12-17 | Osram Opto Semiconductors Gmbh | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
| KR20160037060A (ko) * | 2014-09-26 | 2016-04-05 | 서울바이오시스 주식회사 | 발광소자 및 그 제조 방법 |
| US9773906B2 (en) * | 2015-04-28 | 2017-09-26 | Samsung Electronics Co., Ltd. | Relaxed semiconductor layers with reduced defects and methods of forming the same |
| KR102573271B1 (ko) * | 2018-04-27 | 2023-08-31 | 삼성전자주식회사 | 반도체 발광소자 |
| US20230106189A1 (en) * | 2021-10-01 | 2023-04-06 | Lawrence Livermore National Security, Llc | Patterning of diode/substrate interface to reduce thermal lensing |
| CN116364825A (zh) * | 2023-06-01 | 2023-06-30 | 江西兆驰半导体有限公司 | 复合缓冲层及其制备方法、外延片及发光二极管 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376580A (en) | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| US5565694A (en) * | 1995-07-10 | 1996-10-15 | Huang; Kuo-Hsin | Light emitting diode with current blocking layer |
| US5759753A (en) * | 1995-07-19 | 1998-06-02 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric device and method of manufacturing the same |
| JP2907170B2 (ja) * | 1996-12-28 | 1999-06-21 | サンケン電気株式会社 | 半導体発光素子 |
| JPH11103090A (ja) * | 1997-09-29 | 1999-04-13 | Hitachi Cable Ltd | 発光ダイオード |
| US6406636B1 (en) * | 1999-06-02 | 2002-06-18 | Megasense, Inc. | Methods for wafer to wafer bonding using microstructures |
| US20020017652A1 (en) * | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
| JP4004378B2 (ja) * | 2002-10-24 | 2007-11-07 | ローム株式会社 | 半導体発光素子 |
| FR2857502B1 (fr) * | 2003-07-10 | 2006-02-24 | Soitec Silicon On Insulator | Substrats pour systemes contraints |
| JP4114566B2 (ja) * | 2003-07-24 | 2008-07-09 | 信越半導体株式会社 | 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 |
| TWI223460B (en) * | 2003-09-23 | 2004-11-01 | United Epitaxy Co Ltd | Light emitting diodes in series connection and method of making the same |
| JP2005223207A (ja) | 2004-02-06 | 2005-08-18 | Sharp Corp | 半導体発光素子およびその製造方法 |
| TWI244220B (en) * | 2004-02-20 | 2005-11-21 | Epistar Corp | Organic binding light-emitting device with vertical structure |
| JP4978877B2 (ja) * | 2004-06-10 | 2012-07-18 | 信越半導体株式会社 | 発光素子の製造方法及び発光素子 |
| JPWO2006112039A1 (ja) * | 2005-04-01 | 2008-11-27 | 松下電器産業株式会社 | 表面実装型光半導体装置およびその製造方法 |
-
2007
- 2007-06-13 JP JP2007156381A patent/JP5123573B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-06 EP EP08765289.7A patent/EP2157623B1/en not_active Not-in-force
- 2008-06-06 US US12/452,027 patent/US8039864B2/en active Active
- 2008-06-06 CN CN2008800199380A patent/CN101681970B/zh not_active Expired - Fee Related
- 2008-06-06 WO PCT/JP2008/060476 patent/WO2008152988A1/ja active Application Filing
- 2008-06-06 KR KR1020107000402A patent/KR101473038B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170027091A (ko) * | 2015-09-01 | 2017-03-09 | 엘지이노텍 주식회사 | 발광소자 및 발광소자 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101681970B (zh) | 2011-08-24 |
| EP2157623A4 (en) | 2013-12-25 |
| US8039864B2 (en) | 2011-10-18 |
| JP2008311352A (ja) | 2008-12-25 |
| US20100133505A1 (en) | 2010-06-03 |
| EP2157623A1 (en) | 2010-02-24 |
| EP2157623B1 (en) | 2017-01-18 |
| WO2008152988A1 (ja) | 2008-12-18 |
| JP5123573B2 (ja) | 2013-01-23 |
| CN101681970A (zh) | 2010-03-24 |
| KR101473038B1 (ko) | 2014-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101473038B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| US11616172B2 (en) | Semiconductor light emitting device with frosted semiconductor layer | |
| US9099628B2 (en) | Semiconductor light emitting device having patterns | |
| JP5584331B2 (ja) | 半導体発光素子 | |
| KR100564303B1 (ko) | ＡｌＧａＩｎＰ계 발광 다이오드 및 그 제조방법 | |
| JP5396526B2 (ja) | 半導体発光素子 | |
| JP5981493B2 (ja) | 半導体発光素子 | |
| KR100729759B1 (ko) | 발광 다이오드 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171114 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181121 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191120 Year of fee payment: 6 |