CN101681970A - 半导体发光元件及其制造方法 - Google Patents

半导体发光元件及其制造方法 Download PDF

Info

Publication number
CN101681970A
CN101681970A CN200880019938A CN200880019938A CN101681970A CN 101681970 A CN101681970 A CN 101681970A CN 200880019938 A CN200880019938 A CN 200880019938A CN 200880019938 A CN200880019938 A CN 200880019938A CN 101681970 A CN101681970 A CN 101681970A
Authority
CN
China
Prior art keywords
layer
metal
gaas
disposed
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880019938A
Other languages
English (en)
Other versions
CN101681970B (zh
Inventor
高尾将和
酒井光彦
中田俊次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101681970A publication Critical patent/CN101681970A/zh
Application granted granted Critical
Publication of CN101681970B publication Critical patent/CN101681970B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种半导体发光元件及其制造方法。该半导体发光元件使用不透明的半导体衬底形成金属反射层且具有高亮度。该半导体发光元件由GaAs衬底结构和发光二极管结构构成。所述GaAs衬底结构具有：GaAs层(3)、配置在GaAs层的表面的第一金属缓冲层(2)、配置于第一金属缓冲层上的第一金属层(1)、配置于GaAs层的背面的第二金属缓冲层(4)和第二金属层(5)；所述发光二极管结构配置于所述GaAs衬底结构上，其具有：第三金属层(12)、配置于第三金属层上的金属接触层(11)、配置于金属接触层上的p型包层(10)、配置于p型包层的多量子阱层(9)、配置于多量子阱层上的n型包层(8)、配置于n型包层上的窗层(7)；使用第一金属层(1)及第三金属层(12)，将发光二极管结构与GaAs衬底结构粘合在一起。

Description

半导体发光元件及其制造方法
技术领域
本发明涉及一种半导体发光元件及其制造方法，特别涉及一种特征在于利用晶片接合技术(wafer bonding))将具有金属反射层的发光二极管和不透明衬底层粘贴而形成的半导体发光元件及其制造方法。
背景技术
为了实现发光二极管(LED：Light Emitting Diode)的高亮度化，作为光的反射层，提出有在衬底和由多量子阱(MQW：Multi-Quantum Well)层构成的活性层之间形成金属反射层的结构。作为形成这样的金属反射层的方法，例如公开有发光二极管层的衬底的晶片接合(贴合)技术(例如，参照专利文献1及专利文献2)。
专利文献1及专利文献2的目的在于提供一种制造发光二极管的制造方法，该发光二极管具有所需的机械特性和透光性、且能够使透明层和生长层之间的分界面的电阻率达到最小限度，该制造方法的特征在于，在临时生长衬底上使发光二极管层依次生长，形成较薄层的发光二极管结构后，除去临时生长衬底，代替临时生长衬底在其位置上在作为下层的缓冲层的发光二极管层上将导电性、透光性衬底进行晶片接合，来制造发光二极管。在专利文献1及专利文献2中，GaP及蓝宝石等适用于贴合用衬底。
图1至图3表示利用晶片接合技术形成的现有半导体发光元件的示意性剖面结构。
例如，如图1所示，现有的半导体发光元件具有：配置于GaAs衬底15上的Au-Sn合金层14、配置于Au-Sn合金层14上的势垒金属层13、配置于势垒金属层13上的p型包覆层10、配置于p型包覆层10上的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。
图1所示的现有的半导体发光元件，用来贴合的金属是Au-Sn合金。由于该Au-Sn合金熔点低，因此能够在低温下将用于构成LED的外延生长层一侧的Au-Sn合金和GaAs衬底15一侧的Au-Sn合金熔化并贴合。
但是，在使用Au-Sn合金层14的情况下，由于会引起Sn的热扩散，因此为防止Sn的扩散，如图1所示，需要加入势垒金属层13。另外，Au-Sn合金层14存在光反射率差的问题。
例如，现有的其他半导体发光元件，如图2所示，具有：配置于GaAs衬底15上的金属反射层16、配置于金属反射层16上的p型包覆层10、配置于p型包覆层10上的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。图2所示的现有的半导体发光元件，如果是贴合GaAs衬底15制作而成的金属反射层16，会存在在金属与半导体的界面发生光的吸收从而不能有效地反射光的问题。即，存在在p型包覆层10与金属反射层16的界面发生光的吸收的问题。
为了将半导体发光元件(LED)实现高亮度化，还有在GaAs衬底与活性层(MQW)之间加入分布布拉格反射(DBR：Distributed Bragg Reflector)层作为光反射层的方法。如果是没有加入DBR的结构的LED，由MQW层发出的光会被GaAs衬底吸收，从而导致变暗。因此，为了将使用GaAs衬底的LED实现高亮度化，例如，一般使用DBR作为光的反射层。
即，现有的另外的其他半导体发光元件，如图3所示，具有：配置于GaAs衬底15上的DBR层19、配置于DBR层19上的p型包覆层10、配置于p型包覆层10上的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。图3所示的现有的半导体发光元件，虽然在GaAs衬底15与MQW层9之间使用了DBR层19作为光的反射层，但是DBR层19只反射从某一方向入射的光，一旦改变入射角，DBR层就不能反射光，就存在从此方向以外的其他方向入射的光无法被DBR层19反射从而透过DBR层19的问题。因此，存在透过的光会被GaAs衬底15吸收从而降低半导体发光元件(LED)的发光亮度的问题。
利用晶片接合技术形成的现有的半导体发光元件，在使用Au-Sn合金层作为用于贴合的金属的时候，为防止Sn的热扩散，需要加入势垒金属层。另外，Au-Sn合金层的光反射率差。
另外，即使通过贴合衬底形成金属反射层，仍会导致在金属与半导体的界面发生光吸收，从而不能有效地反射光。
另外，使用DBR层作为反射层的时候，如上所述，DBR层只反射从某一方向入射的光，一旦改变入射角就不会被DBR层反射，而是透过DBR层，被GaAs衬底吸收，从而降低LED的发光亮度。
而且，利用晶片接合技术形成的现有的半导体发光元件，当贴合半导体衬底、绝缘膜、金属层的时候，由于存在热膨胀系数的差异及紧密结合性问题，因而存在高温下就会剥落的问题。
而且，还公开了代替晶片结合技术而使用贴合剂将半导体衬底与半导体发光元件的层积体贴合的半导体发光元件及其制造结构(例如，参照专利文献3)。
专利文献1：特开平6-302857号公报
专利文献2：美国专利第5,376,580号说明书
专利文献3：特开2005-223207号公报
发明内容
发明所要解决的技术问题
本发明的目的在于提供一种高亮度的半导体发光元件及其制造方法，其使用GaAs或Si等不透明半导体衬底，利用晶片接合技术，紧密结合性良好地进行衬底的贴合，形成金属反射层。
另外，本发明的目的在于提供一种高亮度的半导体发光元件及其制造方法，通过在金属与半导体之间加入透明的绝缘膜，避免半导体与金属的接触，防止在半导体与金属的界面发生光的吸收，从而形成反射率良好的金属反射层。
另外，本发明的目的在于提供一种高亮度的半导体发光元件及其制造方法，其使用金属层而不是DBR作为光反射层，从而能够反射任何角度的光。
解决技术问题所采用的手段
根据用于达成上述目的的本发明的一实施方式，提供一种半导体发光元件，其由GaAs衬底结构和发光二极管结构构成，所述GaAs衬底结构具有：表面形成有多个沟槽部的GaAs层、配置在所述GaAs层的所述表面、所述沟槽部的侧壁及所述沟槽部的底面的第一金属缓冲层、配置于所述第一金属缓冲层上的第一金属层、配置于所述GaAs层的背面的第二金属缓冲层、配置于所述第二金属缓冲层的与所述GaAs层相对一侧的表面上的第二金属层；所述发光二极管结构配置于所述GaAs衬底结构上，其具有：第三金属层、配置于所述第三金属层上的金属接触层、配置于所述金属接触层上的p型包覆层、配置于所述p型包覆层的多量子阱层、配置于所述多量子阱层上的n型包覆层、配置于所述n型包覆层上的窗层；使用配置在所述GaAs层的所述表面的所述第一金属层及所述第三金属层，将所述发光二极管结构与所述GaAs衬底结构贴合，同时在所述沟槽部的所述第一金属层和所述第三金属层之间存在气隙。
根据本发明的其他实施方式，提供一种半导体发光元件，其由表面形成有多个沟槽部的GaAs衬底和发光二极管结构构成，所述发光二极管结构具有：在所述GaAs衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面配置的金属层、配置于所述GaAs衬底的所述表面上的金属层上且被构图的金属接触层及绝缘层、配置于被构图的所述金属接触层上的p型包覆层(10)、配置于所述p型包覆层的多量子阱层、配置于所述多量子阱层上的n型包覆层、配置于所述n型包覆层上的窗层；使用配置在所述GaAs衬底的所述表面上的所述金属层，将所述发光二极管结构与所述GaAs衬底贴合，同时在所述沟槽部的金属层和所述发光二极管结构之间存在气隙。
根据本发明的其他实施方式，提供一种半导体发光元件，其由GaAs衬底结构和发光二极管结构构成，所述GaAs衬底结构具有：表面形成有多个沟槽部的GaAs衬底；配置在所述GaAs衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面上的第一金属层；所述发光二极管结构配置于所述GaAs衬底结构上，其具有：第二金属层、配置于所述第二金属层上的p型包覆层、配置于所述p型包覆层上的多量子阱层、配置于所述多量子阱层上的n型包覆层、配置于所述n型包覆层上的窗层；使用所述GaAs衬底的所述表面上的所述第一金属层及所述第二金属层，将所述发光二极管结构与所述GaAs衬底结构贴合，同时在所述沟槽部的所述第一金属层和所述发光二极管结构之间存在气隙。
根据本发明的其他实施方式，提供一种半导体发光元件，其具有硅衬底结构和LED结构，所述硅衬底结构具有：表面形成有多个沟槽部的硅衬底；配置在所述硅衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面上的钛层；配置于钛层上的第一金属层；所述LED结构具有：配置于所述第一金属层上的第二金属层；配置于所述第二金属层上且被构图的金属接触层及绝缘层；配置于被构图的金属接触层及所述绝缘层上且在露出的表面具有粗糙化处理区域的外延生长层；配置于所述外延生长层上且被构图的n型GaAs层；配置于所述n型GaAs层上且被构图的表面电极层；使用所述硅衬底的所述表面上的所述第一金属层及所述第二金属层，将所述发光二极管结构与所述硅衬底结构贴合，同时在所述沟槽部的所述第一金属层和所述LED结构之间存在气隙。
根据本发明的其他方式，提供一种半导体发光元件，其具有GaAs衬底结构和LED结构，所述GaAs衬底结构具有：表面形成有多个沟槽部的GaAs衬底，配置在所述GaAs衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面上的金属缓冲层，配置于所述金属缓冲层上的第一金属层；所述LED结构具有：配置于所述第一金属层上的第二金属层，配置于所述第二金属层上且被构图的金属接触层及绝缘层，配置于被构图的所述金属接触层及所述绝缘层上且在露出的表面具有粗糙化处理区域的外延生长层，配置于所述外延生长层上且被构图的n型GaAs层，配置于所述n型GaAs层且被构图的表面电极层；使用所述GaAs衬底的所述表面上的所述第一金属层及所述第二金属层，将所述发光二极管结构与所述GaAs衬底结构贴合，同时在所述沟槽部的所述第一金属层上配置的第二金属层和所述LED结构之间存在气隙。
根据本发明的其他方式，提供一种半导体发光元件的制造方法，其包括：准备贴合用半导体衬底结构及贴合用发光二极管结构的步骤；在所述半导体衬底结构中，在半导体衬底的表面形成多个沟槽部后，在所述半导体衬底上形成第一金属层的步骤；在所述发光二极管结构中，在GaAs衬底上依次形成AlInGaP层、n型GaAs层、外延生长层的步骤；在所述外延生长层上，相对被构图的绝缘层，形成金属接触层及第二金属层的步骤；使用所述半导体衬底的所述表面上的所述第一金属层，通过热压接技术将所述贴合用LED结构与所述半导体衬底贴合，同时在所述沟槽部的所述第一金属层和所述LED结构之间形成气隙的步骤；通过蚀刻除去所述GaAs衬底的步骤；除去所述AlInGaP层的步骤；将表面电极层构图的步骤；实施粗糙化处理，将所述表面电极层的正下方的所述n型GaAs层以外的所述n型GaAs层除去的步骤。
发明效果
根据本发明的半导体发光元件及其制造方法，为了解决Au-Sn合金层导致的Sn扩散的问题，使用由Au构成的金属层，利用晶片接合技术将外延生长层和半导体衬底紧密结合性良好地贴合，由此，可以不需要势垒金属而通过使用由Au构成的金属层，在LED一侧的结构中形成光反射率良好的金属反射层，因此可以追求LED的高亮度化。
根据本发明的半导体发光元件及其制造方法，通过在金属反射层与半导体层之间加入透明绝缘膜，能够避免半导体与金属反射层接触，防止在半导体层与金属反射层之间的界面发生光的吸收，能够形成反射率良好的金属反射层，因此能够追求LED的高亮度化。
根据本发明的半导体发光元件及其制造方法，为了防止向GaAs衬底入射的光被吸收，使用金属作为反射层使光发生全反射，从而能够防止向GaAs衬底入射的光被吸收，可以反射任何角度的光，因此能够追求LED的高亮度化。
附图说明
图1是现有的半导体发光元件的剖面结构示意图。
图2是现有的半导体发光元件的其他剖面结构示意图。
图3是现有的半导体发光元件的其他剖面结构示意图。
图4是说明本发明的实施方式的半导体发光元件及其制造方法的原理的图，(a)是GaAs衬底的剖面结构示意图，(b)是晶片接合后的剖面结构示意图，(c)是芯片化后的剖面结构示意图。
图5是适用于本发明的第一实施方式的半导体发光元件及其制造方法的p型GaAs衬底的剖面结构示意图。
图6是适用于本发明的第一实施方式的半导体发光元件及其制造方法的n型GaAs衬底的剖面结构示意图。
图7是适用于本发明的第一实施方式的半导体发光元件及其制造方法的LED的剖面结构示意图。
图8是本发明的第一实施方式的半导体发光元件的剖面结构示意图。
图9是适用于本发明的第二实施方式的半导体发光元件及其制造方法的LED的剖面结构示意图。
图10是适用于本发明的第二实施方式的变形例的半导体发光元件及其制造方法的LED的剖面结构示意图。
图11是本发明的第二实施方式的半导体发光元件的剖面结构示意图。
图12是适用于本发明的第三实施方式的半导体发光元件及其制造方法的GaAs衬底的剖面结构示意图。
图13是适用于本发明的第三实施方式的半导体发光元件及其制造方法的LED的剖面结构示意图。
图14是本发明的第三实施方式的半导体发光元件的剖面结构示意图。
图15是适用于本发明的第四实施方式的半导体发光元件及其制造方法的Si衬底的剖面结构示意图。
图16是适用于本发明的第四实施方式的半导体发光元件及其制造方法的LED的剖面结构示意图。
图17是适用于本发明的第四实施方式的半导体发光元件及其制造方法的LED的平面构图结构示意图。
图18是适用于本发明的第四实施方式的半导体发光元件及其制造方法的LED的其他平面构图结构示意图。
图19是说明本发明的第四实施方式的半导体发光元件制造方法的一个步骤的剖面结构示意图。
图20是说明本发明的第四实施方式的半导体发光元件制造方法的一个步骤的剖面结构示意图。
图21是说明本发明的第四实施方式的半导体发光元件制造方法的一个步骤的剖面结构示意图。
图22是说明本发明的第四实施方式的半导体发光元件制造方法的一个步骤的剖面结构示意图。
图23是说明本发明的第四实施方式的半导体发光元件制造方法的一个步骤的剖面结构示意图。
图24是说明本发明的第四实施方式的半导体发光元件制造方法的一个步骤的剖面结构示意图。
图25是说明本发明的第四实施方式的变形例的半导体发光元件制造方法的一个步骤的剖面结构示意图。
图26是说明本发明的第四实施方式的其他变形例的半导体发光元件制造方法的一个步骤的剖面结构示意图。
附图标记说明
1、5、12、20、33金属层(Au层)
2、4、18金属缓冲层
3p型GaAs层
6n型GaAs层
7窗层
8n型包覆层
9多量子阱(MQW)层
10p型包覆层
11金属接触层(AuBe-Ni合金)
15、23GaAs衬底
17绝缘层
21硅(Si)层
22、27钛(Ti)层
24AlInGaP层
25n型GaAs层
26外延生长层
29表面电极层
30粗糙化处理区域
31阻止层
32、34金属缓冲层(AuGe-Ni合金)
28、35背面电极层
40气隙
具体实施方式
下面，参照附图来说明本发明的实施方式。下述的关于附图的记载中，对于相同或类似的部分使用相同或类似的附图标记。其中，应注意的是：附图是示意性的，其与现实物体之间存在差异。另外，各附图之间当然也存在尺寸关系或比例彼此不同的部分。
另外，下面表示的实施方式是对用于将本发明的技术构思具体化的装置或方法的一种例示，本发明的实施方式中，各构成部件的配置等并不限于下述的配置。本发明的实施方式在权利要求书中能够加入各种变更。
(第一实施方式)
(元件结构)
如图4(a)所示，适用于本发明的第一实施方式的半导体发光元件及其制造方法的p型或n型GaAs衬底具有：p型或n型GaAs层(3、6)和金属层1，金属层1配置在形成有间距L、宽度W的条纹状沟槽的p型或n型GaAs层(3、6)的表面。条纹状沟槽的宽度W，例如约10μm、约30μm、或约60μm，间距L，例如约100μm、200μm、410μm、1000μm、或2000μm左右。另外，沟槽部并不限定于条纹状，也可以是格子状、点状、漩涡状、六角形图案状等。另外，沟槽部的深度形成为与条纹的宽度W相同、或比条纹的宽度W浅。
图4(b)表示利用晶片接合技术将LED与图4(a)所示的GaAs衬底彼此贴合而形成的半导体发光元件的示意性的剖面结构。LED一侧，表示出了例如由外延生长形成的p型包覆层10和形成于p型包覆层10上的金属层12，其他的活性层等省略图示。使用在GaAs层(3、6)的表面配置的金属1，将LED与GaAs衬底贴合，同时在沟槽部的金属1和金属层12之间存在气隙40。
即，利用晶片接合技术将LED贴合于GaAs衬底的时候，通过在GaAs衬底表面形成这样的沟槽部，能够形成空气逸出通道，进而能够缓和在高温加热时由于热膨胀产生的应力。其结果是能够防止半导体衬底、绝缘膜、金属层的膨胀系数的差异导致的各层间的剥落。
图4(c)进而表示芯片化后的示意性剖面结构图。在形成于p型或n型GaAs衬底的表面的条纹状的沟槽部中形成的气隙40包含在完成的芯片内。在间距L太的时候，也存在气隙40不包含在芯片内的情况。
作为适用于第一实施方式的半导体发光元件及其制造方法的GaAs衬底的导电型，p型或n型都能够适用。图5表示本发明的第一实施方式的半导体发光元件及其制造方法的p型GaAs衬底的示意性剖面结构，图6表示n型GaAs衬底的示意性剖面结构。另外，图7表示适用于本发明的第一实施方式的半导体发光元件及其制造方法的LED的示意性剖面结构。
图8表示涉及利用晶片接合技术将图7所示的LED与图5及图6所示的p型或n型GaAs衬底彼此贴合而形成的第一实施方式的半导体发光元件的示意性剖面结构。
如图5所示，适用于第一实施方式的半导体发光元件及其制造方法的p型GaAs衬底，具有：表面形成有多个沟槽部的n型GaAs层3、在p型GaAs层3的表面、沟槽部的侧壁及沟槽部的底面配置的金属缓冲层2、配置于金属缓冲层2上的金属层1、配置于p型GaAs层3的背面的金属缓冲层4、配置于金属缓冲层4的与p型GaAs层3相对一侧的表面上的金属层5。
如图6所示，适用于第一实施方式的半导体发光元件及其制造方法的n型GaAs衬底，具有：表面形成有多个沟槽部的n型GaAs层6、在n型GaAs层6的表面、沟槽部的侧壁及沟槽部的底面配置的金属缓冲层2、配置于金属缓冲层2上的金属层1、配置于n型GaAs层6的背面的金属缓冲层4、配置于金属缓冲层4的与n型GaAs层6相对一侧的表面上的金属层5。
在图5的结构中，金属层1、5都是由Au层形成，金属缓冲层2、4由于与p型GaAs层3接触，例如可以由AuBe层形成。另外，在图6的结构中，金属层1、5都是由Au层形成，金属缓冲层2、4由于与n型GaAs层6接触，例如可以由AuGe层形成。
如图7所示，适用于本发明的第一实施方式的半导体发光元件及其制造方法的LED的示意性剖面结构，具有：金属层12、配置于金属层12上的金属接触层11、配置于金属接触层11上的p型包覆层10、配置于p型包覆层10的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。
在图7的结构中，金属层12例如由Au层形成。另外，金属接触层11例如由AuBe层或AuBe与Ni的合金层等形成。P型包覆层10例如由AlGaAs层或导电型为p-型的AlGaAs层和导电型为p+型的AlGaAs层的多层结构形成，厚度约为0.1μm左右。MQW层9例如由将大约100对由GaAs/GaAlAs层构成的异质结对进行层积而成的MQW结构构成，厚度例如约为1.6μm左右。n型包覆层8例如由n型AlGaAs层形成，厚度例如约为0.1μm左右。窗层7例如由AlGaAs层的多层结构和在该AlGaAs层的多层结构上形成的GaAs层构成，整体的厚度约为0.95μm左右。
如图8所示，第一实施方式的半导体发光元件，利用晶片接合技术将图7所示的LED结构与图5及图6所示的p型乃至n型GaAs衬底彼此贴合而成。
即，如图8所示，第一实施方式的半导体发光元件，由p(n)型GaAs衬底结构和LED结构构成，p(n)型GaAs衬底结构具有：表面形成有多个沟槽部的p(n)型GaAs层3(6)，在p(n)型GaAs层3(6)的表面、沟槽部的侧壁及沟槽部的底面配置的金属缓冲层2，配置于金属缓冲层2上的金属层1，配置于p(n)型GaAs层3(6)的背面的金属缓冲层4，配置于金属缓冲层4的与p(n)型GaAs层3(6)相对一侧的表面上的金属层5；LED结构配置于该p(n)型GaAs衬底上，其具有：金属层12，配置于金属层12上的金属接触层11，配置于金属接触层11上的p型包覆层10，配置于p型包覆层10上的MQW层9，配置于MQW层9上的n型包覆层8，配置于n型包覆层8上的窗层7。
使用配置于p(n)型GaAs层3(6)的表面的金属层1及金属层12，将由外延生长层构成的LED结构与p(n)型GaAs衬底结构贴合，同时在沟槽部的第一金属层和金属层12之间存在气隙40，由此，能够保持配置于p(n)型GaAs层3(6)的表面上的金属层1和金属层12之间的良好的紧密结合性，不需要势垒金属而能够形成反射率良好的金属反射层。因此，也就不存在来自于Au-Sn合金层的Sn扩散的问题。
金属反射层由预先配置于LED结构一侧的金属层12形成。由于通过p型包覆层10与金属层12的界面形成镜面，因而来自LED的放射光会在该界面上被反射。金属接触层11是用于得到金属层12与p型包覆层之间的欧姆接触的层，其存在于金属层12与p型包覆层10之间的界面，从而形成镜面的一部分。
如图8所示，第一实施方式的半导体发光元件，通过由Au层同时形成金属层1及金属层12，能够利用热压接技术将由外延生长层构成的LED结构一侧的金属层12与GaAs衬底一侧的金属层1贴合。
贴合的条件为，例如大约250℃～700℃，优选300℃～400℃，热压接的压力为，例如大约10MPa～20MPa左右。通过设置气隙40，相较于整个面都紧密结合的结构，金属层1与金属层12的接触面积减少。通过设置气隙40，其结果是使上记热压接的压力向接触面积相对减少的金属层1与金属层12的接触面积加压，在对金属层1与金属层12进行热压接时，贴合强度增大。因此，将由外延生长层构成的LED结构与p(n)型GaAs衬底贴合的时候，由于存在气隙40，能够保持配置于p(n)GaAs层3(6)的表面上的金属层1和金属层12之间的良好的紧密结合性。
根据第一实施方式的半导体发光元件，能够保持金属层1与金属层12之间的紧密结合性，同时通过使用由Au构成的金属层12，在LED一侧的结构中形成光反射率良好的金属反射层，因此能够追求LED的高亮度化。
(第二实施例)
(元件结构)
如图9所示，适用于第二实施方式的半导体发光元件及其制造方法的LED，具有：金属层12、配置于金属层12上且被构图的金属接触层11及绝缘层17、配置于被构图的金属接触层11及绝缘层17上的p型包覆层10、配置于p型包覆层10的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。
在图9的结构中，金属层12例如由Au层形成，厚度例如约为2.5～5μm左右。另外，金属接触层11例如由AuBe层或AuBe与Ni的合金层等形成，厚度例如与绝缘层17同等程度，大约为450nm左右。绝缘层17例如由氧化硅膜、氮化硅膜、SiON膜、SiOx Ny膜、或这些膜的多层膜等形成。p型包覆层10例如由AlGaAs层或导电型为p-型的AlGaAs层和导电型为p+型的AlGaAs层的多层结构形成，厚度约为0.1μm左右。MQW层9例如由将大约100对由GaAs/GaAlAs层构成的异质结对进行层积的MQW结构构成，厚度例如约为1.6μm左右。n型包覆层8例如由n型AlGaAs层形成，厚度例如约为0.1μm左右。窗层7例如由AlGaAs层的多层结构和在该AlGaAs层的多层结构上形成的GaAs层构成，整体的厚度约为0.95μm左右。
(第二实施方式的变形例)
如图10所示，适用于第二实施方式的变形例的半导体发光元件及其制造方法的LED，具有：金属层12、配置于金属层12上且被构图的金属缓冲层18、配置于缓冲层18上且被构图的金属接触层11及绝缘层17，配置于被构图的金属接触层11及绝缘层17上的p型包覆层10、配置于p型包覆层10上的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。
在图10的结构中，金属缓冲层18例如由Ag、Al、Ni、Cr或W层形成。由于Au形成的金属层12吸收蓝色光、紫外光，因而为了反射这样的短波长侧的光，优选具有由Ag、Al等构成的金属缓冲层18。在图10的结构中，金属缓冲层18以外的各层的结构与图9的结构相同，因而省略其说明。
如图11所示，第二实施方式的半导体发光元件为利用晶片接合技术将GaAs衬底15与图9及图10所示的LED结构彼此贴合而形成。
图11表示利用晶片接合技术将p型或n型的GaAs衬底15与图10所示的LED结构彼此贴合而形成的第二实施方式的变形例的半导体发光元件的示意性剖面结构。另外，在图11中，省略了在GaAs衬底15上配置的例如由Au层构成的金属层的图示。或者，另外也可能不在GaAs衬底15上配置Au层等金属层，可以仅利用金属层12贴合GaAs衬底15与LED结构。
即，如图11所示，第二实施方式的变形例的半导体发光元件，由GaAs衬底15和LED结构构成，LED结构配置于GaAs衬底15上，具有金属层12、配置于金属层12上的金属缓冲层18、配置于金属缓冲层18上且被构图的金属接触层11及绝缘层17、配置于被构图的金属接触层11及绝缘层17上的p型包覆层10、配置于p型包覆层10上的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。
通过使用金属层12，将由外延生长层构成的LED结构与GaAs衬底15贴合，能够形成反射率良好的金属反射层。金属反射层由预先配置在LED结构一侧的金属层12构成。由于通过绝缘层17与金属层12或金属缓冲层18的之间界面形成镜面，因而来自LED的放射光会在该镜面被反射。金属接触层11是用于实现金属层12或金属缓冲层18与p型包覆层10之间的欧姆接触的层，其存在于金属层12与p型包覆层10之间的界面，具有与绝缘层17相同程度的厚度。
当金属接触层11的构图宽度宽的时候，由于实质的发光区域被限制，因而面积效率降低且发光效率减少。另一方面，当金属接触层11的构图宽度窄的时候，由于金属接触层11的面积电阻增大、LED的顺时针方向电压Vf上升，因而存在最合适的构图宽度及构图结构。在几种构图例中，存在以六角形为基础的蜂窝状构图结构或以圆形以基础的点构图结构。关于这些构图形状，将结合第四实施方式，在图17及图18中进行说明。
第二实施方式及其变形例中的半导体发光元件，与图8所示的第一实施方式相同，通过使配置于GaAs衬底上的金属层及配置LED一侧的金属层12都由Au层形成，能够利用热压接技术将由外延生长层构成的LED结构一侧的金属层12与GaAs衬底一侧的金属层(图示略)贴合。
贴合的条件例如为大约250℃～700℃，优选300℃～400℃，热压接的压力例如为大约10MPa～20MPa左右。
根据第二实施方式及其变形例中的半导体发光元件，通过在成为金属反射层的金属层12或金属缓冲层18与p型包覆层10等半导体层之间形成透明的绝缘层17，能够避免p型包覆层10等半导体层与金属层12接触，防止光的吸收，从而形成反射率良好的金属反射层。
为了将透明绝缘层17构图并实现欧姆接触，利用剥离技术蒸镀由AuBe等构成的金属接触层11。
其后，蒸镀用于在绝缘膜17上贴合GaAs衬底15的Au层，从而形成金属层12。
根据第二实施方式及其变形例的半导体发光元件，通过使透明绝缘膜17存在于金属反射层与半导体之间，能够避免p型包覆层10等半导体层与金属层12的接触，防止光的吸收，从而形成反射率良好的金属反射层，因此可以追求LED的高亮度化。
另外，根据第二实施方式及其变形例的半导体发光元件，通过在绝缘膜17与金属层12之间形成由Ag或Al等构成的金属缓冲层18，可以利用Au有效地反射反射率低的紫外线等短波长光，从而能够追求LED的高亮度化。
另外，根据第二实施方式及其变形例的半导体发光元件，由于在p型包覆层与金属反射层的界面上光不被吸收，因而能够追求LED的高亮度化。
(第三实施方式)
(元件结构)
如图12所示，适用于第三实施方式的半导体发光元件及其制造方法的p型或n型GaAs衬底结构具有：表面形成有多个沟槽部的GaAs衬底15和在n型GaAs衬底15的表面、沟槽部的侧壁及沟槽部的底面配置的金属层20。
在图12的结构中，金属层20例如由Au层形成。
如图13所示，适用于本发明的第三实施方式的半导体发光元件及其制造方法的LED的示意性剖面结构，具有：金属层12、配置于金属层12上的p型包覆层10、配置于p型包覆层10的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。
在图13的结构中，金属层12例如由Au层形成，厚度例如约为1μm左右。另外，p型包覆层10例如由AlGaAs层或导电型为p-型的AlGaAs层和导电型为p+型的AlGaAs层的多层结构形成，整体厚度例如约为0.1μm左右。MQW层9例如由将大约80～100对由GaAs/GaAlAs层构成的异质结对进行层积而成的MQW结构构成，整体厚度例如约为1.6μm左右。n型包覆层8例如由n型AlGaAs层形成，厚度例如约为0.1μm左右。窗层7例如由AlGaAs层的多层结构和在该AlGaAs层的多层结构上形成的GaAs层构成，整体的厚度约为0.95μm左右。
如图14所示，第三实施方式的半导体发光元件，利用晶片接合技术将图13所示的LED结构与图12所示的p型或n型GaAs衬底彼此贴合而形成。沟槽部的金属层20与金属层12之间存在气隙40。
即，如图14所示，第三实施方式的半导体发光元件，由GaAs衬底结构和LED结构构成，GaAs衬底结构具有：表面形成有多个沟槽部的GaAs衬底15、在GaAs衬底15的表面、沟槽部的侧壁及沟槽部的底面配置的金属层20；LED结构配置于该GaAs衬底结构上，其具有：金属层12、配置于金属层12上的p型包覆层10、配置于p型包覆层10上的MQW层9、配置于MQW层9上的n型包覆层8、配置于n型包覆层8上的窗层7。在形成于GaAs衬底15的表面的条纹状的沟槽部中形成的气隙40包含在制成的芯片内。在沟槽的间距大的时候，也存在气隙40不包含在制成的芯片内的情况。
金属反射层由预先配置于LED结构一侧的金属层12形成。由于通过p型包覆层10与金属层12之间的界面形成镜面，因而来自LED的放射光会在该镜面被反射。
如图14所示，第三实施方式的半导体发光元件中，金属层20及金属层12都由Au层形成，由此能够利用热压接技术将由外延生长层构成的LED结构一侧的金属层12与GaAs衬底一侧的金属层20贴合。由于在沟槽部的金属层20和金属层12之间存在气隙40，因而能够保持配置于GaAs衬底15的表面上的金属层20和金属层12之间的良好的紧密结合性，从而不需要势垒金属而能够形成反射率良好的金属反射层。
贴合的条件例如为大约250℃～700℃，优选300℃～400℃，热压接的压力例如为大约10MPa～20MPa左右。通过设置气隙40，相比于整个面紧密结合的结构，金属层20与金属层12的接触面积减少。通过设置气隙40，其结果是，使上记热压接的压力施加在接触面积相对减少的金属层20与金属层12的接触面积上，在金属层20与金属层12进行热压接的时候，贴合强度增大。因此，将由外延生长层构成的LED结构与GaAs衬底结构贴合的时候，由于存在气隙40，因而能够保持配置于GaAs衬底15的表面上的金属层20和金属层12之间的良好的紧密结合性。
根据第三实施方式的半导体发光元件及其制造方法，为了防止向GaAs衬底入射的光被吸收，作为反射层使用金属使光全反射，从而能够防止向GaAs衬底入射的光被吸收。作为贴合用半导体衬底的材料，使用GaAs、Si等不透明的半导体衬底材料。
使用Au层作为GaAs衬底15一侧的金属层20，也使用Au层作为具有外延生长层的LED一侧的金属层12，使金属层20与金属层12结合，将用于结合的金属层12作为金属反射层从而形成光的反射层。
根据第三实施方式的半导体发光元件及其制造方法，为了防止向GaAs衬底入射的光被吸收，作为反射层使用金属使光全反射，从而能够防止向GaAs衬底入射的光被吸收，能够反射任何角度的光，因此能够追求LED的高亮度化。
(第四实施方式)
(元件结构)
如图15所示，适用于第四实施方式的半导体发光元件及其制造方法的硅衬底结构，具有：表面形成有多个沟槽部的硅衬底21、在硅衬底21的表面、沟槽部的侧壁及沟槽部的底面配置的钛(Ti)层22、和在钛(Ti)层22的表面、沟槽部的侧壁及沟槽部的底面配置的金属层20。
在图15的结构中，硅衬底21的厚度例如约为130μm左右，金属层20，例如由Au层形成，厚度约为2.5μm左右。
如图16所示，适用于本发明的第四实施方式的半导体发光元件及其制造方法的LED具有：GaAs衬底23、配置于GaAs衬底23上的AlInGaP层24、配置于AlInGaP层24上的n型GaAs层25、配置于n型GaAs层25上的外延生长层26、配置于外延生长层26上且被构图的金属接触层11及绝缘层17、配置于被构图的金属接触层11及绝缘层17上的金属层12。
在图16的结构中，GaAs衬底23的厚度例如约为300μm左右；AlInGaP层24的厚度例如约为350nm左右；n型GaAs层25经由AlInGaP层24作为GaAs衬底23与外延生长层26之间的接触层发挥作用，其厚度例如约为500nm左右；外延生长层26具有由AlGaAs层构成的n型窗层及n型包覆层、由多个GaAs/AlGaAs的异质结对构成的MQW层、和由AlGaAs层构成的n型包覆层及由AlGaAs层/GaP层构成的p型窗层。MQW层例如由将大约100对由GaAs/GaAlAs层构成的异质结对进行层积而形成的MQW结构构成，其厚度例如大约为1.6μm左右。
另外，金属接触层11例如由AuBe层或AuBe与Ni的合金层等形成，厚度例如与绝缘层17同等程度，约为450nm左右。
金属接触层11也可以形成为例如Au/AuBe-Ni合金/Au等的层积结构。绝缘层17例如由氧化硅膜、氮化硅膜、SiON膜、SiOx Ny膜、或这些膜的多层膜等形成。
金属层12例如由Au层形成，厚度例如约为2.5～5μm左右。外延生长层26内的p型包覆层，例如由AlGaAs层或导电型为p-型的AlGaAs层和导电型为p+型的AlGaAs层的多层结构形成，厚度例如约为0.1μm左右。外延生长层26内的n型包覆层例如由n型AlGaAs层形成，厚度例如约为0.1μm左右。n型窗层例如由AlGaAs层的多层结构和在AlGaAs层的多层结构上形成的GaAs层构成，整体的厚度例如约为0.95μm左右。P型窗层例如由AlGaAs层的多层结构和在AlGaAs层的多层结构上形成的GaP层构成，整体的厚度例如约为0.32μm左右
如图19～图24所示，第四实施方式的半导体发光元件，利用晶片接合技术将图16所示的LED结构与图15所示的硅衬底相互贴合而形成。沟槽部的金属层20与金属层12之间存在气隙40。
即，如图24所示，第四实施方式的半导体发光元件具有硅衬底结构和LED结构，硅衬底结构具有：表面形成有多个沟槽部的硅衬底21，在硅衬底21的表面、沟槽部的侧壁及沟槽部的底面配置的钛(Ti)层22，和在钛(Ti)层22的表面、沟槽部的侧壁及沟槽部的底面配置的金属层20；LED结构具有：配置于金属层20上的金属层12，配置于金属层12上且被构图的金属接触层11及绝缘层17，配置于被构图的金属接触层11及绝缘层17上且在露出的表面具有粗糙化处理区域30(将露出的n型GaAs层25进行粗糙化处理而形成的区域)的外延生长层26，配置于外延生长层26上且被构图的n型GaAs层25，和配置于n型GaAs层25上且同样被构图的表面电极层29。在形成于硅衬底21的表面上的条纹状的沟槽部中形成的气隙40包含在制成的芯片内。在沟槽的间距大的时候，也存在气隙40不包含在制成的芯片内的情况。
此外，在硅衬底结构中，在硅衬底21的背面配置有钛层27和背面电极层28。
另外，在外延生长层26和n型GaAs层25之间，如后述的图26所示，还可以配置用于防止电流集中的阻止层31。作为这种情况下的阻止层31的材料可以使用GaAs，其厚度例如约为500nm左右。
如图24所示，在第四实施方式的半导体发光元件中，通过使用金属层12将由外延生长层构成的LED结构与硅衬底结构贴合，能够形成反射率良好的金属反射层。金属反射层由预先配置在LED结构一侧的金属层12形成。由于通过绝缘层17与金属层12之间的界面形成镜面，因而来自LED的放射光会在该镜面上被反射。金属接触层11是用于实现金属层12与外延生长层26之间的欧姆接触的层，其存在于金属层12与外延生长层26之间的界面，具有与绝缘层17相同程度的厚度。
如图19～图24所示，第四实施方式的半导体发光元件中，由于金属层20及金属层12都由Au层形成，能够利用热压接技术将由外延生长层构成的LED结构一侧的金属层12与硅衬底21一侧的金属层20贴合。由于在沟槽部的金属层20和金属层12之间存在气隙40，因而能够保持配置于硅衬底21的表面上的金属层20和金属层12之间的良好的紧密结合性，从而不需要势垒金属而能够形成反射率良好的金属反射层。
贴合的条件例如为大约250℃～700℃，优选300℃～400℃，热压接的压力例如为大约10MPa～20MPa左右。通过设置气隙40，相比于整个面紧密结合的结构，使金属层20与金属层12的接触面积减少。通过设置气隙40，其结果是使上记热压接的压力变成向接触面积相对减少的金属层20与金属层12的接触面积加压，在金属层20与金属层12进行热压接的时候，贴合强度增大。因此，将由外延生长层构成的LED结构与硅衬底贴合的时候，由于存在气隙40，能够保持配置于硅衬底21的表面上的金属层20和金属层12之间的良好的紧密结合性。
(平面构图结构)
当金属接触层11的构图宽度很宽的时候，由于实质的发光区域被限制，因而面积效率降低且发光效率减少。另一方面，当金属接触层11的构图宽度窄的时候，由于金属接触层11的面积电阻增大、LED的顺向电压Vf上升。因此，存在最合适的构图宽度W及构图间距D1。在几种构图例中，存在以六角形为基础的蜂窝状构图结构或以圆点以基础的圆点构图结构。
如图17所示，适用于本发明的第四实施方式的半导体发光元件及其制造方法的LED的示意性平面构图结构，存在以六角形为基础结构的蜂窝状构图。在图17中，用宽W表示的形状部分表示图16中的、例如由AuBe层或AuBe和Ni的合金层等形成的金属接触层11的构图，具有宽度D1的六角形构图相当于绝缘层17的部分、表示对来自LED的放射光进行导光的区域。宽D1例如约为100μm左右，线宽度W为约5μm～约11μm左右。
如图18所示，适用于本发明的第四实施方式的半导体发光元件及其制造方法的LED的其他示意性平面构图结构，具有以圆形为基础的点状构图。在图18中，用宽度d表示的形状部分表示图16中的、例如由AuBe层或AuBe和Ni的合金层等形成的金属接触层11的构图，以幅度为D2构图间距配置。在图18中，宽度为d、构图间距为D2的圆形构图部分以外的区域相当于绝缘层17的部分，表示对来自LED的放射光进行导光的区域。构图间隔D2例如约为100μm左右，宽度d约为5μm～约11μm左右。
另外，适用于本发明的第四实施方式的半导体发光元件及其制造方法的LED的示意性平面构图结构，不限于六角形蜂窝状构图、圆点状构图，而且能够适用将三角形构图、矩形构图、六角形构图、八角形构图、圆形点状构图等随机配置的随机构图。
适用于第四实施方式的半导体发光元件的LED的示意性平面构图结构，只要将金属配线构图的宽度确定为确保导光区域的面积而不降低来自LED的发光亮度，且也可以确保使LED的顺向电压Vf不上升的程度即可。
(制造方法)
下面说明涉及第四实施方式的半导体发光元件的制造方法。
图15～图16及图19～图24表示说明第四实施方式的半导体发光元件的制造方法的一个步骤的示意性剖面结构。
(a)首先，如图15所示，准备贴合用的硅衬底结构，及如图16所示准备贴合用的LED结构。
在硅衬底结构中，使用溅射法、真空蒸镀法等依次在表面形成有多个沟槽部的硅衬底21的表面、沟槽部的侧壁及沟槽部的底面上形成钛(Ti)层22，在钛(Ti)层22的表面、沟槽部的侧壁及沟槽部的底面上形成由Au等构成的金属层20。
在LED结构中，使用分子束外延生长法(MBE：Molecular Beam Epitaxy)、MOCVD(Metal Organic Chemical Vapor Deposition)法等依次形成GaAs衬底23上的AlInGaP层24、n型GaAs层25、外延生长层26。然后，使用剥离法在外延生长层26上，相对被构图的绝缘层17，形成金属接触层11及金属层12.
(b)然后，如图19所示，将图15所示的贴合用硅衬底结构及图16所示的贴合用LED结构贴合在一起。在贴合步骤中，例如，在热压接温度约340℃左右、热压接压力约18MPa左右、热压接时间约为10分钟左右的条件下，使用压机实施贴合。
(c)然后，如图20所示，对于硅衬底21的背面，利用溅射法、真空蒸镀法等依次形成钛层27及由Au构成的背面电极层28。在不使钛层27介于Au层和硅衬底21之间的时候，如果为了实现欧姆接触而实施烧结，则硅衬底21与Au层的接合部的Au会变成AuSi硅化物，导致反射率降低。因此，钛层27具有作为用于将硅衬底21与背面电极层28的Au层的结合的结合用金属的作用。为防止Au层生成AuSi硅化物，需要钨(W)来作为势垒金属，作为此时的结构，需要从衬底一方由硅衬底/Ti/W/Au形成金属层。
(d)然后，如图21所示，利用抗蚀剂等保护背面电极层28后，通过蚀刻除去GaAs衬底23。例如使用氨水/过氧化水构成的蚀刻液，蚀刻时间大约65～85分钟左右。这里，AlInGaP层24作为蚀刻停止层发挥重要作用。
(e)然后，如图22所示，使用盐酸系的蚀刻液，除去AlInGaP层24。蚀刻时间例如大约1分半左右。
(f)然后，如图23所示，利用溅射法、真空蒸镀法等形成表面电极层29后，进行构图。使表面电极层29的图案与金属接触层11的图案大体一致。作为表面电极层29的材料，可以使用例如Au/AuGe-Ni合金/Au构成的层积结构。这里，n型GaAs层25具有防止表面电极层29剥落的功能。
(g)然后，如图24所示，实施粗糙化处理，除去表面电极层29正下方的n型GaAs层25以外的n型GaAs层25。作为粗糙化处理的条件，例如可以在大约30℃～50℃、时间约为5sec～15sec左右的条件下，使用硝酸-硫酸系的蚀刻液进行蚀刻。此外，作为粗糙化处理的前处理，可以使用氢氟酸的稀薄溶液蚀刻n型GaAs层25，从而除去形成于表面的GaO2膜。蚀刻时间例如大约3分钟左右。
此外，作为钛层22及钛层27的替代物，可以使用例如钨(W)势垒金属、铂(Pt)势垒金属等。
根据以上说明，如图24所示，制作完成使用硅衬底21的、本发明的第四实施方式的半导体发光元件。
(第四实施方式的变形例)
图25表示说明第四实施方式变形例的半导体发光元件的制造方法的一个步骤的示意性剖面结构。另外，图26表示说明第四实施方式其他变形例的半导体发光元件的制造方法的一个步骤的示意性剖面结构。
如图25所示，第四实施方式的变形例的半导体发光元件，利用晶片接合技术将图16所示的LED结构与具有与图15相同结构的GaAs衬底彼此贴合而形成。沟槽部的金属层33与金属层12之间存在气隙40。
即，如图25所示，第四实施方式的变形例的半导体发光元件，具有GaAs衬底结构和LED结构，GaAs衬底结构具有：表面形成有多个沟槽部的GaAs衬底15，在GaAs衬底15的表面、沟槽部的侧壁及沟槽部的底面配置的金属缓冲层(AuGe-Ni合金层)32，和在金属缓冲层32的表面、沟槽部的侧壁及沟槽部的底面配置的金属层(Au层)33；LED结构具有：配置于金属层33上的金属层12，配置于金属层12上且被构图的金属接触层11及绝缘层17，配置于被构图的金属接触层11及绝缘层17上且在露出的表面具有粗糙化处理区域30(将露出的n型GaAs层25进行粗糙化处理而形成的区域)的外延生长层26，配置于外延生长层26上且被构图的n型GaAs层25，和配置于n型GaAs层25上且同样被构图的表面电极层29。在形成于GaAs衬底15的表面上的条纹状的沟槽部中形成的气隙40包含在制成的芯片内。在沟槽的间距大的时候，也存在气隙40不包含在制成的芯片内的情况。
此外，在GaAs衬底结构中，在GaAs衬底15的背面配置有金属缓冲层(AuGe-Ni合金层)34和背面电极层35。
另外，如图26所示，在外延生长层26和n型GaAs层25之间，还可以配置用于防止电流集中的阻止层31。作为这种情况下的阻止层的材料，能够适用GaAs，其厚度例如约为500nm左右。
如图25所示，在第四实施方式的变形例的半导体发光元件中，通过使用金属层12将由外延生长层构成的LED结构与GaAs衬底结构贴合，能够形成反射率良好的金属反射层。金属反射层由预先配置在LED结构一侧的金属层12形成。由于通过绝缘层17与金属层12之间的界面形成镜面，因而来自LED的放射光会在该镜面上被反射。金属接触层11是用于实现金属层12与外延生长层26之间的欧姆接触的层，其存在于金属层12与外延生长层26的界面，具有与绝缘层17相同程度的厚度。
如图25及图26所示，第四实施方式的变形例及其他变形例的半导体发光元件中，金属层33及金属层12都由Au层形成，因此能够利用热压接技术将由外延生长层构成的LED结构一侧的金属层12与GaAs衬底15一侧的金属层33贴合。由于在沟槽部的金属层33和金属层12之间存在气隙40，因而能够保持配置于GaAs衬底15的表面上的金属层33和金属层12之间的良好的紧密结合性，从而不需要势垒金属而能够形成反射率良好的金属反射层。
贴合的条件为例如大约250℃～700℃，优选300℃～400℃，热压接的压力为例如大约10MPa～20MPa左右。通过设置气隙40，相比于全整个面都紧密结合的结构，使金属层33与金属层12之间的接触面积减少。通过设置气隙40，其结果是使上记热压接的压力向接触面积相对减少的金属层33与金属层12的接触面积加压，在金属层33与金属层12进行热压接的时候，贴合强度增大。因此，将由外延生长层构成的LED结构与GaAs衬底结构贴合的时候，由于存在气隙40，能够保持配置于GaAs衬底15的表面上的金属层33和金属层12之间的良好的紧密结合性。
在图25及图26的结构中，形成于GaAs衬底15的背面的金属缓冲层34例如由AuGe-Ni合金层形成，厚度例如约为100nm左右。另外，背面电极层35由Au层形成，厚度约为500nm左右。形成于GaAs衬底15的背面的金属缓冲层32，例如由AuGe-Ni合金层形成，厚度例如约为100nm左右。而且，金属层33由Au层形成，厚度约为1μm左右。
图15～图16及图19～图24所示的第四实施方式的半导体发光元件的制造方法的各个步骤与第四实施方式变形例的半导体发光元件的制造方法相同，因而省略其说明。
适用于本发明的第四实施方式变形例的半导体发光元件及其制造方法的LED的示意性平面构图结构，也可以适用与图17或图18相同的构造。
另外，在第二实施方式的变形例的半导体发光元件中说明了在绝缘膜17与金属层12之间形成由Ag或Al等构成的金属缓冲层18(参照图10)，在第四实施方式及其变形例的半导体发光元件中这一点也同样有效。因为通过形成由Ag或Al等构成的金属缓冲层18，可以利用Au有效地反射反射率低的紫外线等短波长光。
根据第四实施方式及其变形例的半导体发光元件及其制造方法，通过使透明绝缘膜17存在于金属层与半导体层之间，能够避免外延生长层26与金属层12接触，防止光的吸收，从而形成反射率良好的金属反射层，因此可以追求LED的高亮度化。
另外，根据第四实施方式及其变形例的半导体发光元件及其制造方法，通过在绝缘膜17与金属层12、20之间形成由Ag或Al等构成的金属缓冲层，可以利用Au有效地反射反射率低的紫外线等短波长的光，从而能够追求LED的高亮度化。
另外，根据第四实施方式及其变形例的半导体发光元件及其制造方法，由于避免外延生长层26与金属层12接触，光不能够在外延生长层26与金属反射层的界面上被吸收，因而能够追求LED的高亮度化。
根据第四实施方式及其变形例的半导体发光元件及其制造方法，为了防止向硅衬底或GaAs衬底入射的光被吸收，在反射层使用金属使光发生全反射，从而防止向硅衬底或GaAs衬底入射的光被吸收，能够反射任何角度的光，因此能够追求LED的高亮度化。
(其他的实施方式)
如上所述，通过第一～第四实施方式记载了本发明，构成此公开的一部分的论述及附图不应该被理解为限定本发明的内容。通过该公开，本领域的技术人员能够明确了解各种替代实施方式、实施例及运用技术。
在本发明的第一至第四实施方式的半导体发光元件及其制造方法中，作为半导体衬底，主要以硅衬底、GaAs衬底为例进行了说明，但是也可以充分利用Ge、SiGe、SiC、GaN衬底或SiC上的GaN外延衬底等。
作为本发明第一～第四实施方式的半导体发光元件，主要以LED为例进行了说明，但是也可以构成激光二极管(LD：Laser Diode)，在这种情况下，也可以构成分布反馈型(DFB：Distributed Feedback)LD、分布布拉格反射型(DBR)LD、面发光LD等。
这样一来，本发明包括这里所没有记载的各种实施方式。
工业实用性
关于本发明的半导体发光元件，能够普遍利用具有GaAs衬底、Si衬底等不透明衬底的LED元件、LD元件等半导体元件。

Claims (20)

1、一种半导体发光元件，其特征在于，
由GaAs衬底结构和发光二极管结构构成，
所述GaAs衬底结构具有：
表面形成有多个沟槽部的GaAs层、
配置在所述GaAs层的所述表面、所述沟槽部的侧壁及所述沟槽部的底面的第一金属缓冲层、
配置于所述第一金属缓冲层上的第一金属层、
配置于所述GaAs层的背面的第二金属缓冲层、
配置于所述第二金属缓冲层的与所述GaAs层相反一侧表面上的第二金属层；
所述发光二极管结构配置于所述GaAs衬底结构上，其具有：
第三金属层、
配置于所述第三金属层上的金属接触层、
配置于所述金属接触层上的p型包层、
配置于所述p型包层的多量子阱层、
配置于所述多量子阱层上的n型包层、
配置于所述n型包层上的窗层；
使用配置在所述GaAs层的所述表面的所述第一金属层及所述第三金属层，将所述发光二极管结构与所述GaAs衬底结构粘合，并且在所述槽部的所述第一金属层和所述第三金属层之间存在气隙。
2、根据权利要求1所述的半导体发光元件，其特征在于，
所述GaAs层的导电型为p型。
3、根据权利要求1所述的半导体发光元件，其特征在于，
所述GaAs层的导电型为n型。
4、根据权利要求1～3中任一项所述的半导体发光元件，其特征在于，
利用预先配置在所述发光二极管结构侧的所述第三金属层，形成金属反射层。
5、根据权利要求1～4中任一项所述的半导体发光元件，其特征在于，
通过利用热压接技术将配置在所述GaAs层的所述表面的所述第一金属层及所述第三金属层粘合，使所述发光二极管结构与所述GaAs衬底结构粘合。
6、一种半导体发光元件，其特征在于，
由表面形成有多个沟槽部的GaAs衬底，和发光二极管结构构成，
其中，所述发光二极管结构具有：
配置在所述GaAs衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面的金属层，
配置于所述GaAs衬底的所述表面上的金属层上且被构图的金属接触层及绝缘层、
配置于被构图的所述金属接触层和所述绝缘层上的p型包层(10)、
配置于所述p型包层上的多量子阱层、
配置于所述多量子阱层上的n型包层、
配置于所述n型包层上的窗层；
使用在所述GaAs衬底的所述表面上配置的所述金属层，将所述发光二极管结构与所述GaAs衬底粘合，并且在所述沟槽部的金属层和所述发光二极管结构之间存在气隙。
7、根据权利要求6所述的半导体发光元件，其特征在于，
还具有金属缓冲层，其配置在所述金属层上，位于所述金属层与被构图的所述金属接触层及所述绝缘层之间。
8、根据权利要求6或7所述的半导体发光元件，其特征在于，
通过利用热压接技术将所述GaAs衬底的所述表面上的所述金属层与所述GaAs衬底粘合，将所述发光二极管结构与所述GaAs衬底结构粘合。
9、一种半导体发光元件，其特征在于，
由GaAs衬底结构和发光二极管结构构成，
所述GaAs衬底结构具有：
表面形成有多个沟槽部的GaAs衬底、
配置在所述GaAs衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面上的第一金属层；
所述发光二极管结构配置于所述GaAs衬底结构上，其具有：
第二金属层、
配置于所述第二金属层上的p型包层、
配置于所述p型包层上的多量子阱层、
配置于所述多量子阱层上的n型包层、
配置于所述n型包层上的窗层；
使用所述GaAs衬底的所述表面上的所述第一金属层及所述第二金属层，将所述发光二极管结构与所述GaAs衬底粘合，并且，在所述沟槽部的所述第一金属层和所述发光二极管结构之间存在气隙。
10、根据权利要求9所述的半导体发光元件，其特征在于，
通过利用热压接技术将所述GaAs衬底的所述表面上的所述第一金属层及所述第二金属层粘合，由此使所述发光二极管结构与所述GaAs衬底结构粘合。
11、一种半导体发光元件，其特征在于，
具有硅衬底结构和LED结构，
所述硅衬底结构由表面形成有多个沟槽部的硅衬底、配置在所述硅衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面的钛层、配置于钛层上的第一金属层构成；
所述LED结构由配置于所述第一金属层上的第二金属层、配置于所述第二金属层上且被构图的金属接触层及绝缘层、配置于被构图的金属接触层及绝缘层上且在露出的表面具有粗糙化区域的外延生长层、配置于外延生长层上且被构图的n型GaAs层、配置于所述n型GaAs层且被构图的表面电极层构成；
使用所述硅衬底的所述表面上的所述第一金属层及所述第二金属层，将所述发光二极管结构与所述硅衬底结构粘合，并且在所述沟槽部的所述第一金属层和所述LED结构之间存在气隙。
12、根据权利要求11所述的半导体发光元件，其特征在于，
所述硅衬底结构中，在所述硅衬底的背面配置有背面电极层，在所述外延生长层与所述n型GaAs层之间配置用于防止电流集中的阻止层。
13、根据权利要求12所述的半导体发光元件，其特征在于，
所述阻止层是由GaAs形成的。
14、根据权利要求11～13中任一项所述的半导体发光元件，其特征在于，
通过利用热压接技术将所述硅衬底的所述表面上的所述第一金属层及所述第二金属层粘合，使所述发光二极管结构与所述硅衬底结构粘合。
15、一种半导体发光元件，其特征在于，
具有GaAs衬底结构和LED结构，
所述GaAs衬底结构由表面形成有多个沟槽部的GaAs衬底，配置在所述GaAs衬底的所述表面、所述沟槽部的侧壁及所述沟槽部的底面上的金属缓冲层，配置于所述金属缓冲层上的第一金属层构成；
所述LED结构由配置于所述第一金属层上的第二金属层、配置于所述第二金属层上且被构图的金属接触层及绝缘层、配置于被构图的所述金属接触层及所述绝缘层上且在露出的表面具有粗糙化区域的外延生长层、配置于外延生长层上且被构图的n型GaAs层、配置于所述n型GaAs层且被构图的表面电极层构成；
使用所述GaAs衬底的所述表面上的所述第一金属层及所述第二金属层，将所述发光二极管结构与所述GaAs衬底结构粘合，并且，在所述沟槽部的所述第一金属层上配置的第二金属层和所述LED结构之间存在气隙。
16、根据权利要求15所述的半导体发光元件，其特征在于，
所述GaAs衬底结构中，在所述GaAs衬底的背面配置有背面电极层，在所述外延生长层与所述n型GaAs层之间配置有用于防止电流集中的阻止层。
17、根据权利要求15或16所述的半导体发光元件，其特征在于，
通过利用热压接技术将所述GaAs衬底的所述表面上的所述第一金属层及第二金属层粘合，使所述发光二极管结构与所述GaAs衬底结构粘合。
18、根据权利要求15～17中任一项所述的半导体发光元件，其特征在于，
还具有金属缓冲层，其配置在所述金属层上，位于所述金属层与被构图的所述金属接触层及所述绝缘层之间。
19、一种半导体发光元件的制造方法，其特征在于，其包括：
准备用于粘合的半导体衬底结构及用于粘合的发光二极管结构的工序；
在所述半导体衬底结构中，在半导体衬底的表面形成多个沟槽部后，在所述半导体衬底上形成第一金属层的工序；
在所述发光二极管结构中，在GaAs衬底上依次形成AlInGaP层、n型GaAs层、外延生长层的工序；
在所述外延生长层上，针对被构图的绝缘层，形成金属接触层及第二金属层的工序；
使用所述半导体衬底的所述表面上的所述第一金属层，通过热压接技术将所述用于粘合的LED结构与所述半导体衬底粘合，并且在所述沟槽部的所述第一金属层和所述LED结构之间形成气隙的工序；
通过蚀刻除去所述GaAs衬底的工序；
除去所述AlInGaP层的工序；
在表面电极层形成构图的工序；
实施粗糙化处理，将所述表面电极层的正下方的所述n型GaAs层以外的所述n型GaAs层除去的工序。
20、根据权利要求19所述的半导体发光元件的制造方法，其特征在于，
在除去所述AlInGaP层的工序之后，且在所述表面电极层形成构图的工序之前，还具有形成用于阻止电流集中的阻止层的工序。
CN2008800199380A 2007-06-13 2008-06-06 半导体发光元件及其制造方法 Expired - Fee Related CN101681970B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP156381/2007 2007-06-13
JP2007156381A JP5123573B2 (ja) 2007-06-13 2007-06-13 半導体発光素子およびその製造方法
PCT/JP2008/060476 WO2008152988A1 (ja) 2007-06-13 2008-06-06 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN101681970A true CN101681970A (zh) 2010-03-24
CN101681970B CN101681970B (zh) 2011-08-24

Family

ID=40129593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800199380A Expired - Fee Related CN101681970B (zh) 2007-06-13 2008-06-06 半导体发光元件及其制造方法

Country Status (6)

Country Link
US (1) US8039864B2 (zh)
EP (1) EP2157623B1 (zh)
JP (1) JP5123573B2 (zh)
KR (1) KR101473038B1 (zh)
CN (1) CN101681970B (zh)
WO (1) WO2008152988A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081139A (zh) * 2010-08-23 2013-05-01 首尔Opto仪器股份有限公司 发光二极管
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599012B1 (ko) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
JP5346443B2 (ja) 2007-04-16 2013-11-20 ローム株式会社 半導体発光素子およびその製造方法
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
JP5651288B2 (ja) * 2008-03-25 2015-01-07 株式会社東芝 半導体発光素子及びその製造方法
JP2010067890A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子
JP2010251531A (ja) * 2009-04-16 2010-11-04 Rohm Co Ltd 半導体発光素子
CN101840966B (zh) * 2009-05-08 2013-07-03 晶能光电（江西）有限公司 半导体发光器件以及制备发光二极管的方法
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101728545B1 (ko) * 2010-04-23 2017-04-19 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
TWI546979B (zh) * 2012-03-05 2016-08-21 晶元光電股份有限公司 對位接合之發光二極體裝置與其製造方法
KR20140018534A (ko) * 2012-08-02 2014-02-13 엘지이노텍 주식회사 발광 소자
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
TWI563686B (en) * 2012-12-21 2016-12-21 Hon Hai Prec Ind Co Ltd Led chip and method manufacturing the same
TWI644451B (zh) * 2013-07-10 2018-12-11 晶元光電股份有限公司 發光元件
CN103594579B (zh) * 2013-11-06 2016-04-13 南昌黄绿照明有限公司 一种氮化物发光二极管的外延结构
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
KR102336432B1 (ko) * 2015-09-01 2021-12-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지
KR102573271B1 (ko) * 2018-04-27 2023-08-31 삼성전자주식회사 반도체 발광소자
US20230106189A1 (en) * 2021-10-01 2023-04-06 Lawrence Livermore National Security, Llc Patterning of diode/substrate interface to reduce thermal lensing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5565694A (en) * 1995-07-10 1996-10-15 Huang; Kuo-Hsin Light emitting diode with current blocking layer
US5759753A (en) * 1995-07-19 1998-06-02 Matsushita Electric Industrial Co., Ltd. Piezoelectric device and method of manufacturing the same
JP2907170B2 (ja) * 1996-12-28 1999-06-21 サンケン電気株式会社 半導体発光素子
JPH11103090A (ja) * 1997-09-29 1999-04-13 Hitachi Cable Ltd 発光ダイオード
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP4004378B2 (ja) * 2002-10-24 2007-11-07 ローム株式会社 半導体発光素子
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
JP4114566B2 (ja) * 2003-07-24 2008-07-09 信越半導体株式会社 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP2005223207A (ja) 2004-02-06 2005-08-18 Sharp Corp 半導体発光素子およびその製造方法
TWI244220B (en) * 2004-02-20 2005-11-21 Epistar Corp Organic binding light-emitting device with vertical structure
JP4978877B2 (ja) * 2004-06-10 2012-07-18 信越半導体株式会社 発光素子の製造方法及び発光素子
JPWO2006112039A1 (ja) * 2005-04-01 2008-11-27 松下電器産業株式会社 表面実装型光半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081139A (zh) * 2010-08-23 2013-05-01 首尔Opto仪器股份有限公司 发光二极管
CN103081139B (zh) * 2010-08-23 2015-11-25 首尔伟傲世有限公司 发光二极管
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管

Also Published As

Publication number Publication date
US20100133505A1 (en) 2010-06-03
KR20100020515A (ko) 2010-02-22
EP2157623A1 (en) 2010-02-24
JP5123573B2 (ja) 2013-01-23
EP2157623B1 (en) 2017-01-18
US8039864B2 (en) 2011-10-18
KR101473038B1 (ko) 2014-12-15
CN101681970B (zh) 2011-08-24
WO2008152988A1 (ja) 2008-12-18
JP2008311352A (ja) 2008-12-25
EP2157623A4 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
CN101681970B (zh) 半导体发光元件及其制造方法
US11616172B2 (en) Semiconductor light emitting device with frosted semiconductor layer
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
TWI489651B (zh) 發光二極體之製造方法及切斷方法
JP5584331B2 (ja) 半導体発光素子
TWI464797B (zh) 發光二極體之製造方法、切斷方法以及發光二極體
JP2012222033A (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP5981493B2 (ja) 半導体発光素子
JP5396526B2 (ja) 半導体発光素子
KR20090103217A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20210606

CF01 Termination of patent right due to non-payment of annual fee