JP2007123573A - 半導体発光素子及びその製造方法並びに半導体発光装置 - Google Patents

半導体発光素子及びその製造方法並びに半導体発光装置 Download PDF

Info

Publication number
JP2007123573A
JP2007123573A JP2005314056A JP2005314056A JP2007123573A JP 2007123573 A JP2007123573 A JP 2007123573A JP 2005314056 A JP2005314056 A JP 2005314056A JP 2005314056 A JP2005314056 A JP 2005314056A JP 2007123573 A JP2007123573 A JP 2007123573A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
main surface
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005314056A
Other languages
English (en)
Other versions
JP5032017B2 (ja
Inventor
Hidefumi Yasuda
秀文 安田
Yuko Kato
夕子 加藤
Kazuhiro Ikezawa
一浩 池澤
Toshiyuki Terada
俊幸 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37995078&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2007123573(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005314056A priority Critical patent/JP5032017B2/ja
Priority to TW095136737A priority patent/TW200731570A/zh
Priority to US11/589,087 priority patent/US7501665B2/en
Publication of JP2007123573A publication Critical patent/JP2007123573A/ja
Application granted granted Critical
Publication of JP5032017B2 publication Critical patent/JP5032017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光層から放出された光の取り出し効率を向上させる半導体発光素子及びその製造方法並びに半導体発光装置を提供すること。
【解決手段】半導体発光素子１１は、発光層８を含み、発光層８から放出される光が取り出される第１の主面と、第１の主面の反対側に設けられた第２の主面とを有する半導体積層体６と、半導体積層体６の前記第１の主面の上に設けられた電極２２と、導電性及び発光層８から放出される光に対する反射性を有し、半導体積層体６の第２の主面側に設けられた反射層２５と、を備え、反射層２５における半導体積層体６の第２の主面側の面で少なくとも電極２２に対向する部分に凹凸が形成されている。
【選択図】図１

Description

本発明は、半導体発光素子及びその製造方法並びに半導体発光装置に関し、詳しくは、発光層から光取り出し面の反対側に放出された光を光取り出し面側へと反射させる反射層を備えた半導体発光素子及びその製造方法並びに半導体発光装置に関する。
光取り出し面の反対面側に金属材料からなる反射層を設けて、発光層から、光取り出し面の反対側に放出された光をその反射層で光取り出し面側に反射させる構造を有する半導体発光素子が、例えば特許文献１に開示されている。
このような反射層を設けることで光取り出し効率の向上を図らんとするものであるが、発光層から放出された光が、反射層、素子側面、光取り出し面などで全反射を繰り返してしまうと、期待したような光取り出し効率の向上が図れない。
特開２００５−１７５４６２号公報
本発明は、発光層から放出された光の取り出し効率を向上させる半導体発光素子及びその製造方法並びに半導体発光装置を提供する。
本発明の一態様によれば、
発光層を含み、前記発光層から放出される光が取り出される第１の主面と、前記第１の主面の反対側に設けられた第２の主面と、を有する半導体積層体と、
前記半導体積層体の前記第１の主面の上に設けられた電極と、
導電性及び前記発光層から放出される光に対する反射性を有し、前記半導体積層体の前記第２の主面側に設けられた反射層と、
を備え、
前記反射層における前記半導体積層体の前記第２の主面側の面で少なくとも前記電極に対向する部分に凹凸が形成されていることを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、
発光層を含み、前記発光層から放出される光が取り出される第１の主面と、前記第１の主面の反対側に設けられた第２の主面と、を有する半導体積層体と、
前記半導体積層体の前記第１の主面の上に設けられた電極と、
導電性及び前記発光層から放出される光に対する反射性を有し、前記半導体積層体の前記第２の主面側に設けられた反射層と、
前記半導体積層体と前記反射層との間に設けられた金属化合物層と、
を備え、
前記反射層における前記金属化合物層側の面で少なくとも前記電極に対向する部分に凹凸が形成されていることを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、
実装部材と、
前記実装部材の上にマウントされた上述の半導体発光素子と、
前記半導体発光素子を封止した樹脂と、
を備えたことを特徴とする半導体発光装置が提供される。
また、本発明のさらに他の一態様によれば、
第１の基板上に、発光層を含む半導体層と、導電性を有する層と、を順に形成する工程と、
前記導電性を有する層の表面を粗面化する工程と、
前記導電性を有する層の粗面化された面に第１の金属層を形成する工程と、
第２の基板上に形成された第２の金属層を前記第２の基板ごと前記第１の金属層に接合させる工程と、
前記第２の金属層を前記第１の金属層に接合させた後、前記第１の基板を除去する工程と、
を備えたことを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、光取り出し効率を向上させて、高輝度化を図れる半導体発光素子、その製造方法、半導体発光装置が提供される。
以下に、図面を参照しつつ、本発明の実施形態について説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体発光素子１１の要部断面構造を例示する模式図である。
図２は、同半導体発光素子１１の要部上面構造を例示する模式図である。
本実施形態に係る半導体発光素子１１は、基板１６上に、反射層２５と、コンタクト層１２と、発光層８を含む半導体層６と、が積層された構造を有する。半導体層６における第１の主面（上面）は光取り出し面であり、この上にコンタクト層４を介して第１の電極２２が設けられている。基板１６の裏面には第２の電極２０が設けられている。
半導体層６は、図３に表されるように、例えば、クラッド層７、発光層（活性層）８、クラッド層９、電流拡散層１０を含む半導体の積層体である。クラッド層７、発光層８、クラッド層９、電流拡散層１０は、この順でコンタクト層１２の上に積層されている。発光層８は、これよりもバンドギャップの大きいクラッド層７、９で挟まれている。クラッド層７、９のうち一方は第１導電型、他方は第２導電型の半導体からなる。
本具体例では、例えば、クラッド層７はｐ型のＩｎＡｌＰやＩｎＧａＡｌＰからなり、クラッド層９はｎ型のＩｎＡｌＰやＩｎＧａＡｌＰからなる。発光層８は、例えば、ＩｎＧａＰ／ＩｎＧａＡｌＰの多重量子井戸構造を有する。電流拡散層１０は、例えばｎ型のＧａＡｓからなる。
あるいは、クラッド層７をｐ型のＡｌＧａＮ、発光層８をＡｌＧａＮ／ＡｌＩｎＧａＮの多重量子井戸構造、クラッド層９をｎ型のＡｌＧａＮ、電流拡散層１０をｎ型のＧａＮから構成してもよい。
もちろん、各層の材料は上記で挙げたものに限定されるものではなく、他の半導体材料を用いてもよい。また、半導体層６の構成も上記の構成に限らず、例えば電流拡散層１０がない構成であってもよい。
半導体層６と、金属からなる反射層２５と、を直接接触させると良好なオーミックコンタクトが得られないので、半導体層６と反射層２５との間にはこれら両者間の抵抗を低減させる目的でコンタクト層１２が設けられている。すなわち、コンタクト層１２は、半導体層６の第１の主面（光取り出し面）の反対側に設けられた第２の主面に接している。コンタクト層１２は、半導体層６の第２の主面を構成する半導体よりもバンドギャップが小さい半導体からなるものとすることが望ましい。例えば、クラッド層７がｐ型のＩｎＡｌＰやＩｎＧａＡｌＰである場合には、コンタクト層１２として例えばｐ型のＧａＡｓが用いられる。あるいは、クラッド層７がｐ型のＡｌＧａＮである場合には、コンタクト層１２として例えばｐ型のＧａＮが用いられる。
そして、コンタクト層１２において、半導体層６の第２の主面に接する面の反対側の面は粗面化されている。この粗面化は、コンタクト層１２と反射層２５との界面のうちの少なくとも第１の電極２２に対向する部分においてなされている。この粗面化は、例えば、コンタクト層１２の粗面化したい面をウェットエッチングまたはドライエッチングする手法などにより行われる。
図４は、例えばＧａＡｓからなるコンタクト層１２の表面を、後述するような条件でドライエッチングして得られた粗面部分の電子顕微鏡画像である。
コンタクト層１２の粗面化された面には第１の金属層１４が形成される。第１の金属層１４は、粗面化された部分の凹凸を被覆するように形成される。これにより、コンタクト層１２と第１の金属層１４との界面に凹凸（起伏）が形成される。第１の金属層１４は、例えば、Ａｕを含む金属材料（合金も含む）からなり、スパッタ法や真空蒸着法などにより形成される。
図５〜７は、コンタクト層１２と第１の金属層１４との界面の一部を模式的に例示した拡大断面図であり、それぞれ、コンタクト層１２の粗面化の程度が異なる３つの態様を表す。
図５は、コンタクト層１２の表面側から行ったエッチングの深さが半導体層６にまで達せず、コンタクト層１２が、半導体層６の第２の主面上に全面にわたって残っている態様を表す。
図６は、上記エッチングにより、コンタクト層１２が部分的に厚さ方向のすべてにわたって除去されてしまった態様を表す。コンタクト層１２は半導体層６の第２の主面上に島状に残されている。半導体層６の第２の主面はエッチングされず、よって第１の金属層１４は半導体層６にまでは入り込んでいない。
図７は、図６と同様にコンタクト層１２が部分的に（島状に）残されており、さらに半導体層６の第２の主面も部分的にエッチングされて、第１の金属層１４が部分的に半導体層６にまで入り込んで形成されている態様を表す。
上記３態様いずれにしても、コンタクト層１２と第１の金属層１４との界面には凹凸が形成されている。また、上記３つの態様が混在する構造であってもよい。
第１の金属層１４において、コンタクト層１２との界面の反対側の面は、第２の金属層１８と接合されている。第２の金属層１８は、例えば、Ａｕを含む金属材料（合金も含む）からなる。後述するように、基板１６上に支持された第２の金属層１８が、第１の金属層１４に圧接された状態で加熱されて、第１及び第２の金属層１４、１８が固相拡散接合される。これら一体とされた第１の金属層１４と第２の金属層１８とから反射層２５が構成される。反射層２５は、発光層８から放出される光に対する反射性を有する。
半導体層６の第１の主面（上面）は、素子外部への光取り出し面であり、この面の略中央にコンタクト層４を介して第１の電極２２が設けられている。第１の電極２２は、図示しない外部回路と接続するためのワイヤが接続されるボンディングパッドである。コンタクト層４及び第１の電極２２の平面形状は、図２に表されるように、例えば円形状を呈しているが、これに限らず角形等であってもよい。
第１の電極２２は、金属（合金も含む）からなる。コンタクト層４は、第１の電極２２と半導体層６との間の抵抗を低減する役割を担い、例えば、半導体層６がＩｎＧａＡｌＰ系材料からなる場合には、コンタクト層４としてＧａＡｓを用いることができる。基板１６の裏面全面には、金属（合金も含む）からなる第２の電極２０が形成されている。
基板１６は、両電極２２、２０間の導通を確保するため、導電性を有する。本具体例では、例えば、安価で加工も容易なシリコン基板を用いている。なお、半導体層６、コンタクト層１２、反射層２５を含む積層体の機械的強度が十分な場合には、基板１６を省いてもよい。
以上のように構成される半導体発光素子１１において、第１の電極２２とコンタクト層４を除いた部分の厚さ（高さ）は、例えば１００〜３００マイクロメータほどである。半導体発光素子１１の横方向寸法は、例えば２００〜３００マイクロメータほどである。第１の電極２２及びコンタクト層４の直径は、例えば５０〜１００マイクロメータほどである。
半導体発光素子１１において、両電極２２、２０を介して、発光層８に電流を注入すると、電子と正孔との再結合が生じて発光層８から光が放出される。発光層８から、半導体層６の光取り出し面（第１の主面）に向けて放出された光は、その半導体層６の光取り出し面から素子外部に取り出される。発光層８から、上記光取り出し面の反対側の面（第２の主面）に向けて放出された光は、この光に対して透光性を有するコンタクト層１２を透過して、コンタクト層１２と反射層２５（第１の金属層１４）との界面で反射される。この反射された光は、コンタクト層１２及び半導体層６を透過して、半導体層６の光取り出し面から素子外部に取り出される。
そして、本具体例では、コンタクト層１２の粗面化によって、反射層２５（第１の金属層１４）における半導体層６の第２の主面側の面であるコンタクト層１２との界面に凹凸が形成されているため、発光層８から第２の主面側に放出された光は、コンタクト層１２と反射層２５との界面で散乱して反射（乱反射）される。すなわち、上記界面での反射光は様々な方向に進行方向を変えるため、素子内で全反射を繰り返すような光路をとる割合が小さくなり、上記界面で反射された後、光取り出し面を透過する光をより多くできる。また、例えば、発光層８のうちで電極２２の下の部分から下方（基板１６の方向）に放出された光をコンタクト層１２と反射層２５との界面の凹凸で横または斜め方向に散乱することにより、遮光体となる電極２２の方向に反射する割合を低下させ、外部に取り出す割合を増やすことも可能となる。この結果、素子外部への光取り出し効率を向上させることができ、半導体発光素子１１の高輝度化を図れる。
図８は、上記界面における光の散乱の程度と、素子外部への光取り出し量との関係を表すグラフである。
縦軸は、素子外部への光の取り出し量を表す。単位は、任意単位（arbitrary unit）であり、上記界面における反射で散乱がない場合の光取り出し量を基準（１．０）とし、これに対する光取り出し量の相対的な大きさを表している。
横軸は、上記界面における光の散乱の程度を表す。これについて、図９を参照して説明する。
図９は、入射光Ｌ１が、コンタクト層と反射層との界面ａにて、反射光（散乱光）Ｌ２として反射される様子を模式的に表している。角度θは、散乱光Ｌ２の広がりの中心軸ｂに対する散乱光Ｌ２の広がり角度を表し、これを図８のグラフにおける横軸にとっている。なお、散乱光Ｌ２の光強度分布は、中心軸ｂにピークを有するガウシアン分布となる。
図８の結果より、上記界面で散乱反射がない場合（θ＝０°）に比べて、散乱反射がある方が光の取り出し量は大であり、また、散乱の程度が大きくなるにしたがって（角度θの大きさが大きくなるにしたがって）、光の取り出し量は大きくなる。
次に、本実施形態に係る半導体発光素子１１の製造方法の一例について説明する。
図１０〜図１５は、半導体発光素子１１の製造工程の要部を例示する工程断面図である。
まず、図１０に表されるように、第１の基板２上に、コンタクト層４、半導体層６、コンタクト層１２を、順にエピタキシャル成長させる。第１の基板２は、上記各層の良好なエピタキシャル成長に適したものが用いられ、例えば、ＩｎＧａＡｌＰ系発光素子の場合には、ＧａＡｓを用いることができる。また、ＧａＮ系発光素子の場合には、第１の基板２として、例えばサファイアやＳｉＣを用いることができる。
次に、例えば、ＧａＡｓからなるコンタクト層１２の表面を、ＲＩＥ（Reactive Ion Etching）法によってエッチングすることで粗面化する（図１１）。このエッチングの各種条件の一例を以下に示す。
エッチングガス：ＢＣｌ３
印加高周波電力：３００［Ｗ］
雰囲気圧力 ：６６．７［ｍＰａ］
温度：室温（常温）
エッチング時間：１０分
上述した図４の電子顕微鏡画像は、この条件によるエッチングの結果得られたＧａＡｓからなるコンタクト層１２の粗面を表す。
例えば、ＩｎＧａＡｌＰ系発光素子の場合には、コンタクト層１２としてＧａＡｓを用いれば、半導体層６及び反射層２５とオーミックコンタクトを得やすい。ここで、ＧａＡｓからなるコンタクト層１２を図５乃至図７に例示したように凹凸状に粗面化する方法として、その上にインジウム（Ｉｎ）を添加した層を積層させてからエッチングする方法がある。
例えば、図１０に表される工程において、コンタクト層（ＧａＡｓ層）１２の上に、例えばＩｎＧａＡｌＰ層を１００ナノメータ程度成長させた上で、上記条件によるエッチングを行うと、図５乃至図７に例示したような凹凸状の粗面化をより確実に実現できる。これは、エッチングの際にインジウムの濃度の変調あるいは偏析が生じ、インジウム濃度の高い部分が下地のＧａＡｓに対する微細なマスクとして作用するからであると推測される。
以上のコンタクト層１２の粗面化の後、図１２に表されるように、コンタクト層１２の粗面化した面を覆うように、第１の金属層１４を形成する。第１の金属層１４は、例えば、Ａｕを含む金属材料（合金も含む）からなり、スパッタ法や真空蒸着法により形成される。第１の金属層１４の厚さは、例えば１マイクロメータほどである。コンタクト層１２と第１の金属層１４との界面は、コンタクト層１２の粗面形状を反映して、凹凸を有する界面となる。
次に、図１３に表されるように、前述の工程までで得られた第１の積層体５１と、第２の基板１６の両面にそれぞれ第２の金属層１８と第２の電極２０とを形成した第２の積層体５２とを熱圧着する。第２の金属層１８は、例えば、Ａｕを含む金属材料（合金も含む）からなり、スパッタ法や真空蒸着法により形成される。第２の金属層１８の厚さは、例えば１マイクロメータほどである。
第２の電極２０は、金属材料（合金も含む）からなる。また、この段階では、第２の基板１６の一方の面のみに第２の金属層１８を形成しておき、第２の電極２０は、２つの積層体５１、５２の圧着後に、第２の基板１６の他方の面に形成するようにしてもよい。
第１の金属層１４と、第２の金属層１８とを圧接させた状態で加熱することにより、両金属層１４、１８が固相拡散接合される。例えば、加熱温度は４００℃ほどであり、２インチウェーハに対して９．８０６６５×１０２［Ｎ］以上の力を両積層体５１、５２の厚さ方向に加える。
次に、図１４に表されるように、半導体層６などのエピタキシャル成長用に用いた第１の基板２を、例えばエッチングにより除去する。これにより、導電性の例えばシリコン基板１６上に、反射層２５、コンタクト層１２、半導体層６、コンタクト層４が積層された構造が得られる。
次に、図１５に表されるように、コンタクト層４上の略中央に、選択的に第１の電極（ボンディングパッド）２２を形成する。第１の電極２２は、スパッタ法や真空蒸着法などにより形成される。この後、第１の電極２２の下以外のコンタクト層４をエッチングにより除去して、図１、２に表される半導体発光素子１１が得られる。また、ハンドリング性や半導体層６等の機械的強度に問題がなければ、図１３に表される圧着工程の前に第１の基板２を除去しておいてもよい。
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。なお、上記第１の実施形態と同様の要素については同一の符号を付して詳細な説明は省略する。
図１６は、本発明の第２の実施形態に係る半導体発光素子３１の要部断面構造を例示する模式図である。
本実施形態に係る半導体発光素子３１が、上記第１の実施形態に係る半導体発光素子１１と異なるのは、コンタクト層３２の下に透明電極層３３が設けれた点である。
コンタクト層３２は、半導体層６の第１の主面（光取り出し面）の反対側に設けられた第２の主面に接している。コンタクト層３２は、隣接する半導体層６の第２の主面（第１の主面とは反対側の主面）を構成する半導体よりもバンドギャップの小さな半導体からなるものとすることが望ましい。例えば、クラッド層７がｐ型のＩｎＡｌＰやＩｎＧａＡｌＰである場合には、コンタクト層３２としてｐ型のＧａＡｓを用いることができる。あるいは、クラッド層７がｐ型のＡｌＧａＮである場合には、コンタクト層３２としてｐ型のＧａＮを用いることができる。
透明電極層３３は、コンタクト層３２に接して設けられている。透明電極層３３は、導電性及び発光層８から放出される光に対する透光性を有する。例えば、透明電極層３３として、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛などの金属酸化物や、窒化チタンなどの金属窒化物、その他金属化合物などを用いることができる。透明電極層３３において、コンタクト層３２に接する面の反対側の面は粗面化されている。この粗面化は、透明電極層３３の粗面化したい面を全面にわたってエッチングすることにより行われる。
透明電極層３３の粗面化された面には第１の金属層１４が形成される。第１の金属層１４は、粗面化された部分の凹凸を被覆するように形成される。これにより、透明電極層３３と第１の金属層１４との界面に凹凸（起伏）が形成される。第１の金属層１４は、例えば、Ａｕを含む金属材料（合金も含む）からなり、スパッタ法や真空蒸着法などにより形成される。
以上のように、本具体例においても、反射層２５（第１の金属層１４）における透明電極層３３側の面である透明電極層３３との界面に凹凸が形成されているため、発光層８から第２の主面側に放出された光は、透明電極層３３と反射層２５との界面で散乱して反射（乱反射）される。すなわち、上記界面での反射光は様々な方向に進行方向を変えるため、素子内で全反射を繰り返すような光路をとる割合が小さくなり、上記界面で反射された後、光取り出し面を透過する光をより多くできる。また、例えば、発光層８のうちで電極２２の下の部分から下方（基板１６の方向）に放出された光を透明電極層３３と反射層２５との界面の凹凸で横または斜め方向に散乱することにより、遮光体となる電極２２の方向に反射する割合を低下させ、外部に取り出す割合を増やすことも可能となる。この結果、素子外部への光取り出し効率を向上させることができ、半導体発光素子３１の高輝度化を図れる。
また、本具体例では、コンタクト層３２の下に透明電極層３３を設けることで、以下のような利点がある。
コンタクト層３２としては、半導体層６との良好なオーミックコンタクト確保のために、例えばＧａＡｓ等の半導体が用いられる。しかし、ＧａＡｓは、例えばＩｎＧａＡｌＰ系の発光層８から放出される光を吸収しやすいので、コンタクト層３２は薄い方がよいが、薄くなると、コンタクト層３２の過剰なエッチングが生じやすくなり、これは素子の順方向電圧の増大につながる。
これに対して、本具体例では、コンタクト層３２をエッチングしないため、コンタクト層３２を薄く形成しても、順方向電圧の増大をまねくような過剰な除去が起こり得ない。コンタクト層３２を薄くすることで、コンタクト層３２における光吸収を抑えることができる。
例えば、第１の実施形態に係る半導体発光素子１１における、ＧａＡｓ等からなるコンタクト層１２は５０ナノメータほどであるのに対して、同じくＧａＡｓ等からなる上記コンタクト層３２の厚さは２０ナノメータ程度まで薄くすることができる。
エッチングされる透明電極層３３は、ＧａＡｓ等の透光性半導体よりも光透過率が高いＩＴＯ等からなるため、比較的厚く形成できる。例えば、透明電極層３３は、１００〜５００ナノメータである。また、ＩＴＯはコンタクト層３２及び第１の金属層１４との間に合金層を形成しないため、その合金層による光透過率の低下を防ぐことができる。
次に、本実施形態に係る半導体発光素子３１の製造方法の一例について説明する。
図１７〜図２２は、半導体発光素子３１の製造工程の要部を例示する工程断面図である。
まず、図１７に表されるように、第１の基板２上に、コンタクト層４、半導体層６、コンタクト層３２を、順にエピタキシャル成長させる。
次に、コンタクト層３２の上に、透明電極層３３として、例えばＩＴＯ（Indium Tin Oxide）からなる層を形成する。このＩＴＯからなる透明電極層３３は、例えば、直流スパッタ法により形成される。このスパッタ時、被成膜体（第１の基板２、コンタクト層４、半導体層６、コンタクト層３２からなる積層体）は、２５０［℃］に加熱した。また、直流パワーは、２００［Ｗ］（放電電圧２５０［Ｖ］、放電電流０．８２［Ａ］）とした。
以上のような条件にて、膜厚が２００ナノメータ、比抵抗が１．６×１０−４［Ωｃｍ］、発光層８から放出される光に対する透過率が９５％以上のＩＴＯからなる透明電極層３３が得られた。
次に、透明電極層３３の表面を、ウェットエッチングすることで粗面化する（図１８）。例えば、エッチング液は、３５％濃塩酸と水とを１：１の割合で混合したものを用いた。温度は４５［℃］、エッチング時間は２分とした。
以上の透明電極層３３の粗面化の後、図１９に表されるように、透明電極層３３の粗面化した面を覆うように、第１の金属層１４を形成する。第１の金属層１４は、例えば、Ａｕを含む金属材料（合金も含む）からなり、スパッタ法や真空蒸着法により形成される。透明電極層３３と第１の金属層１４との界面は、透明電極層３３の粗面形状を反映して、凹凸を有する界面となる。
次に、図２０に表されるように、前述の工程までで得られた第１の積層体６１と、第２の基板１６の両面にそれぞれ第２の金属層１８と第２の電極２０とを形成した第２の積層体５２とを熱圧着する。第２の金属層１８は、例えば、Ａｕを含む金属材料（合金も含む）からなり、スパッタ法や真空蒸着法により形成される。
第２の電極２０は、金属材料（合金も含む）からなる。また、この段階では、第２の基板１６の一方の面のみに第２の金属層１８を形成しておき、第２の電極２０は、２つの積層体６１、５２の圧着後に、第２の基板１６の他方の面に形成するようにしてもよい。
第１の金属層１４と、第２の金属層１８とを圧接させた状態で加熱することにより、両金属層１４、１８が固相拡散接合される。例えば、加熱温度は４００℃ほどであり、２インチウェーハに対して９．８０６６５×１０２［Ｎ］以上の力を両積層体６１、５２の厚さ方向に加える。
次に、図２１に表されるように、半導体層６などのエピタキシャル成長用に用いた第１の基板２を、例えばエッチングにより除去する。これにより、導電性の例えばシリコン基板１６上に、反射層２５、透明電極層３３、コンタクト層３２、半導体層６、コンタクト層４が積層された構造が得られる。
次に、図２２に表されるように、コンタクト層４上の略中央に、選択的に第１の電極（ボンディングパッド）２２を形成する。第１の電極２２は、スパッタ法や真空蒸着法などにより形成される。この後、第１の電極２２の下以外のコンタクト層４をエッチングにより除去して、図１６に表される半導体発光素子３１が得られる。また、ハンドリング性や半導体層６等の機械的強度に問題がなければ、図２０に表される圧着工程の前に第１の基板２を除去しておいてもよい。
［第３の実施形態］
次に、本発明の第３の実施形態について説明する。なお、上記第１、第２の実施形態と同様の要素については、同一の符号を付して詳細な説明は省略する。
図２３は、本発明の第３の実施形態に係る半導体発光素子４１の要部断面構造を例示する模式図である。
第３の実施形態に係る半導体発光素子４１では、第２の電極４３を、基板１６の裏面ではなく表面側に設けている。すなわち、基板１６の表面の全面に第２の金属層１８が形成されている点は上記第１、第２の実施形態と同じであるが、第２の金属層１８上に積層されている第１の金属層１４、コンタクト層１２、半導体層６は、第２の金属層１８の全面にわたって設けられていない。それら積層体が設けられた部分の側方の第２の金属層１８上に、第２の電極４３が設けられている。この場合、基板１６は導電性を有していなくてもかまわない。
［第４の実施形態］
次に、本発明の第４の実施形態として、半導体発光素子を搭載した半導体発光装置への適用例について説明する。すなわち、第１〜第３の実施形態に関して前述した光取り出し効率の高い半導体発光素子（それら半導体発光素子を以下の説明ではまとめて符号１０１で表す）を、リードフレームや基板などの実装部材に実装することにより、高輝度の半導体発光装置が得られる。
図２４は、第４の実施形態の半導体発光装置の一具体例を表す模式断面図である。本具体例の半導体発光装置１００は、「砲弾型」などと呼ばれる樹脂封止型の半導体発光装置である。
リード１０２の上部にはカップ部１０６が設けられ、半導体発光素子１０１はカップ部１０６の底面に導電性ペーストなどによりマウントされている。半導体発光素子１０１の上面側の電極（ボンディングパッド）と、もう一方のリード１０３とはワイヤ１０４により電気的に接続されている。カップ部１０６の内壁面１０６ａは、光反射面を構成し、半導体発光素子１０１から放出された光を反射して上方に取り出すことができる。
カップ部１０６は、光透過性の樹脂１０５により封止されている。樹脂１０５の光取り出し面１０５ａは集光曲面を形成し、半導体発光素子１０１から放出される光を適宜集光させて所定の配光分布が得られるようにすることができる。
図２５は、半導体発光装置の他の具体例を表す模式断面図である。本具体例の半導体発光装置１１０は、「表面実装型」などと称されるものであり、半導体発光素子１０１は、リード１１２の上に導電性ペーストなどを介してマウントされ、半導体発光素子１０１の上面側の電極（ボンディングパッド）は、もうひとつのリード１１３にワイヤ１０４により電気的に接続されている。これらリード１１２、１１３は、第１の樹脂１１６にモールドされており、半導体発光素子１０１は、透光性を有する第２の樹脂１１５により封止されている。第１の樹脂１１６は、例えば、酸化チタンの微粒子などを分散させることにより、光反射性が高められている。そして、その内壁面１１６ａが光反射面として作用し、半導体発光素子１０１から放出された光を外部に導く。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
コンタクト層や透明電極層の粗面化の方法としては、上述した方法や条件に限らない。例えば、ＩＴＯからなる透明電極層３３のエッチングに、フッ酸系のエッチング液を用いてもよい。あるいは、ウェットエッチングに限らず、ドライエッチングによってＩＴＯからなる透明電極層３３の粗面化を行ってもよい。また、ＧａＡｓ等からなるコンタクト層１２の粗面化は、ドライエッチングに限らず、例えばリン酸系のエッチング液を用いたウェットエッチングで行ってもよい。
本発明の第１の実施形態に係る半導体発光素子の要部断面構造を例示する模式図である。 同半導体発光素子の要部上面構造を例示する模式図である。 発光層を含む半導体層の断面構造を例示する模式図である。 粗面化されたＧａＡｓ層表面の電子顕微鏡画像である。 凹凸が設けられた、コンタクト層と反射層との界面を模式的に例示した拡大断面図であり、コンタクト層が半導体層の第２の主面の全面にわたって残っている態様を表す。 図５と同様な模式図であり、コンタクト層は部分的に残され、反射層の一部が半導体層内まで及んでいない態様を表す。 図５、６と同様な模式図であり、コンタクト層は部分的に残され、反射層の一部が半導体層内まで及んでいる態様を表す。 コンタクト層と反射層との界面における光の散乱の程度と、素子外部への光取り出し量との関係を表すグラフである。 図８のグラフにおける横軸の角度を説明するための模式図である。 本発明の第１の実施形態に係る半導体発光素子の製造工程の要部を例示する工程断面図である。 図１０に続く工程断面図である。 図１１に続く工程断面図である。 図１２に続く工程断面図である。 図１３に続く工程断面図である。 図１４に続く工程断面図である。 本発明の第２の実施形態に係る半導体発光素子の要部断面構造を例示する模式図である。 本発明の第２の実施形態に係る半導体発光素子の製造工程の要部を例示する工程断面図である。 図１７に続く工程断面図である。 図１８に続く工程断面図である。 図１９に続く工程断面図である。 図２０に続く工程断面図である。 図２１に続く工程断面図である。 本発明の第３の実施形態に係る半導体発光素子の要部断面構造を例示する模式図である。 本発明の第４の実施形態に係る半導体発光装置の要部断面構造を例示する模式図である。 本発明の第４の実施形態に係る他の半導体発光装置の要部断面構造を例示する模式図である。
符号の説明
２ 第１の基板、４、４２ コンタクト層、６ 半導体層、７ クラッド層、８ 発光層、９ クラッド層、１０ 電流拡散層、１１、３１、４１ 半導体発光素子、１２ コンタクト層、１４ 第１の金属層、１６ 第２の基板、１８ 第２の金属層、２０、４３ 第２の電極、２２ 第１の電極、２５ 反射層、３２ コンタクト層、３３ 透明電極層、５１、６１ 第１の積層体、５２ 第２の積層体

Claims (5)

  1. 発光層を含み、前記発光層から放出される光が取り出される第１の主面と、前記第１の主面の反対側に設けられた第２の主面と、を有する半導体積層体と、
    前記半導体積層体の前記第１の主面の上に設けられた電極と、
    導電性及び前記発光層から放出される光に対する反射性を有し、前記半導体積層体の前記第２の主面側に設けられた反射層と、
    を備え、
    前記反射層における前記半導体積層体の前記第２の主面側の面で少なくとも前記電極に対向する部分に凹凸が形成されていることを特徴とする半導体発光素子。
  2. 発光層を含み、前記発光層から放出される光が取り出される第１の主面と、前記第１の主面の反対側に設けられた第２の主面と、を有する半導体積層体と、
    前記半導体積層体の前記第１の主面の上に設けられた電極と、
    導電性及び前記発光層から放出される光に対する反射性を有し、前記半導体積層体の前記第２の主面側に設けられた反射層と、
    前記半導体積層体と前記反射層との間に設けられた金属化合物層と、
    を備え、
    前記反射層における前記金属化合物層側の面で少なくとも前記電極に対向する部分に凹凸が形成されていることを特徴とする半導体発光素子。
  3. 前記反射層は、２つの金属層が積層され接合されてなることを特徴とする請求項１または２に記載の半導体発光素子。
  4. 実装部材と、
    前記実装部材の上にマウントされた請求項１〜３のいずれか１つに記載の半導体発光素子と、
    前記半導体発光素子を封止した樹脂と、
    を備えたことを特徴とする半導体発光装置。
  5. 第１の基板上に、発光層を含む半導体層と、導電性を有する層と、を順に形成する工程と、
    前記導電性を有する層の表面を粗面化する工程と、
    前記導電性を有する層の粗面化された面に第１の金属層を形成する工程と、
    第２の基板上に形成された第２の金属層を前記第２の基板ごと前記第１の金属層に接合させる工程と、
    前記第２の金属層を前記第１の金属層に接合させた後、前記第１の基板を除去する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。

JP2005314056A 2005-10-28 2005-10-28 半導体発光素子及びその製造方法並びに半導体発光装置 Active JP5032017B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005314056A JP5032017B2 (ja) 2005-10-28 2005-10-28 半導体発光素子及びその製造方法並びに半導体発光装置
TW095136737A TW200731570A (en) 2005-10-28 2006-10-03 Semiconductor light-emitting device, method manufacturing the same, and semiconductor light-emitting apparatus
US11/589,087 US7501665B2 (en) 2005-10-28 2006-10-30 Semiconductor light emitting device and method of manufacturing same and semiconductor light emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005314056A JP5032017B2 (ja) 2005-10-28 2005-10-28 半導体発光素子及びその製造方法並びに半導体発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011092630A Division JP2011142353A (ja) 2011-04-19 2011-04-19 半導体発光素子及びその製造方法並びに半導体発光装置

Publications (2)

Publication Number Publication Date
JP2007123573A true JP2007123573A (ja) 2007-05-17
JP5032017B2 JP5032017B2 (ja) 2012-09-26

Family

ID=37995078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005314056A Active JP5032017B2 (ja) 2005-10-28 2005-10-28 半導体発光素子及びその製造方法並びに半導体発光装置

Country Status (3)

Country Link
US (1) US7501665B2 (ja)
JP (1) JP5032017B2 (ja)
TW (1) TW200731570A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065109A (ja) * 2007-08-16 2009-03-26 Toshiba Corp 半導体発光素子及びその製造方法
JP2009245970A (ja) * 2008-03-28 2009-10-22 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2010074121A (ja) * 2008-08-21 2010-04-02 Stanley Electric Co Ltd 光半導体装置及びその製造方法
WO2010041370A1 (ja) * 2008-10-06 2010-04-15 パナソニック株式会社 窒化物半導体発光ダイオード
US8237183B2 (en) 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子
JP2014103309A (ja) * 2012-11-21 2014-06-05 Stanley Electric Co Ltd 発光素子
JP2015167248A (ja) * 2011-05-18 2015-09-24 株式会社東芝 半導体発光素子
US9472713B2 (en) 2011-05-18 2016-10-18 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
KR20180082758A (ko) * 2017-01-11 2018-07-19 엘지이노텍 주식회사 반도체 소자

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007002416A1 (de) 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
TWI321366B (en) * 2007-02-09 2010-03-01 Huga Optotech Inc Epi-structure with uneven multi-quantum well and the method thereof
JP5219745B2 (ja) * 2007-11-14 2013-06-26 キヤノン株式会社 発光装置
CN101257075B (zh) * 2008-03-13 2010-05-12 鹤山丽得电子实业有限公司 一种发光二极管器件及其制造方法
KR101134732B1 (ko) * 2009-02-17 2012-04-19 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101064006B1 (ko) * 2009-03-03 2011-09-08 엘지이노텍 주식회사 발광소자
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
IT1394975B1 (it) 2009-07-29 2012-08-07 Nuovo Pignone Spa Superlega a base di nichel, componente meccanico realizzato con detta superlega, turbomacchina comprendente tale componente e metodi relativi
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110052131A (ko) * 2009-11-12 2011-05-18 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110054841A (ko) * 2009-11-18 2011-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
EP2660883B1 (en) 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
JP5356292B2 (ja) * 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置
JP6058897B2 (ja) * 2012-02-21 2017-01-11 スタンレー電気株式会社 半導体素子の製造方法
JP5863174B2 (ja) * 2012-03-01 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103855256A (zh) * 2012-12-04 2014-06-11 同方光电科技有限公司 一种用于发光二极管的粗化方法
DE102018111954B4 (de) * 2018-05-17 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements mit isolierendem substrat und halbleiterbauelement mit isolierendem substrat und optoelektronische vorrichtung dieses umfassend
CN109244205B (zh) * 2018-09-12 2020-08-07 肖和平 一种倒装结构AlGaInP红光Micro-LED及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2005236304A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi 垂直構造を有する有機接着発光素子
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2005259910A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005259832A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP2005347700A (ja) * 2004-06-07 2005-12-15 Toyoda Gosei Co Ltd 発光素子およびその製造方法
JP2005353809A (ja) * 2004-06-10 2005-12-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101264A (en) * 1988-03-31 1992-03-31 Mitsui Petrochemical Ind. Light-emitting or receiving device with smooth and hard encapsulant resin
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
WO2002035890A1 (fr) * 2000-10-25 2002-05-02 Matsushita Electric Industrial Co., Ltd. Element lumineux, dispositif d'affichage et dispositif d'eclairage mettant cet element en application
JP4084620B2 (ja) * 2001-09-27 2008-04-30 信越半導体株式会社 発光素子及び発光素子の製造方法
JP4232479B2 (ja) 2003-02-17 2009-03-04 井関農機株式会社 乗用型田植機
JP2006066449A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065464A1 (fr) * 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP2005236304A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi 垂直構造を有する有機接着発光素子
JP2005259910A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005259832A (ja) * 2004-03-10 2005-09-22 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP2005347700A (ja) * 2004-06-07 2005-12-15 Toyoda Gosei Co Ltd 発光素子およびその製造方法
JP2005353809A (ja) * 2004-06-10 2005-12-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065109A (ja) * 2007-08-16 2009-03-26 Toshiba Corp 半導体発光素子及びその製造方法
US8237183B2 (en) 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US8426878B2 (en) 2007-08-16 2013-04-23 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2009245970A (ja) * 2008-03-28 2009-10-22 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
JP2010074121A (ja) * 2008-08-21 2010-04-02 Stanley Electric Co Ltd 光半導体装置及びその製造方法
WO2010041370A1 (ja) * 2008-10-06 2010-04-15 パナソニック株式会社 窒化物半導体発光ダイオード
JP2015167248A (ja) * 2011-05-18 2015-09-24 株式会社東芝 半導体発光素子
US9472713B2 (en) 2011-05-18 2016-10-18 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US8772809B2 (en) 2012-02-07 2014-07-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子
JP2014103309A (ja) * 2012-11-21 2014-06-05 Stanley Electric Co Ltd 発光素子
KR20180082758A (ko) * 2017-01-11 2018-07-19 엘지이노텍 주식회사 반도체 소자
KR102685200B1 (ko) 2017-01-11 2024-07-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Also Published As

Publication number Publication date
US7501665B2 (en) 2009-03-10
JP5032017B2 (ja) 2012-09-26
TWI315588B (ja) 2009-10-01
US20070096116A1 (en) 2007-05-03
TW200731570A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP5032017B2 (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
TWI633679B (zh) 豎立式透明無鏡發光二極體
TWI422065B (zh) 發光二極體晶片、包含其之封裝結構以及其製造方法
US9117972B2 (en) Group III nitride semiconductor light-emitting device
TWI324401B (en) Fabrication method of high-brightness light emitting diode having reflective layer
US7834369B2 (en) Light-emitting device having a roughened surface with different topographies
JP5304563B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US20070018187A1 (en) Vertical GaN-based LED and method of manfacturing the same
TW200843144A (en) Transparent light emitting diodes
JP2009004625A (ja) 半導体発光装置
JP2006253298A (ja) 半導体発光素子及び半導体発光装置
JP2009524918A (ja) 光電式半導体チップ
JP2007123517A (ja) 半導体発光素子及び半導体発光装置
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
JP2011061036A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2013162025A (ja) 半導体発光素子
KR101103963B1 (ko) 발광소자 및 그 제조방법
US20120168715A1 (en) Semiconductor light emitting device and method for manufacturing the same
US20120001202A1 (en) Semiconductor Light Emitting Device and Method for Manufacturing the Same
KR20090078480A (ko) 반도체 소자
JP2006073618A (ja) 光学素子およびその製造方法
JP6617401B2 (ja) 半導体発光素子
KR20090116410A (ko) 수직 전극구조를 갖는 발광소자 및 그 제조방법
KR20170084148A (ko) 상부 접점 아래에 트렌치를 갖는 발광 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R151 Written notification of patent or utility model registration

Ref document number: 5032017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3