KR101064006B1

KR101064006B1 - 발광소자

Info

Publication number: KR101064006B1
Application number: KR1020090018067A
Authority: KR
Inventors: 강정모; 김두현; 김재욱; 최정현
Original assignee: 엘지이노텍 주식회사
Priority date: 2009-03-03
Filing date: 2009-03-03
Publication date: 2011-09-08
Also published as: JP2010206207A; TWI479687B; EP2226856A1; CN101834247B; EP2226856B1; US20100224899A1; CN101834247A; US9705037B2; KR20100099523A; TW201037870A

Abstract

실시예는 발광소자에 관한 것이다.

실시예에 따른 발광소자는 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 활성층; 및 상기 활성층 상에 단차를 가진 제1 도전형 반도체층;을 포함한다.

발광소자, 전류 밀집현상

Description

발광소자{LIGHT EMITTING DEVICE}

실시예는 발광소자에 관한 것이다.

질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색, 녹색, UV 발광다이오드(Light Emiting Diode : LED)는 상용화되어 널리 사용되고 있다.

최근 발광다이오드는 디스플레이용 광원, 실내외 조명 및 자동차 헤드램프등의 광원으로 사용되어지고 있다. 이러한 다양한 고출력의 응용을 위해서는 LED의 광출력을 향상시키는 것이 필수적이다.

도 1은 종래기술에 따른 LED의 사시도이며, 도 2는 도 1의 수직단면도이다.

현재 수직형 LED의 구조는 도 1와 같이 상부와 하부에 -전극과 +전극을 위치시켜 각각의 전극을 통하여 전자와 정공을 주입시킨 후 내부의 활성층(Active layer)에서 전자와 정공이 결합하여 발광하는 형태이다.

그러나 이 과정에서 LED의 구조적인 문제로 인해 도 2와 같이 n전극과 p전극으로 주입된 전자와 정공이 LED 내부에서 균일하게 공급되어 결합하는 것이 아니라 특정 부분에서 집중적으로 공급 또는 재결합 현상이 발생되고 다른 부분에서는 전류의 공급이 원활하지 못하는 전류밀집 현상(C)이 발생하게 된다.

전류의 부분적인 밀집현상은 소자에 큰 스트레스를 줄 뿐 아니라 발광 균일도를 나쁘게 한다. 이러한 전류의 밀집현상은 전류의 공급량을 늘릴수록 더 심각한 문제를 야기시킨다. 즉, 일정량 이상의 전류가 인가되면 광효율이 일정하게 유지되는 것이 아니라 감소하기 시작하여 인가되는 전류와 광출력의 관계가 더 이상 선형적이지 않게 되는 문제와 더 많은 전류가 인가되면 인가될수록 더 많은 열이 발생하는데 부분적으로 다른 부분보다 열이 많이 발생하게 되면 전반적으로 LED의 성능과 수명을 열화 시키는 주요 요인이 된다. 또한, 이러한 현상들은 1×1mm²이상의 대면적이나 고출력 LED의 경우 300mA 이상의 고전류로 구동시키기 때문에 더 심해진다.

실시예는 수직형 발광소자의 전류 밀집현상 개선하고 광추출 효율을 향상시킬 수 있는 발광소자 및 그 제조방법을 제공하고자 한다.

또한, 실시예에 따른 발광소자는 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물 상에 단차를 가진 도전성 기판;을 포함한다.

실시예에 따른 발광소자에 의하면, 수직형 발광소자에서 제1 도전형 또는 제2 도전형 반도체층 구조, 또는 도전성 기판에 단차를 도입함으로써 전류 밀집현상을 완화시키고 상부 광추출 효율을 향상시킬 수 있다.

본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

(제1 실시예)

도 3은 제1 실시예에 따른 발광소자의 단면도이며, 도 4는 제1 실시예에 따른 발광소자의 평면도이다. 도 5는 제1 실시예에 따른 발광소자에서 단차 도입에 따른 상부 광출효율 향상에 대한 개념도이다.

제1 실시예에 따른 발광소자는 제2 도전형 반도체층(130), 활성층(120)을 포함하고, 상기 활성층(120) 상에 단차(Step:S)를 가진 제1 도전형 반도체층(110)을 포함할 수 있다.

제1 실시예에 따른 발광소자에 의하면, 수직형 발광소자에서 제1 도전형 또는 제2 도전형 반도체층 구조, 또는 도전성 기판에 단차를 도입함으로써 전류 밀집현상을 완화시키고 상부 광추출 효율을 향상시킬 수 있다.

종래기술에서 전류의 밀집현상이 발생하는 이유는 중앙부의 n-전극 패드에서 주입된 전자가 활성층(active layer)을 통과하기 위한 경로가 차이가 있기 때문이다. 즉 전류는 상대적으로 경로가 짧고 저항 성분도 작은 n-전극 패드에서 p-전극까지 수직방향의 경로로 흐르기 때문에 n-전극 패드 아래에 전류가 밀집되는 반면 n-전극 패드에서 외곽 방향일수록 수직방향은 물론 수평방향으로의 전류 흐름이 동시에 일어나야 하기 때문에 전류의 흐름경로가 상대적으로 길어지며 수평방향의 추가적인 저항 성분이 발생하게 되어 전류의 퍼짐이 원활하지 않게 된다.

수평방향에 비해 수직방향의 길이가 상당히 짧기 때문에 전류의 대부분은 실제로 수직 방향으로 흐르게 되어 LED의 외곽부분은 전류의 흐름이 작고 중심부분은 전류의 흐름이 커서 전류의 밀집 현상이 발생한다.

실시예에서는 이러한 종래기술의 문제를 개선하기 위하여 제1 도전형 반도체층, 예를 들어, n형 GaN층에 계단형의 단차 구조를 도입하여 중앙부로 흐르는 전류는 길이를 가장 길게 하고 중앙에서 외곽방향일 수록 길이를 짧게 하여 실제 n-전극 패드에서 p-전극 사이에 흐르는 전류의 유효길이를 가능한 균일하게 함으로써 수평방향의 전류에 의한 효과를 상쇄시켜 전체적인 LED에서 전류 밀집 현상을 개선시킬 수 있다. 이에 따라 실시예에 의하면 상기 제1 패드(165)가 형성된 영역의 상기 제1 전극(160)과 상기 활성층(120) 간의 거리가 상기 제1 패드(165)가 형성되지 않는 영역의 상기 제1 전극(160)과 상기 활성층(120)간의 거리보다 멀 수 있다.

실시예에서 n형 GaN층에 형성된 계단형의 단차는 부분적이고 반복적인 식각공정에 의해 형성할 수 있으며 단차의 깊이 또한 제어가 가능하다.

발광소자의 실제 가로세로 치수에 의해 전류의 유효 경로 길이가 달라지므로 실제 n형 GaN층에 형성된 계단형의 단차는 발광소자의 가로 세로 치수에 의해 최적화 될 수 있다.

즉 사이즈가 대면적화되고 구동전류가 증가할수록 단차의 깊이를 조절함으로써 전류의 유효 경로를 비슷하게 맞추어 줌으로써 발광소자의 사이즈나 구동전류에 상관없이 동일한 효과를 기대할 수 있다.

또한, 실시예는 도 5와 같이 상부로 추출되는 광량을 증가시킬 수 있는데 이는 n형 GaN층에 계단형의 단차는 단차가 없는 구조에 비해 발광면적이 단차부분만큼 증가하여 실제 상부 면적이 증가 함으로써 상부측으로 더 많은 빛을 방출시킬 수 있다.

또한, 단차가 없는 경우 전반사 각에 해당되어 발광소자 내부로 유입되는 광의 일부는 실시예에서 단차를 형성시킴으로써 입사각이 바뀌기 때문에 전반사 되지 않고 외부로 추출됨으로써 단차가 없는 경우보다 단차를 도입하는 경우 전반사하는 광을 줄일 수 있어 결과적으로 광추출에 일정부분 기여하게 되어 이 두가지 효과만큼 상부로의 광추출되는 광량을 증가시킨다.

도 4는 실시예에 따른 발광소자의 평면도인데, 제1 도전형 반도체층의 계단형의 단차 부분에 형성되는 제1 전극(160)의 경우 다양한 형태로 디자인 되고 형성 될 수 있으나 실시예의 하나를 도 4에 나타내었다. 이 경우 제1 전극(160)은 제1 패드(165)를 둘러 쌓고 있는 사각형의 예를 들었으나 원형이나 빗살 무늬 등의 다양한 형태를 이용할 수 있다. 단, 실시예에서 제안한 효과를 극대로 얻기 위해서는 도 4와 같이 제1 전극의 일부분이 단차가 형성된 부분을 포함할 수 있다. 예를 들어, 상기 제1 전극(160)은 상기 단차가 형성된 제1 도전형 반도체층(110) 상면에 복수의 계단 형태로 형성될 수 있다.

이하, 도 6 내지 도 10를 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.

먼저, 도 6과 같이 제1 기판을 준비한다. 상기 제1 기판(100)은 사파이어(Al₂O₃) 단결정 기판일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)에 대해 습식세척을 실시하여 표면의 불순물을 제거할 수 있다.

이후, 상기 제1 기판(100) 상에 제1 도전형 반도체층(110)을 형성한다. 예를 들어, 상기 제1 도전형 반도체층(110)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(110)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH₄)가 주입되어 형성될 수 있다.

다음으로, 상기 제1 도전형 반도체층(110) 상에 활성층(120)을 형성한다. 상기 활성층(120)은 제1 도전형 반도체층(110)을 통해서 주입되는 전자와 제2 도전형 반도체층(130)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 활성층(120)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 양자우물구조를 가질 수 있다. 예를 들어, 상기 활성층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.

이후, 상기 활성층(120) 상에 제2 도전형 반도체층(130)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(130)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp₂Mg){Mg(C₂H₅C₅H₄)₂}가 주입되어 P형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.

다음으로, 상기 제2 도전형 반도체층(130) 상에 제2 전극(140)을 형성할 수 있다. 상기 제2 전극(130)은 오믹층, 반사층, 접착층, 제2 기판 등을 포함할 수 있 다.

예를 들어, 상기 제2 전극(140)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금등을 다중으로 적층하여 형성할 수 있다. 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.

실시예에 따르면, 제2 전극(140)은 활성층(120)으로부터 방출되는 빛을 효율적으로 반사할 수 있는 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층을 포함할 수 있다. 알루미늄이나 은 등은 본질적으로 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.

또한, 상기 제2 전극(140)은 접착층을 포함하는 경우 상기 반사층이 접착층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 접착층을 형성할 수 있다.

다음으로, 제2 전극(140)은 제2 기판(200)을 포함할 수 있다. 만약, 상기 제1 도전형 반도체층(110)이 약 50㎛이상으로 충분히 두꺼운 경우에는 제2 기판(200)을 형성하는 공정은 생략될 수 있다.

상기 제2 기판(200)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판(200)은 구리(Cu), 구리합금(Cu Alloy) 또는 SiGe 등일 수 있다. 상기 제2 기판(200)을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.

다음으로, 도 7과 같이 상기 제1 도전형 반도체층(110)이 노출되도록 상기 제1 기판(100)을 제거한다. 상기 제1 기판(100)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판(100)을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(100)은 물리적으로 갈아냄으로써 제거할 수도 있다. 상기 노출된 제1 도전형 반도체층(110)은 제1 기판(100) 제거시 발생되는 표면 결함층을 갖을 수 있다. 이러한 표면 결함층은 습식 혹은 건식 식각 방법으로 제거할 수 있다.

다음으로, 도 8과 같이 상기 노출된 제1 도전형 반도체층(110)에 단차를 형성한다. 예를 들어, 상기 노출된 제1 도전형 반도체층(110)에 제1 패턴(310)을 형성하고, 상기 제1 패턴(310)을 마스크로 하여 상기 제1 도전형 반도체층(110)에 제1 단차(S1)를 형성할 수 있다. 예를 들어, 제1 감광막 패턴(310)을 이후의 제1 패드(165)가 형성될 영역에 형성하고, 제1 감광막 패턴(310)을 식각마스크로 하여 상기 제1 도전형 반도체층(110)을 일부 식각하여 제1 단차(S1)를 형성할 수 있다.

다음으로, 도 9와 같이 상기 제1 패턴(310)을 제거하고, 상기 제1 패턴(310) 보다 폭이 넓은 제2 패턴(320)을 형성하여 제2 단차(S2)를 형성할 수 있다.

예를 들어, 상기 제1 패턴(310)을 애슁 등에 방법에 의해 제거하고, 상기 제1 패턴(310)보다 폭이 넓은 제2 패턴(320)을 감광막 등으로 형성한 후 상기 제2 패턴(320)을 식각마스크로 상기 제1 도전형 반도체층(110)을 식각하여 제2 단차(S2)를 형성할 수 있다.

다음으로, 도 10과 같이 상기 단차(S)가 형성된 제1 도전형 반도체층(110) 상에 제1 전극(160)을 형성한다.

실시예는 상기 단차가 형성된 제1 도전형 반도체층(110) 상에 다양한 형태의 제1 전극(160)을 형성할 수 있다.

예를 들어, 도 4와 같이 제1 도전형 반도체층의 계단형의 단차 부분에 형성되는 제1 전극(160)이 다양한 형태로 디자인 되고 형성 될 수 있다. 이 경우 제1 전극(160)은 제1 패드(165)를 둘러 쌓고 있는 사각형의 예를 들었으나 원형이나 빗살 무늬 등의 다양한 형태를 이용할 수 있다. 단, 실시예에서 제안한 효과를 극대로 얻기 위해서는 도 4와 같이 제1 전극의 일부분이 단차가 형성된 부분을 포함할 수 있다.

다음으로, 상기 제1 전극(160) 상에 제1 패드(165)를 형성한다.

실시예에 따른 발광소자에 의하면, 수직형 발광소자에서 제1 도전형 또는 제2 도전형 반도체층 구조에 단차를 도입함으로써 전류 밀집현상을 완화시키고 상부 광추출 효율을 향상시킬 수 있다.

(제2 실시예)

도 11 내지 도 12는 제2 실시예에 따른 발광소자의 공정 단면도이다.

제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.

제2 실시예는 상기 제1 실시예와 달리 도전성 기판(100a)에 반도체층을 형성하고, 상기 도전성 기판(100a)에 단차(S)가 형성되는 점에 특징이 있다.

이하, 상기 제1 실시예와 차별되는 점을 주로 설명한다.

우선, 도 11과 같이 도전성 기판(100a)이 준비된다. 상기 도전성 기판(100a) 은 전기전도도가 우수하고 가시광선 영역에서 투명한 특성을 가질 수 있다. 상기 도전성 기판(100a)으로는 갈륨질화물(예, GaN), 갈륨산화물(예, Ga₂O₃), 산화아연(ZnO), 실리콘 카바이드(SiC) 혹은 금속산화물 등으로 이루어진 단결정 기판일 수 있다.

이후, 제1 실시예와 같이 상기 도전성 기판(100a) 상에 제1 도전형 반도체층(110), 활성층(120), 제2 도전형 반도체층(130)을 형성한다.

다음으로, 상기 도전성 기판(100a)의 하측의 일부를 제거할 수 있다. 예를 들어, 상기 도전성 기판(100a)의 하부층을 얇게 만드는 폴리싱(polishing) 처리를 실시한다. 폴리싱을 실시하여 얇아지는 도전성 기판(100a)의 두께는 제조하고자 하는 소자의 응용 제품에 따라서 적절히 결정할 수 있다. 예를 들어, 약 400~500㎛로 형성된 도전성 기판(100a)을 폴리싱하여 약 70~100㎛의 두께를 남길 수 있으나 이에 한정되는 것은 아니다.

한편, 도전성 기판(100a) 위에 박막성장장비를 이용하여 고온에서 질화물 반도체 박막을 형성하게 되면 도전성 기판(100a)의 하부면이 높은 박막성장 온도와 반응성 가스들에 의해서 표면 결정 품질이 저하된다. 따라서, 도전성 기판(100a)의 하부층을 폴리싱하는 것이 소자의 전기적 특성을 개선할 수 있다.

다음으로, 도 12와 같이 상기 도전성 기판(100a)에 단차(S)를 형성할 수 있다. 상기 단차(S)를 형성하는 방법은 상기 제1 실시예의 내용을 채용할 수 있다.

이후, 상기 단차가 형성된 도전성 기판(100a) 상에 제1 전극(160)을 형성하고, 제1 전극(160) 상에 제1 패드(165)를 형성할 수 있다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 종래기술에 따른 LED의 사시도.

도 2는 도 1의 수직단면도이다.

도 3은 제1 실시예에 따른 발광소자의 단면도.

도 4는 제1 실시예에 따른 발광소자의 평면도.

도 5는 제1 실시예에 따른 발광소자에서 단차 도입에 따른 상부 광출효율 향상에 대한 개념도.

도 6 내지 도 10은 제1 실시예에 따른 발광소자의 제조방법의 공정단면도.

도 11 내지 도 12는 제2 실시예에 따른 발광소자의 공정 단면도.

Claims

제2 도전형 반도체층;

상기 제2 도전형 반도체층 상에 활성층;

상기 활성층 상에 단차를 가진 제1 도전형 반도체층; 및

상기 제1 도전형 반도체층 상에 제1 전극; 및

상기 제1 전극 상에 형성된 제1 패드;를 포함하고,

상기 제1 전극은 상기 단차가 형성된 제1 도전형 반도체층 상면에 복수의 계단 형태로 형성되며,

상기 제1 패드가 형성된 영역의 상기 제1 전극과 상기 활성층 간의 거리가 상기 제1 패드가 형성되지 않는 영역의 상기 제1 전극과 상기 활성층간의 거리보다 먼 발광소자.
제1 항에 있어서,

상기 단차는,

1개 이상인 발광소자.
제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물;

상기 발광구조물 상에 단차를 가진 도전성 기판; 및

상기 도전성 기판 상에 제1 전극;을 포함하고,

상기 제1 전극 상에 형성된 제1 패드;를 포함하고,

상기 제1 전극은 상기 단차가 형성된 도전성 기판 상면에 복수의 계단 형태로 형성되며,

상기 제1 패드가 형성된 영역의 상기 제1 전극과 상기 활성층 간의 수직 거리가 상기 제1 패드가 형성되지 않는 영역의 상기 제1 전극과 상기 활성층간의 거리보다 먼 발광소자.
제3 항에 있어서,

상기 단차는,

1개 이상인 발광소자.