KR20160145413A - 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지 - Google Patents

적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지 Download PDF

Info

Publication number
KR20160145413A
KR20160145413A KR1020150082042A KR20150082042A KR20160145413A KR 20160145413 A KR20160145413 A KR 20160145413A KR 1020150082042 A KR1020150082042 A KR 1020150082042A KR 20150082042 A KR20150082042 A KR 20150082042A KR 20160145413 A KR20160145413 A KR 20160145413A
Authority
KR
South Korea
Prior art keywords
region
semiconductor layer
light emitting
layer
thickness
Prior art date
Application number
KR1020150082042A
Other languages
English (en)
Inventor
정병학
홍기용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150082042A priority Critical patent/KR20160145413A/ko
Publication of KR20160145413A publication Critical patent/KR20160145413A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예는 적색 발광소자, 적색 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
실시 예는 하부전극, 발광구조물, 상부전극패드 및 가지전극을 포함하고, 발광구조물의 제1 도전형 반도체층은 적어도 2 이상의 서로 상이한 두께를 갖고, 제1 도전형 반도체층은 상기 상부전극패드 및 상기 가지전극과 수직으로 중첩되는 제1 영역; 및 서로 인접한 제1 영역들 사이에 위치하고, 제1 도전형 반도체층의 가장자리에 위치한 제2 영역을 포함할 수 있다.

Description

적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지{RED LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 적색 발광소자, 적색 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 3족과 5족의 원소가 화합되어 형성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
발광소자는 반도체화함불의 조성비를 조절 함으로써, 다양한 색상 구현이 가능하다. 예컨대 발광소자는 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 또는 적색(RED) 발광소자 일 수 있다.
적색 발광소자는 주입되는 전기에너지를 약 570nm 내지 약 630nm 범위 내의 파장을 가진 광으로 변환시킬 수 있다. 파장변화는 발광다이오드가 가지는 밴드 갭에너지 크기에 따라 제어될 수 있고, 상기 밴드갭 크기는 Al과 Ga의 조성비를 변화시킴으로써 조절될 수 있다. 여기서, 파장은 Al의 조성비를 증가시킬수록 짧아질 수 있다.
한편, 최근 AlGaInP계 적색 LED는 High CRI(Color Rendering Index) 조명광원 또는 차량용 광원으로 적용영역이 확대되고 있으며, 이에 따른 시장경쟁이 심화되고 있어, 높은 광 출력 확보 또는 전기적 신뢰성 확보가 중요한 이슈로 대두되고 있다.
실시 예는 전류 밀집(current crowding)을 개선함과 동시에 광 추출 효율을 향상시킬 수 있는 적색 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공한다.
실시 예의 적색 발광소자는 하부전극(140); 상기 하부전극(140) 상에 위치하고, 제1 도전형 반도체층(112), AlGaInP계열 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110); 상기 발광구조물(110) 상에 위치한 상부전극패드(174); 및 상기 상부전극패드(174)와 연결된 가지전극(172)을 포함하고, 상기 제1 도전형 반도체층(112)은 적어도 2 이상의 서로 상이한 두께를 갖고, 상기 제1 도전형 반도체층(112)은 상기 상부전극패드(174) 및 상기 가지전극(172)과 수직으로 중첩되는 제1 영역(112a); 및 서로 인접한 상기 제1 영역들(112a) 사이와 상기 제1 도전형 반도체층(112)의 가장자리에 위치한 제2 영역(112b)을 포함할 수 있다.
실시 예의 발광소자 패키지는 상기 적색 발광소자를 포함할 수 있다.
실시 예의 발광소자의 제조방법은 기판(102) 상에 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 위치한 AlGaInP계열 활성층(114) 및 상기 활성층(114) 상에 위치한 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성하는 단계; 상기 발광구조물(110) 상에 하부전극(140)을 형성하는 단계; 상기 기판(102)을 제거하고, 상기 제1 도전형 반도체층(112)을 노출시키는 단계; 상기 제1 도전형 반도체층(112)의 일부를 식각하는 단계; 및 상기 제1 도전형 반도체층(112) 상에 상부전극패드(174) 및 가지전극(172)을 형성하는 단계를 포함하고,
상기 제1 도전형 반도체층(112)은 상기 상부전극패드(174) 및 상기 가지전극(172)과 수직으로 중첩되는 제1 영역(112a), 및 서로 인접한 상기 제1 영역들(112a) 사이와 상기 제1 도전형 반도체층(112)의 가장자리 영역에 위치한 제2 영역(112b)을 포함하고, 상기 제1 도전형 반도체층(112)의 일부를 식각하는 단계는 상기 제2 영역(112b)의 상부면을 식각할 수 있다.
실시 예는 제1 도전형 반도체층으로부터 흡수되는 광을 줄여 광 추출 효율을 향상시킬 수 있다.
실시 예는 제1 도전형 반도체층의 전류 밀집 현상을 개선함과 동시에 광 흡수를 줄여 광 추출 효율을 향상시킬 수 있다.
도 1은 일 실시 예에 따른 적색 발광소자를 도시한 단면도이다.
도 2는 내지 도 8은 일 실시 예에 따른 적색 발광소자의 제조방법을 도시한 도면이다.
도 9는 다른 실시 예에 따른 적색 발광소자를 도시한 단면도이다.
도 10은 실시 예의 발광소자 패키지를 도시한 단면도이다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 일 실시 예에 따른 적색 발광소자를 도시한 단면도이다.
도 1에 도시된 바와 같이, 일 실시 예에 따른 적색 발광소자는 발광구조물(110)을 포함할 수 있다.
상기 발광구조물(110)은 상기 하부전극(140) 상에 위치하고, 상기 상부전극패드(174) 및 상기 가지전극(172)은 상기 발광구조물(110) 상에 위치할 수 있다.
상기 발광구조물(110)은 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 아래에 위치한 AlGaInP 계열 활성층(114) 및 상기 활성층(114) 아래에 위치한 제2 도전형 반도체층(116)을 포함할 수 있다. 상기 발광구조물(110)은 적색 파장대의 빛을 발광할 수 있다.
일 실시 예에 따른 적색 발광소자는 하부전극(140)을 포함할 수 있다.
상기 하부전극(140)은 오믹층(141)을 포함할 수 있다.
상기 오믹층(141)은 반도체와 전기적인 접촉인 우수한 물질로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 상기 오믹층(141)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다. 상기 오믹층(141)은 상기 발광구조물(110)의 하부면과 접촉할 수 있다. 상기 오믹층(141)은 상기 발광구조물(110)과 직접 접촉할 수 있다. 즉, 상기 제2 도전형 반도체층(116)은 상기 오믹층(141) 상에 위치할 수 있다.
상기 하부전극(140)은 제2 반사층(142)을 포함할 수 있다.
상기 제2 반사층(142)은 전기적인 접촉이 우수하며 반사성이 높은 물질로 단층 또는 복수의 층으로 형성될 수 있다. 예컨대 상기 제2 반사층(142)은 Pd, Ir, Ru, Mg, Zn, Pt, Ag, Ni, Al, Rh, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
상기 하부전극(140)은 본딩층(144) 및 지지기판(146)을 포함할 수 있다.
상기 본딩층(144)은 단층 또는 복수의 층으로 형성될 수 있으며, 니켈(Ni), 티탄(Ti), 금(Au) 또는 이들의 합금일 수 있으나 이에 한정되는 것은 아니다.
상기 지지부재(146)는 단층 또는 복수의 층으로 형성될 수 있으며, 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC 등), 구리(Cu), 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 등을 선택적으로 포함할 수 있다.
상기 하부전극(140)은 하부전극패드(148)를 포함할 수 있다.
상기 하부전극패드(148)는 단층 또는 복수의 층으로 형성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 중에서 적어도 어느 하나로 형성될 수 있다.
일 실시 예의 적색 발광소자는 제1 반사층(132)을 포함할 수 있다.
상기 제1 반사층(132)은 상기 오믹층(141) 사이에 위치할 수 있다. 상기 제1 반사층(132)은 상기 오믹층(141)과 나란하게 위치할 수 있다. 상기 제1 반사층(132)은 상기 오믹층(141)과 수평방향으로 교번될 수 있다. 상기 제1 반사층(132)의 수평폭은 상기 오믹층(141)의 폭보다 넓을 수 있으나 이에 한정되는 것은 아니다. 상기 제1 반사층(132)은 상기 오믹층(141)과 동일한 두께를 가질 수 있으나 이에 한정되는 것은 아니다.
상기 제1 반사층(132)은 상기 발광구조물(110)의 하부면과 접촉할 수 있다. 상기 제1 반사층(132)은 상기 제2 도전형 반도체층(116)과 직접 접촉할 수 있다. 상기 제1 반사층(132)은 단층 또는 복수의 층으로 형성될 수 있다. 상기 제1 반사층(132)은 금속계열 반사층(미도시)과 상기 금속계열 반사층 상에 배치되는 절연성 저굴절률층(미도시)을 포함할 수 있다. 상기 제1 반사층(132)은 ODR(omni-directional reflectror) 기능을 할 수 있으나 이에 한정되는 것은 아니다. 여기서, 상기 금속계열 반사층은 예를 들어 Ag 또는 Al을 포함할 수 있으며, 상기 절연성 저굴절률층(미도시)은 SiO2, Si3N4, MgO과 같은 투명물질일 수 있으나 이에 한정되는 것은 아니다.
일 실시 예의 적색 발광소자는 상부전극패드(174) 및 가지전극(172)을 포함할 수 있다. 일 실시 예에서는 하나의 상부전극패드(174) 및 복수의 가지전극(172)을 한정하여 설명하고 있지만, 이에 한정하지 않고, 상기 상부전극패드(174) 및 가지전극(172)은 적어도 2 이상일 수 있다.
상기 상부전극패드(174) 및 가지전극(172)은 상기 제1 도전형 반도체층(112) 상에 위치할 수 있다. 여기서, 상기 제1 도전형 반도체층(112)과 상기 가지전극(172) 사이에는 상부 오믹층(171)이 위치할 수 있다.
상기 상부 오믹층(171)은 반도체와 전기적 접촉이 우수한 물질로 단층 또는 복수의 층으로 형성될 수 있다. 예컨대 상기 상부 오믹층(171)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 단층 또는 다층으로 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다.
상기 상부전극패드(174)은 단층 또는 다층으로 형성될 수 있다. 상기 상부전극패드(174)는 상기 제1 도전형 반도체층(112) 및 상기 가지전극(172)과 동시에 직접 접촉할 수 있다. 상기 상기 상부전극패드(174)는 상기 제1 도전형 반도체층(112)과 접촉하는 영역이 쇼트키컨택(schottky contact)될 수 있다. 따라서, 상기 상부전극패드(174)는 상기 제1 도전형 반도체층(112)과 오믹컨택되지 않고, 이에 따라 전류주입률이 낮으므로 전류확산에 의해 광 출력이 향상될 수 있다.
상기 상부전극패드(174) 및 상기 가지전극(172)은 단층 또는 복수의 층으로 형성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 중에서 적어도 어느 하나로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 발광구조물(110) 상에는 광 추출 패턴(R)이 형성될 수 있다. 상기 광 추출 패턴(R)은 상기 제1 도전형 반도체층(112) 상면에 건식 또는 습식 식각공정을 통해 형성될 수 있다. 상기 광 추출 패턴(R)은 러프니스 형태로 다수의 오목부 및 다수의 볼록부를 포함할 수 있다. 상기 광 추출 패턴(R)은 상기 제1 도전형 반도체층(112) 상면 전체에 형성되거나 부분적으로 형성될 수 있다. 예컨대 상기 광 추출 패턴(R)은 상기 상부전극패드(174) 및 가지전극(172)과 중첩된 영역을 제외한 상기 제1 도전형 반도체층(112) 상에 형성될 수 있으나 이에 한정되지 않고, 상기 상부전극패드(174) 및 가지전극(172) 아래에 형성될 수도 있다.
일 실시 예의 제1 도전형 반도체층(112)은 서로 다른 두께를 갖는 제1 및 제2 영역(112a, 112b)들을 포함한다. 상기 제1 영역(112a)은 상기 상부전극패드(174) 및 상기 가지전극(172) 아래에 위치하여 수직으로 중첩된 영역일 수 있다. 상기 제2 영역(112b)은 인접한 제1 영역들(112a) 사이에 위치할 수 있다. 상기 제2 영역(112b)은 상기 제1 도전형 반도체층(112)의 가장자리 영역에 위치할 수 있다.
상기 제1 및 제2 영역(112a, 112b) 상부면은 평평한 구조일 수 있다. 일 실시 예는 상기 제2 영역(112b)의 평평한 상부면 상에 상기 광 추출 패턴(R)이 형성되어 광 추출 효율을 향상시킬 수 있다.
상기 제1 영역(112a)은 상기 가지전극(172)의 주변에서 집중되는 전류 밀집을 개선할 수 있는 두께를 가질 수 있다. 예컨대 상기 제1 영역(112a)의 두께는 2.6㎛ 이상일 수 있다. 예컨대 상기 제1 영역(112a)의 두께는 2.6㎛ 내지 3.5㎛일 수 있다. 상기 제1 영역(112a)는 전류 밀집을 개선할 수 있다. 상기 제1 영역(112a)의 두께는 2.6㎛ 내지 2.9㎛일 수 있다. 상기 제1 영역(112a)는 전류 밀집을 개선함과 동시에 광 흡수 및 공정시간을 줄일 수 있다. 상기 제1 영역(112a)의 두께가 2.6㎛ 미만일 경우, 상기 가지전극(172) 주변의 전류 밀집 현상에 의해 동작 전압(VF)가 높아지고, 출력 전압이 낮아지는 문제를 야기한다. 한편, 상기 제1 영역(112a)의 두께가 3.5㎛를 초과하는 경우, 광 흡수에 의한 광 추출 효율이 현저히 저하될 수 있다.
상기 제2 영역(112b)은 상기 발광구조물(110)로부터 발생된 광이 외부로 추출되는 영역으로 광 추출을 극대화할 수 있는 두께를 가질 수 있다. 상기 제2 영역(112b)은 식각공정으로 두께가 결정될 수 있다. 상기 제2 영역(112b)의 두께는 2.5㎛ 이하일 수 있다. 예컨대 상기 제2 영역(112b)의 두께는 1.5㎛ 내지 2.5㎛일 수 있다. 상기 제2 영역(112b)은 광 흡수를 줄여 광 추출 효율을 향상시킬 수 있다. 상기 제2 영역(112b)의 두께는 2.1㎛ 내지 2.3㎛일 수 있다. 상기 제2 영역(112b)은 광 흡수를 줄여 광 추출 효율을 향상시킴과 동시에 식각공정 시간을 줄이고, 식각에 의한 제1 도전형 반도체층(112)의 데미지를 줄일 수 있다. 상기 제2 영역(112b)의 두께가 2.5㎛ 초과는 경우, 광 흡수에 의한 광 추출 효율이 현저히 저하될 수 있다. 한편, 상기 제2 영역(112b)의 두께가 1.5㎛ 미만일 경우, 전류 스프레딩 및 캐리어 주입 효율 저하를 야기할 수 있다.
일 실시 예의 적색 발광소자는 상기 발광구조물(110)의 상부면과 측면 상에 형성된 제1 보호층(160)과, 상기 상부전극패드(174)의 상부면의 일부와 측면 상에 형성된 제2 보호층(162)을 포함할 수 있다. 여기서, 상기 제1 보호층(160)은 상기 발광구조물(110)의 형상에 대응될 수 있고, 상기 제2 보호층(162)은 상기 상부전극패드(174)의 형상에 대응될 수 있다. 상기 제1 및 제2 보호층(160, 162)은 단층 또는 복수의 층으로 형성될 수 있으며, 산화물, 질화물 등의 절연물로 형성될 수 있으나 이에 한정되는 것은 아니다.
제1도전형반도체층 두께 동작전압(VF3) 광세기(IV)
비교 예 2.7㎛ 2.120 6.16
일 실시 예 2.1㎛ 2.126 6.35
표 1은 비교 예와 일 실시 예의 동작전압(VF3) 및 광세기(IV)의 비교표이다.
비교 예는 제1 도전형 반도체층이 전체적으로 균일한 두께를 갖는다. 비교예는 제1 도전형 반도체층의 두께가 2.7㎛인 적색 발광소자의 예이다.
일 실시 예는 상기 제1 영역(112a)의 두께가 2.7㎛이고, 상기 제2 영역(112b)의 두께가 2.1㎛인 적색 발광소자의 예이다. 상기 제2 영역(112b)의 두께는 습식 또는 건식 식각공정 조건에 의해 변경될 수 있다. 예컨대 일 실시 예의 제2 영역(112b)은 수십 초이상의 건식 식각공정에 의해 형성될 수 있다.
비교예와 실시예를 비교하면, 일 실시 예는 제1 영역(112a)보다 얇은 두께를 갖는 제2 영역(112b)을 포함하는 제1 도전형 반도체층(112)을 구비함으로써, 상기 제1 도전형 반도체층(112)의 두께에 의한 광 흡수를 줄이므로 비교예보다 3%이상의 광 세기(IV)를 향상시킬 수 있다.
또한, 일 실시 예는 상기 상부전극패드(174) 및 상기 가지전극(172)과 수직으로 중첩되는 상기 제1 영역(112a)의 두께를 2.6㎛ 이상으로 유지하므로 전류 밀집을 줄이므로 동작전압(VF)이 비교예와 동등한 수준을 유지함과 동시에 광 세기(IV)를 향상시킬 수 있다.
이하, 도 2 내지 도 8을 참조하여 일 실시 예에 따른 적색 발광소자의 제조방법을 설명하기로 한다.
도 2를 참조하면, 먼저 기판(102)을 준비한다. 상기 기판(102)은 열전도성이 뛰어난 물질일 수 있다. 상기 기판(102)는 단층 또는 다층으로 형성될 수 있다. ㅅ상기 기판(102)은 전도성 기판 또는 절연성 기판일 수 있다. 예컨대 상기 기판(102)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge 및 Ga203 중 적어도 하나일 수 있다. 상기 기판(102)은 발광구조물(110) 형성 전에 세정공정이 진행되어 표면의 불순물이 제거될 수 있다.
상기 발광구조물(110)은 상기 기판(102) 상에 형성될 수 있다. 상기 발광구조물(110)은 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함한다.
상기 발광구조물(110)은 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 형성되는 AlGaInP계열 활성층(114) 및 상기 활성층(114) 상에 형성되는 제2 도전형 반도체층(116)을 포함하는 적색 발광구조물일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(112)은 반도체 화합물, 예컨대 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예컨대 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(112)은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
예컨대 상기 제1 도전형 반도체층(112)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)은 상기 제1 도전형 반도체층(112)상에 형성될 수 있다.
상기 활성층(114)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함한다. 상기 활성층(114)은 양자우물/양자벽 구조를 포함할 수 있다. 예컨대 상기 활성층(114)은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다. 상기 활성층(114)은 AlGaInP 계열을 실시 예로 설명하고 있으나, 이에 한정되는 것은 아니다.
다음으로, 상기 제2 도전형 반도체층(116)은 상기 활성층(114) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 반도체 화합물, 예컨대 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 제1 도전형 반도체층(112)이 p형 반도체층인 경우, p형 도펀트를 포함할 수 있다. 예컨대 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.
상기 제2 도전형 반도체층(116)은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
예컨대 상기 제1 도전형 반도체층(112)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다.
일 실시 예는 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층을 한정하여 설명하고 있으나 이에 한정되지 않고, 상기 제1 도전형 반도체층(112)은 p형 반도체층, 상기 제2 도전형 반도체층(116)은 n형 반도체층으로 구현될 수도 있다.
또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현될 수 있다.
도 3을 참조하면, 제1 반사층(132) 및 오믹층(141)은 제2 도전형 반도체층(116) 상에 형성될 수 있다.
상기 오믹층(141)은 반도체와 전기적인 접촉이 우수한 물질로 형성될 수 있다. 상기 오믹층(141)은 단층 또는 다층으로 형성될 수 있다. 상기 오믹층(141)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다.
상기 오믹층(141)은 상기 제2 도전형 반도체층(116)과 접촉될 수 있다. 상기 오믹층(141)은 상기 제2 도전형 반도체층(116)과 직접 접촉될 수 있다. 도면에는 도시되지 않았지만, 상기 오믹층(141)과 상기 제2 도전형 반도체층(116) 사이에는 별도의 반사층이 형성될 수도 있다.
상기 제1 반사층(132)은 금속계열 반사층(미도시)과 상기 금속계열 반사층 상에 배치되는 절연성 저굴절률층(미도시)를 포함할 수 있다. 상기 금속계열 반사층은 Ag 또는 Al일 수 있으며, 상기 절연성 저굴절률층은 SiO2, Si3N4, MgO과 같은 투명물질일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 제1 반사층(132)은 굴절률이 상이한 층이 교대로 1쌍 이상 적층된 초격자층일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 제1 반사층(132)은 DBR(Distributed Bragg Reflector)일 수 있으나 이에 한정되는 것은 아니다.
도 4를 참조하면, 하부전극(140)은 발광구조물(110) 상에 형성될 수 있다. 여기서, 상기 하부전극(140)은 상기 오믹층(141)의 구성을 포함하고 있으나, 이에 한정되는 것은 아니다.
상기 하부전극(140)은 반사층(142), 본딩층(144), 지지기판(146) 및 하부전극패드(148)를 포함할 수 있다.
상기 제2 반사층(142)는 단층 또는 다층으로 형성될 수 있다. 상기 제2 반사층(142)은 전기적인 접촉이 우수하며 반사성이 높은 물질로 형성될 수 있다. 예컨대 상기 제2 반사층(142)은 Pd, Ir, Ru, Mg, Zn, Pt, Ag, Ni, Al, Rh, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 단층 또는 다층으로 형성될 수 있다.
상기 본딩층(144)은 단층 또는 다층으로 형성될 수 있다. 상기 본딩층(144)은 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 본딩층(144)은 니켈(Ni), 티탄(Ti), 금(Au) 또는 이들의 합금일 수 있으나 이에 한정되는 것은 아니다.
상기 지지기판(146)은 단층 또는 다층으로 형성될 수 있다. 상기 지지기판(146)은 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 지지기판(146)은 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC 등), 구리(Cu), 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 등을 선택적으로 포함할 수 있다.
상기 하부전극패드(148)는 단층 또는 다층으로 형성될 수 있다. 상기 하부전극패드(148)은 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 하부전극(148)은 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 중에서 적어도 어느 하나로 형성될 수 있다.
도 5를 참조하면, 도 4의 기판(102)은 제거될 수 있다. 상기 기판(도4의 102)의 제거 방법은 레이저, 화학적 식각, 물리적 식각을 이용할 수 있다. 발광구조물(110)로부터 분리하거나 화학적 식각 방법을 사용할 수 있다. 예컨대 상기 기판(도4의 102)의 제거 방법은 레이저 리프트 오프 방법을 이용할 수 있다. 상기 레이저 리프트 오프 방법은 상기 기판(도4의 102)과 발광구조물(110)의 계면에 에너지를 제공함으로써, 상기 발광구조물(110)의 접합표면이 열분해되어 상기 기판(102)과 발광구조물(110)을 분리할 수 있다.
상기 제1 도전형 반도체층(112)은 상기 기판(도4의 102)로부터 노출될 수 있다.
도 6을 참조하면, 상기 제1 도전형 반도체층(112)은 식각 공정을 통해서 일부가 식각되어 서로 상이한 두께를 갖는 제1 및 제2 영역(112a, 112b)을 형성할 수 있다.
상기 제1 도전형 반도체층(112)의 식각 공정은 건식 식각 또는 습식 식각 공정을 통해서 상기 제2 영역(112b)의 두께를 변경할 수 있다. 일 실시 예는 건식 식각 공정을 한정하여 설명하지만, 이에 한정되는 것은 아니다.
상기 건식 식각 공정은 상기 제1 도전형 반도체층(112) 상에 마스크 패턴(미도시)을 형성하여 상기 제1 도전형 반도체층(112)의 상부면 일부를 노출시킬 수 있다. 상기 마스크 패턴이 형성된 영역은 제1 영역(112a)일 수 있고, 노출된 상기 제1 도전형 반도체층(112)은 상기 제2 영역(112b)일 수 있다. 즉, 상기 마스크 패턴은 상기 제1 영역(112a) 상에 형성될 수 있다. 여기서, 상기 제1 영역(112a)은 이후에 형성되는 상부전극패드(도8의 174) 및 가지전극(도8의 172)과 수직으로 중첩되는 영역으로 정의할 수 있다.
상기 건식 식각 공정은 상기 마스크 패턴으로부터 노출된 상기 제1 도전형 반도체층(112)을 건식 식각하여 상기 제1 영역(112a)보다 얇은 두께를 갖는 상기 제2 영역(112b)을 형성할 수 있다. 상기 건식 식각 공정 시간은 수십 내지 수백 초 동안 진행될 수 있다.
상기 건식 식각 공정이 완료되면, 상기 마스크 패턴을 제거하여 상기 제1 영역(112a)을 노출시킬 수 있다.
상기 제1 영역(112a)의 두께는 마스크 패턴에 의해 보호되므로 2.6㎛ 내지 3.5㎛일 수 있다.
상기 제2 영역(112b)의 두께는 2.5㎛ 이하일 수 있다. 상기 제2 영역(112b)의 두께는 상기 건식 식각 공정 조건에 따라 1.5㎛ 내지 2.5㎛일 수 있다.
도 7을 참조하면, 러프니스 형태의 다수의 오목부 및 다수의 볼록부를 갖는 광 추출 패턴(R)은 상기 제1 도전형 반도체층(112) 상에 형성될 수 있다. 상기 광 추출 패턴(R)은 상기 제2 영역(112b) 상에 형성될 수 있다. 일 실시 예에서는 상기 광 추출 패턴(R)이 상기 제2 영역(112b)에만 형성된 구조를 한정하고 있지만, 이에 한정되지 않고, 상기 제1 및 제2 영역(112a, 112b)에 모두 형성될 수 있고, 제1 및 제2 영역(112a, 112b)의 일부에 형성될 수도 있다.
상기 광 추출 패턴(R)은 상기 제1 도전형 반도체층(112)의 제2 영역(112b) 상면에 건식 또는 습식 식각 공정으로 러프니스를 형성하여 광 추출 효율을 향상시킬 수 있다.
도 8을 참조하면, 상부전극패드(174) 및 가지전극(172)은 상기 제1 도전형 q반도체층(112) 상에 형성될 수 있다. 상기 상부전극패드(174) 및 가지전극(172)은 상기 제1 도전형 반도체층(112)의 제1 영역(112a) 상에 형성될 수 있다.
일 실시 예는 상기 가지전극(172)과 상기 제1 도전형 반도체층(112) 사이에 상부 오믹층(171)이 형성될 수 있다. 상기 상부전극패드(174)는 상기 가지전극(172) 상에 형성되어 상기 상부 오믹층(171)과 직접 접촉되지 않을 수 있으나, 이에 한정되는 것은 아니다.
상기 상부전극패드(174)는 상기 제1 도전형 반도체층(112) 및 상기 가지전극(172)과 동시에 접촉될 수 있다. 상기 상부전극패드(174)와 상기 제1 도전형 반도체층(112)이 접하는 부분은 쇼키컨택 등으로 인해 오믹컨택이 되지 않을 수 있다. 즉, 상기 상부전극패드(174)와 상기 제1 도전형 반도체층(112)이 접하는 부분은 전류주입률이 낮을 수 있다. 따라서, 일 실시 예는 상기 제1 도전형 반도체층(112)의 전면으로 전류확산이 이루어져 광 출력이 향상될 수 있다.
상기 상부전극패드(174) 및 상기 가지 전극(172)은 단층 또는 다층으로 형성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 중에서 적어도 어느 하나로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 상부 오믹층(171)은 단층 또는 다층으로 형성될 수 있다. 상기 상부 오믹층(171)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예컨대 상기 상부 오믹층(171)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 것은 아니다.
제1 보호층(160)은 상기 발광구조물(110)의 상부면과 측면 상에 형성될 수 있다.
제2 보호층(162)은 상기 상부전극패드(174)의 측면과 상부면의 일부에 형성될 수 있다.
상기 제1 및 제2 보호층(160, 162)은 단층 또는 다층으로 형성될 수 있다. 상기 제1 및 제2 보호층(160, 162)은 예컨대 산화물, 질화물 등의 절연물로 형성될 수 있으나 이에 한정되는 것은 아니다.
도 2 내지 도 8에 도시된 적색 발광소자의 제조방법은 일 실시 예를 한정하여 설명하고 있지만, 이에 한정하지 않고, 각각의 제조단계들의 순서는 변경될 수 있다.
일 실시 예는 제1 영역(112a)보다 얇은 두께를 갖는 제2 영역(112b)을 포함하는 제1 도전형 반도체층(112)을 구비함으로써, 상기 제1 도전형 반도체층(112)의 두께에 의한 광 흡수를 줄여 광 추출 효율을 향상시킬 수 있다.
또한, 일 실시 예는 상기 상부전극패드(174) 및 상기 가지전극(172)과 수직으로 중첩되는 상기 제1 영역(112a)의 두께를 2.6㎛ 이상으로 유지하여 전류 밀집을 줄임으로써, 동작전압(VF)을 상승시키지 않고 광 추출 효율을 향상시킬 수 있다.
도 9는 다른 실시 예에 따른 적색 발광소자를 도시한 단면도이다.
도 9에 도시된 바와 같이, 다른 실시 예에 따른 적색 발광소자는 도 1 내지 도 8의 실시 예에 따른 적색 발광소자의 기술적인 특징을 채용할 수 있다.
다른 실시 예의 적색 발광소자는 적어도 3이상의 상이한 두께를 갖는 제1 도전형 반도체층(212)을 포함하는 발광구조물(210)를 포함한다.
상기 제1 도전형 반도체층(212)은 서로 상이한 두께를 갖는 제1 및 제2 영역(212a, 212b)을 포함한다.
상기 제1 영역(212a)은 상기 가지전극(172)의 주변에서 집중되는 전류 밀집을 개선할 수 있는 두께를 가질 수 있다. 예컨대 상기 제1 영역(212a)의 두께는 2.6㎛ 이상일 수 있다. 상기 제1 영역(212a)의 두께는 2.6㎛ 내지 3.5㎛일 수 있다. 상기 제1 영역(212a)의 두께가 2.6㎛ 미만일 경우, 상기 가지전극(172) 주변의 전류 밀집 현상에 의해 동작전압(VF)가 높아지고, 출력전압이 낮아지는 문제를 야기한다. 한편, 상기 제1 영역(212a)의 두께가 3.5㎛를 초과하는 경우, 광 흡수에 의한 광 추출 효율이 현저히 저하될 수 있다.
상기 제2 영역(212b)은 서로 상이한 두께를 갖는 제3 및 제4 영역(212c, 212d)을 포함한다.
상기 제3 영역(212c)은 상기 제2 영역(212b) 내에서 상기 제1 영역(212a)으로부터 멀리 떨어진 영역에 위치할 수 있다. 즉, 상기 제3 영역(212c)은 상기 제4 영역(212d)을 사이에 두고 상기 제1 영역(212a)으로부터 일정 간격 이격될 수 있다.
상기 제4 영역(212d)은 상기 제2 영역(212b) 내에서 상기 제1 영역(212a)과 인접한 영역에 위치할 수 있다. 상기 제4 영역(212d)은 상기 제1 영역(212a) 및 제3 영역(212c) 사이에 위치할 수 있다.
다른 실시 예는 상기 가지전극(172)으로부터 멀수록 캐리어의 이동이 저하되어 활성층(114)의 캐리어 재결합에 의한 빛 에너지 생성이 저하되므로 이와 대응되는 제3 영역(212c)은 광 흡수를 최소화하기 위해 상기 제4 영역(212d)보다 얇은 두께일 수 있다.
다른 실시 예는 상기 가지전극(172)과 인접한 제4 영역(212d)보다 상기 가지전극(172)으로부터 멀리 떨어진 제3 영역(212c)의 두께를 얇게 함으로써, 광 추출 효율을 향상시킬 수 있다. 또한, 다른 실시 예는 상기 가지전극(172)과 인접할 수록 상기 제1 도전형 반도체층(212)의 두께가 두꺼워지므로 상기 가지전극(172) 주변에서의 전류 밀집 현상을 개선함과 동시에 광 추출 효율을 향상시킬 수 있다.
상기 제3 및 제4 영역(212c, 212d)은 회절 마스크 또는 하프 톤 마스크를 이용한 건식 또는 습식 식각 공정에 의해 서로 상이한 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 제3 및 제4 영역(212c, 212d)은 상기 발광구조물(210)로부터 발생된 광이 외부로 추출되는 영역으로 광 추출을 극대화할 수 있는 두께를 가질 수 있다. 예컨대 상기 제3 및 제4 영역(212c, 212d)의 두께는 2.5㎛ 이하일 수 있다. 상기 제3 영역(212c)의 두께는 1.5㎛ 내지 2.4㎛일 수 있다. 상기 제4 영역(212d)의 두께는 1.6㎛ 내지 2.5㎛일 수 있다. 상기 제3 영역(212c)의 두께는 상기 제4 영역(212d)의 두께보다 얇게 설정될 수 있다. 상기 제3 및 제4 영역(212c, 212d)의 두께가 2.5㎛ 초과는 경우, 광 흡수에 의한 광 추출 효율이 현저히 저하될 수 있다. 한편, 상기 제3 및 제4 영역(212c, 212d)의 두께가 1.5㎛ 미만일 경우, 전류 스프레딩 및 캐리어 주입 효율 저하를 야기할 수 있다.
다른 실시 예의 적색 발광소자의 제조방법은 일 실시 예의 적색 발광소자의 제조방법을 채용할 수 있다. 상기 제3 및 제4 영역(212c, 212d)은 회절 마스크 또는 하프 톤 마스크를 이용한 건식 또는 습식 식각 공정에 의해 서로 상이한 두께를 가질 수 있다.
다른 실시 예는 서로 상이한 두께를 갖는 제3 및 제4 영역(212c, 212d)을 갖는 제2 영역(212b)을 한정하여 설명하고 있지만, 이에 한정하지 않고, 제2 영역(212b)은 상기 가지전극(172)의 디자인에 따라 3 이상의 상이한 두께를 가질 수 있다.
다른 실시 예의 적색 발광소자는 일 실시 예의 적색 발광소자와 기술적 특징이 결합될 수 있다. 즉, 제1 도전형 반도체층(212)의 가장자리 영역은 다른 실시 예의 제2 영역(212b)의 기술적 특징이 채용될 수 있고, 상부전극패드(174)와 인접한 제2 영역(212b)은 일 실시 예의 제2 영역(도1의 112b)이 채용될 수 있으나, 이에 한정하지 않고, 다양하게 변경될 수 있다.
도 10은 실시 예의 발광소자 패키지를 도시한 단면도이다.
도 10에 도시된 바와 같이, 실시 예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 적색 발광소자(100)와, 형광체(232)를 구비하여 상기 발광소자(100)를 포위하는 몰딩부재(240)를 포함할 수 있다.
상기 적색 발광소자(100)는 도 1 내지 도 9의 일 실시 예 및 다른 실시 예의 기술적 특징을 채용할 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 제3 전극층(213)은 와이어(230)에 의해 상기 적색 발광소자(100)에 전원을 제공하는 역할을 할 수 있다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 적색 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 적색 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 적색 발광소자(100)는 상기 제3 전극층(213) 또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
실시예에 따른 적색 발광소자는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
112: 제1 도전형 반도체층 112a: 제1 영역들
112b: 제2 영역들

Claims (19)

  1. 하부전극;
    상기 하부전극 상에 위치하고, 제1 도전형 반도체층, AlGaInP계열 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물 상에 위치한 상부전극패드; 및
    상기 상부전극패드와 연결된 가지전극을 포함하고,
    상기 제1 도전형 반도체층은 적어도 2 이상의 서로 상이한 두께를 갖고,
    상기 제1 도전형 반도체층은
    상기 상부전극패드 및 상기 가지전극과 수직으로 중첩되는 제1 영역; 및
    서로 인접한 상기 제1 영역들 사이와 상기 제1 도전형 반도체층의 가장자리에 위치한 제2 영역을 포함하는 적색 발광소자.
  2. 제1 항에 있어서,
    상기 제1 및 제2 영역은 평평한 상부면을 포함하고, 상기 제1 또는 제2 영역의 상부면 상에는 러프니스 형태의 다수의 오목부 및 다수의 볼록부를 포함하는 광 추출 패턴을 포함하는 적색 발광소자.
  3. 제1 항에 있어서,
    상기 제1 영역은 2.6㎛ 내지 3.5㎛의 두께를 갖는 적색 발광소자.
  4. 제1 항에 있어서,
    상기 제1 영역은 2.6㎛ 내지 2.9㎛의 두께를 갖는 적색 발광소자.
  5. 제1 항에 있어서,
    상기 제2 영역은 1.5㎛ 내지 2.5㎛의 두께를 갖는 적색 발광소자.
  6. 제1 항에 있어서,
    상기 제2 영역은 2.1㎛ 내지 2.3㎛의 두께를 갖는 적색 발광소자.
  7. 제1 항에 있어서,
    상기 제2 영역은 서로 상이한 두께를 갖는 제3 및 제4 영역을 포함하는 적색 발광소자.
  8. 제7 항에 있어서,
    상기 제3 영역은 상기 제2 영역 내에서 상기 제1 영역으로부터 멀리 떨어진 영역에 위치하고, 상기 제4 영역은 상기 제2 영역 내에서 상기 제1 영역에 인접하게 위치하는 적색 발광소자.
  9. 제7 항에 있어서,
    상기 제3 영역은 상기 제4 영역보다 얇은 두께를 갖는 적색 발광소자.
  10. 제7 항에 있어서,
    상기 제3 영역은 상기 발광구조물의 가장자리 영역, 및 인접한 제1 영역 사이의 중심 영역에 위치하는 적색 발광소자.
  11. 제7 항에 있어서,
    상기 제4 영역은 상기 제3 영역 및 상기 제1 영역 사이에 위치하는 적색 발광소자.
  12. 제1 항에 있어서,
    상기 제2 영역은 서로 상이한 두께를 갖는 적어도 3 이상의 영역들을 포함하는 적색 발광소자.
  13. 제1 항에 있어서,
    상기 제2 영역은 상기 제1 영역으로부터 멀어질수록 점차 얇아지는 두께를 갖는 적색 발광소자.
  14. 제1 항 내지 제13 항 중 어느 하나의 적색 발광소자를 포함하는 발광 다이오드 패키지.
  15. 기판 상에 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 위치한 AlGaInP계열 활성층 및 상기 활성층 상에 위치한 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;
    상기 발광구조물 상에 하부전극을 형성하는 단계;
    상기 기판을 제거하고, 상기 제1 도전형 반도체층을 노출시키는 단계;
    상기 제1 도전형 반도체층의 일부를 식각하는 단계; 및
    상기 제1 도전형 반도체층 상에 상부전극패드 및 가지전극을 형성하는 단계를 포함하고,
    상기 제1 도전형 반도체층은 상기 상부전극패드 및 상기 가지전극과 수직으로 중첩되는 제1 영역, 및 서로 인접한 상기 제1 영역들 사이와 상기 제1 도전형 반도체층의 가장자리 영역에 위치한 제2 영역을 포함하고,
    상기 제1 도전형 반도체층의 일부를 식각하는 단계는 상기 제2 영역의 상부면을 식각하는 적색 발광소자의 제조방법.
  16. 제15 항에 있어서,
    상기 제2 영역은 마스크를 이용한 건식 또는 습식 식각 공정으로 1.5㎛ 내지 2.5㎛의 두께를 갖는 적색 발광소자의 제조방법.
  17. 제15 항에 있어서,
    상기 제2 영역은 마스크를 이용한 건식 또는 습식 식각 공정으로 2.1㎛ 내지 2.3㎛의 두께를 갖는 적색 발광소자의 제조방법.
  18. 제15 항에 있어서,
    상기 제2 영역은 회절 마스크 또는 하프 톤 마스크를 이용한 건식 또는 습식 식각 공정으로 서로 상이한 두께를 갖는 2 이상의 영역들을 포함하는 적색 발광소자의 제조방법.
  19. 제15 항에 있어서,
    상기 제2 영역은 회절 마스크 또는 하프 톤 마스크를 이용한 건식 또는 습식 식각 공정으로 서로 상이한 두께를 갖는 제3 및 제4 영역을 포함하는 적색 발광소자의 제조방법.
KR1020150082042A 2015-06-10 2015-06-10 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지 KR20160145413A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150082042A KR20160145413A (ko) 2015-06-10 2015-06-10 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150082042A KR20160145413A (ko) 2015-06-10 2015-06-10 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지

Publications (1)

Publication Number Publication Date
KR20160145413A true KR20160145413A (ko) 2016-12-20

Family

ID=57734354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082042A KR20160145413A (ko) 2015-06-10 2015-06-10 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR20160145413A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133658A (ko) * 2017-06-07 2018-12-17 엘지이노텍 주식회사 반도체 소자
WO2023149783A1 (ko) * 2022-02-07 2023-08-10 서울바이오시스주식회사 적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133658A (ko) * 2017-06-07 2018-12-17 엘지이노텍 주식회사 반도체 소자
CN110537262A (zh) * 2017-06-07 2019-12-03 Lg 伊诺特有限公司 半导体器件
EP3637481A4 (en) * 2017-06-07 2021-05-26 LG Innotek Co., Ltd. SEMI-CONDUCTOR DEVICE
US11217724B2 (en) 2017-06-07 2022-01-04 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting semiconductor device having flat portion and concave-convex portion for enhanced light extraction efficiency
CN110537262B (zh) * 2017-06-07 2023-08-29 苏州立琻半导体有限公司 半导体器件
WO2023149783A1 (ko) * 2022-02-07 2023-08-10 서울바이오시스주식회사 적색광을 방출하는 발광 소자, 그것을 갖는 발광 모듈, 및 그것을 갖는 장치

Similar Documents

Publication Publication Date Title
US7973329B2 (en) Semiconductor light emitting device
US7859003B2 (en) Semiconductor light emitting device
US8269234B2 (en) Semiconductor light-emitting device
EP3073538B1 (en) Red light emitting device and lighting system
KR20110043282A (ko) 발광소자 및 그 제조방법
KR20160145413A (ko) 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
KR102251237B1 (ko) 발광 소자
KR102200000B1 (ko) 발광소자 및 조명시스템
KR101199129B1 (ko) 반도체 발광소자 및 그 제조방법
KR102425124B1 (ko) 발광소자 및 발광소자 패키지
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
KR102234117B1 (ko) 발광소자 및 조명시스템
KR102356516B1 (ko) 발광소자 및 발광소자 패키지
KR102336432B1 (ko) 발광소자 및 발광소자 패키지
KR102561565B1 (ko) 발광소자 및 발광소자 패키지
KR102376672B1 (ko) 발광소자 및 발광소자 패키지
KR102342718B1 (ko) 적색 발광소자 및 조명장치
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR102299735B1 (ko) 발광소자 및 조명시스템
KR102432015B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR20170077509A (ko) 발광소자 및 조명장치
KR20160114867A (ko) 적색 발광소자 및 조명장치
KR102385943B1 (ko) 발광 소자 및 발광 소자 패키지
KR102322696B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR102398435B1 (ko) 적색 발광소자 및 조명장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination