CN110537262A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110537262A
CN110537262A CN201880025956.3A CN201880025956A CN110537262A CN 110537262 A CN110537262 A CN 110537262A CN 201880025956 A CN201880025956 A CN 201880025956A CN 110537262 A CN110537262 A CN 110537262A
Authority
CN
China
Prior art keywords
semiconductor layer
conductive semiconductor
electrode
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880025956.3A
Other languages
English (en)
Other versions
CN110537262B (zh
Inventor
朴德炫
郑炳学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN110537262A publication Critical patent/CN110537262A/zh
Application granted granted Critical
Publication of CN110537262B publication Critical patent/CN110537262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

根据本发明的半导体器件包括：导电衬底；半导体结构，其被布置在导电衬底上并且包括第一导电类型半导体层、第二导电类型半导体层以及布置在第一导电类型半导体层和第二导电类型半导体层之间的有源层；以及第一电极，其被布置在半导体结构上并且电连接到第一导电类型半导体层，其中，半导体结构还包括在第一导电类型半导体层和第一电极之间的1‑1导电类型半导体层；以及半导体结构的顶表面包括：在其上布置第一电极的平坦部以及围绕该平坦部的凹凸部，其中从半导体结构的底表面到接触平坦部的侧表面的凹凸部的底表面的第二距离可以在相对于从半导体结构的底表面到1‑1导电半导体层的顶表面的第一距离的70％或者更多与95％或者更少之间。本发明可以通过改善半导体器件的电流扩散现象来增强光通量。

Description

半导体器件
技术领域
本发明涉及一种半导体器件。
背景技术
因为包括诸如GaN、AlGaN、InGaNm、InAlGaN、GaAs、AlGaAs、InGaAs、GaP、AlGaInP、InP等的化合物的半导体器件具有拥有宽且容易调节的带隙能量等的许多优点，所以它们被广泛用作发光器件、光接收器件和各种二极管。
特别地，使用半导体的III-V族或II-VI族化合物半导体材料的诸如发光二极管或激光二极管的发光器件由于薄膜生长技术和器件材料的发展可以实现诸如红色、绿色、蓝色和红外的多种颜色，还可以通过使用荧光材料或调整颜色来实现高效率的白光，并且与诸如荧光灯管、白炽灯泡等的现有光源相比具有低功耗、半永久性寿命、响应速度快、稳定、环保等优点。
此外，当使用半导体的III-V族或II-VI族化合物半导体材料制造诸如光检测器或太阳能电池的光接收装置时，由于各种器件材料的发展，该光接收装置可以吸收各种波长范围的光并且产生光电流，并且因此可以使用从伽马射线到无线电波长范围的各种波长范围的光。另外，因为该光接收装置具有响应速度快、稳定、环保以及容易调整器件材料的优点，所以其可以方便地用于功率控制、超高频电路或通信模块。
因此，半导体器件的应用扩展到光通信装置的传输模块、代替液晶显示(LCD)器件的冷阴极荧光灯(CCFL)的发光背光、可以代替荧光灯管或白炽灯泡的白色发光二极管照明装置、车辆的前照灯或信号灯、用于感测气体或火灾的传感器、医疗设备等。另外，半导体器件的应用可以扩展到高频应用电路、功率控制装置和通信模块。
近来，进行诸如改进光提取结构等的各种开发，以提高半导体器件的光速、发光效率和电特性。
发明内容
技术问题
因此，鉴于上述问题提出本发明，并且本发明的目的是为了提供一种具有改善的电流拥挤现象和增强的光电特性和可靠性的半导体器件。
技术方案
为了实现上述目的，根据本发明的一个方面，提供一种半导体器件，其包括：导电衬底；半导体结构，其被布置在导电衬底上并且包括第一导电半导体层、第二导电半导体层以及布置在第一导电半导体层和第二导电半导体层之间的有源层；以及第一电极，其被布置在半导体结构上并且电连接到第一导电半导体层，其中，半导体结构还包括在第一导电半导体层和第一电极之间的1-1导电半导体层，并且半导体结构的顶表面包括：在其上布置第一电极的平坦部以及围绕该平坦部的凹凸部，其中，从半导体结构的底表面到接触平坦部的侧表面的凹凸部的底表面的第二距离是从半导体结构的底表面到1-1导电半导体层的顶表面的第一距离的70％至95％。
此外，1-1导电半导体层的水平宽度可以与第一电极的水平宽度相同。
此外，1-1导电半导体层的厚度可以为100至
此外，平坦部的顶表面的宽度可以是第一电极的顶表面的宽度的两到三倍。
此外，半导体器件还包括焊盘电极，并且该焊盘电极可以直接与第一导电半导体层接触。
另外，第一电极的顶表面可以围绕焊盘电极的顶表面，并且第一电极的堆叠结构可以与焊盘电极的堆叠结构不同。
此外，焊盘电极的顶表面可以被布置成圆形。
此外，其中焊盘电极和第一电极被垂直重叠的区域的长度与焊盘电极的半径的比可以为0到1。
另外，第二导电半导体层可以包括最靠近有源层的2-1导电半导体层和布置在2-1导电半导体层的底部上的2-2导电半导体层，其中2-1导电半导体层和2-2导电半导体层可以由不同的材料构成。
另外，第二导电半导体层还可以包括：2-2导电半导体层，其包括第一掺杂剂和第二掺杂剂；以及2-3导电半导体层，其被布置在2-2导电半导体层的底部上并且包括第一掺杂剂和第二掺杂剂，其中2-2导电半导体层中包括的第一掺杂剂的浓度和2-3导电半导体层中包括的第一掺杂剂的浓度可以彼此不同，并且在2-2导电半导体层中包括的第二掺杂剂的浓度和在2-3导电半导体层中包括的第二掺杂剂的浓度可以彼此不同。
另外，2-2导电半导体层可以包括具有与有源层的侧表面的倾斜角相同的倾斜角的第一区域，以及具有比第一区域的水平宽度大的宽度的第二区域，并且第一区域的厚度与第二区域的厚度的比率可以为1:1至2:3。
根据本发明的另一个方面，提供一种半导体器件，包括：导电衬底；半导体结构，其被布置在导电衬底上并且包括第一导电半导体层、第二导电半导体层以及布置在第一导电半导体层和第二导电半导体层之间的有源层；第一电极，其被电连接到第一导电半导体层；第二电极，其被电连接到第二导电半导体层；以及电流阻挡单元，其被布置在第二导电半导体层和第二电极之间，其中电流阻挡单元可以进一步包括多个凹部，并且第一电极和电流阻挡单元可以垂直地重叠，并且电流阻挡单元的水平宽度可以是第一电极的水平宽度的1至5倍。
另外，第二导电半导体层可以包括最靠近有源层的2-1导电半导体层和布置在2-1导电半导体层的底部上的2-2导电半导体层，其中2-1导电半导体层和2-2导电半导体层可以由不同的材料构成。
另外，2-2导电半导体层的厚度可以是1至4um。
另外，第二导电半导体层还可以包括：2-2导电半导体层，其包括第一掺杂剂和第二掺杂剂；以及2-3导电半导体层，其被布置在2-2导电半导体层的底部上并且包括第一掺杂剂和第二掺杂剂，其中2-2导电半导体层中包括的第一掺杂剂的浓度和2-3导电半导体层中包括的第一掺杂剂的浓度可以彼此不同，并且在2-2导电半导体层中包括的第二掺杂剂的浓度和在2-3导电半导体层中包括的第二掺杂剂的浓度可以彼此不同。
此外，多个凹部可以穿过2-3导电半导体层并且暴露2-2导电半导体层的部分。
此外，多个凹部可以被布置以暴露2-2导电半导体层的厚度的0至50％。
此外，多个凹部的宽度可以是第一电极的宽度的1到5倍。
有益效果
本发明可以通过改善半导体器件的电流扩散现象来提高光速。
附图说明
图1是示出根据第一实施例的半导体器件的侧视图。
图2是示出根据第一实施例的半导体器件的顶视图。
图3是示出沿着图2的线A-A’截取的根据第一实施例的半导体器件的横截面图。
图4是示出根据第二距离相对于第一距离(L2/L1)的光速和工作电压(operationvoltage)的曲线图。
图5是根据第一实施例的半导体器件的横截面图，其示出第二区域的平坦顶表面与平坦部之间的距离、第一区域的厚度和第二区域的厚度。
图6是示出相对于第二区域的平坦顶表面与平坦部之间的距离的光速的曲线图。
图7是示出沿着图2中的线A-A’截取的根据第二实施例的半导体器件的横截面图。
图8是示出根据第二实施例的包括多个凹部的半导体器件的横截面图。
图9是示出相对于凹部宽度的光速的曲线图。
图10是示出根据实施例的光源装置的分解透视图。
符号说明
5：衬底
10：半导体结构
12：第一导电半导体层
14：有源层
18：第二导电半导体层
18a：2-1导电半导体层
18b：2-2导电半导体层
18c：2-3导电半导体层
18-1：第一区域
18-2：第二区域
30：第一反射层
32：第二电极
40：第二反射层
50：结合层
60：导电衬底
70：电流阻挡单元
75：凹部
82：1-1导电半导体层
84：第一电极
86：焊盘电极
88：平坦部
具体实施方式
通过详细描述，下文将清楚地理解上述本发明的目的和技术构造的细节以及根据其的操作效果。在本发明的描述中，如果将衬底、层(膜)、区域、图案或结构称为形成或布置在另一衬底、层(膜)、区域、焊盘或图案“上/上面”或“下/下面”，其可以“直接”形成或布置在另一个元件“上面”或“下面”，或通过其它层的介入“间接”形成或布置。相对于附图定义每个层的“上面”或者“下面”的引用。
可以以不同的形式修改实施例，或者可以将多个实施例彼此组合，并且本发明的范围不限于以下描述的实施例。
尽管在另一实施例中没有描述在特定实施例中描述的问题，但是只要在另一实施例中没有特别指定相反或矛盾的描述，就可以理解为与另一实施例有关的描述。
例如，如果在特定实施例中描述构造A的特征并且在另一实施例中描述构造B的特征，尽管没有具体公开组合构造A和构造B的实施例，但应理解为包括在本发明的范围内，只要没有指定相反或矛盾的描述。
以下使用的诸如“第一”和“第二”的术语仅是用于区分相同或相应的构成元件的标识符号，并且相同或相应的构成元件不受诸如“第一”和“第二”的术语的限制。
除非上下文另有明确说明，否则单数形式旨在包括复数形式。还将理解的是，术语“包括”、“包含”或“具有”指定本说明书中所述的特征、数字、操作、组件、部件或其组合的存在，并且一个或多个其他特征、数字、步骤、操作、组件、部件或其组合可以被添加。
在下文中，将参照附图详细描述本发明。
图1是示出根据第一实施例的半导体器件的侧视图，并且图2是示出根据第一实施例的半导体器件的顶视图。
如图1中所示，根据第一实施例的半导体器件100可以包括半导体结构10、导电衬底60、第一反射层30、第二电极32、第二反射层40、结合层50、第一电极84和焊盘电极86。
半导体结构10被布置在导电衬底60上，并且可以包括第一导电半导体层12、第二导电半导体层18和布置在第一导电半导体层12和第二导电半导体层18之间的有源层14。
第一导电半导体层12包括III-V或II-VI族的化合物半导体，例如，具有InXaly1Ga1-x1-y1N(0≤x1≤1,0≤y1≤1,0≤x1+y1≤1)的组成式的半导体，并且可以包括GaN、AlGaN、InGaN和InAlGaN中的至少一个。
可以在第一导电半导体层12上掺杂第一掺杂剂。尽管当第一导电半导体层12是n型半导体时，第一导电掺杂剂可以包括Si、Ge、Sn、Se、Te等作为n型掺杂剂，但是其不限于此。
第一导电半导体层12可以被配置为单层或多层，并且焊盘电极86和第一电极84可以被布置在第一导电半导体层12的顶部上，并且台阶单元可以被布置在其上布置第一电极84的第一导电半导体层12的两侧上。
半导体结构10的顶表面可以包括平坦部88，在其上布置第一电极84和焊盘电极86；以及凹凸部，其具有凹陷和凸起。凹凸部可以布置为围绕平坦部88。
1-1导电半导体层82可以被布置在平坦部88上，并且第一电极84可以布置在1-1导电半导体层82上。1-1导电半导体层82可以被布置成增强第一导电半导体层12和第一电极84之间的电流注入特性，并且第一电极84的水平宽度可以与1-1导电半导体层82的水平宽度相同。因此，通过1-1导电半导体层82，可以增强第一电极84与第一导电半导体层12之间的电流注入特性，并且可以提高半导体器件的光提取效率。
平坦部88的宽度可以等于或大于1-1导电半导体层82的宽度。平坦部88的水平宽度可以大于第一电极84的宽度以在布置第一电极84的工艺中确保处理余量。
有源层14可以包括量子阱和量子势垒。当有源层14被实现为多量子阱结构时，量子阱和量子势垒可以交替地布置。
有源层14是如下的层，其中通过第一导电半导体层12注入的电子(空穴)和通过第二导电半导体层18注入的电子(空穴)在有源层14的量子阱处复合，并且通过与量子阱的构成材料相对应的能带的带隙差来发射光，并且其可以布置在第一导电半导体层12和第二导电半导体层18之间。另外，所发射的光的波长可以与能带隙成反比例关系。
有源层14可以由化合物半导体构成，并且可以使用例如II-V和III-VI化合物半导体中的至少一种或多种来实现。
尽管有源层14可以包括单量子阱、多量子阱(MQW)、量子线结构和量子点结构中的至少一个，但是不限于此。
第二导电半导体层18包括III-V或II-VI族的化合物半导体，例如，具有Inx5AlyGa-x5-y2N(0≤x5≤1,0≤y2≤1,0≤x5+y2≤1)的组成式的半导体，并且可以包括AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一个。
可以在第二导电半导体层18上掺杂第二掺杂剂。尽管当第二导电半导体层18是p型半导体时，第二导电掺杂剂可以包括Mg、Wn、Ca、Sr、C、Ba等作为p型掺杂剂，但不限于此。
尽管在第一实施例中描述假设第一导电半导体层12是n型半导体并且第二导电半导体层18是p型半导体，但是不限于此，并且第一导电半导体层12可以由p型半导体构成，并且第二导电半导体层18可以由n型半导体构成。
尽管未示出，但是电子阻挡层(EBL)可以布置在有源层14和第二导电半导体层18之间。电子阻挡层(EBL)可以通过阻挡从第一导电半导体层12供应并流向第二导电半导体层18的电子(空穴)从而通过增加有源层14中的电子和空穴的辐射复合的概率来增强发光效率。电子阻挡层的能带隙可以大于有源层14或第二导电半导体层18的能带隙。
第二导电半导体层18可以被布置在有源层14和导电衬底60之间，并且第二导电半导体层18可以包括2-1导电半导体层18a和2-2导电半导体层18b。
2-1导电半导体层18a和2-2导电半导体层18b可以由彼此不同的材料构成。
例如，当2-1导电半导体层18a由诸如AlGaAs、AlGaInP、InGaAs、InAlGaAS等材料构成时，2-2导电半导体层18b可以由诸如GaP、AlGaAS、AlGaInP、InGaAs、InAlGaAs等的材料构成，并且它们可以由彼此不同的材料构成。当它们由彼此不同的材料构成时，2-2导电半导体层18b可以具有电流扩散功能，并且2-1导电半导体层18a可以具有将电流注入有源层14的功能。
2-3导电半导体层18c可以由与2-2导电半导体层18b相同的材料构成，并且可以包括不同的掺杂剂。另外，第一导电半导体层12可以包括至少一种或多种掺杂剂。2-2导电半导体层18b可以包括第一掺杂剂和第二掺杂剂，并且2-3导电半导体层18c可以包括第一掺杂剂和第二掺杂剂。被包括在2-2导电半导体层18b中的第一掺杂剂的浓度和被包括在2-3导电半导体层18c中的第一掺杂剂的浓度可以彼此不同，并且被包括在2-2导电半导体层18b中的第二掺杂剂的浓度和被包括在2-3导电半导体层18c中的第二掺杂剂的浓度可以彼此不同。
例如，当第一掺杂剂是Mg且第二掺杂剂是C时，2-2导电半导体层18b中包括的Mg的浓度可以高于2-3导电半导体层18c中包括的Mg的浓度，并且包括在2-2导电半导体层18b中的C的浓度可以低于包括在2-3导电半导体层18c中的C的浓度。因为2-3导电半导体层18c可以包括与2-2导电半导体层18b中包括的掺杂剂不同的掺杂剂以将电流从第二电极32平滑地注入到第二导电半导体层18，并且2-2导电半导体层18b的电阻低于2-3导电半导体层18c的电阻，所以可以通过将电流平滑地注入到有源层14中来增强半导体器件的光学特性。例如，2-2导电半导体层18b可以包括Mg，并且2-3导电半导体层18c可以包括C。
2-2导电半导体层18b可以比2-1导电半导体层18a厚。当2-2导电半导体层18b比2-1导电半导体层18a厚时，电流可以容易地在2-1导电半导体层18a中扩散，并且注入到2-1导电半导体层18中的电流的电流密度的均匀性能够被增强。
2-2导电半导体层18b可以包括：第一区域18-1，该第一区域18-1包括具有与有源层14的侧表面和2-1导电半导体层18a的侧表面相同的倾斜角的侧表面；以及第二区域18-2，该第二区域18-2具有大于第一区域的水平宽度的宽度。
第一区域18-1和第二区域18-2可以由相同的材料构成，并且可以在第一区域18-1的侧表面和第二区域18-2的侧表面之间设置台阶单元。并且台阶单元可以包括具有曲率的区域。
当布置台阶单元时，电流可以从第二区域8-2的底部更均匀地注入到比第二区域8-2窄的第一区域18-1中。
此外，从有源层14发射到半导体器件的底部并且被第一反射层30或第二反射层40朝着半导体器件的顶部反射的光可以发射到半导体器件的外部，而不被吸收到有源层14中。
台阶单元的一些区域可以进一步包括具有曲率的区域。具有曲率的区域可以是从第一反射层30或第二反射层40朝向半导体器件的顶部反射的光会合的介质的边界区域。通过斯涅尔定律可以缓解从边界区域朝向第一反射层30或者第二反射层40再次反射从第一反射层30或者第二反射层40朝向半导体器件的顶部反射的光的全反射条件，并且因此，能够增强半导体器件的光提取效率。
第二电极32可以布置在半导体结构10的底部。第二电极32可以布置在半导体结构10的2-2导电半导体层18b的底部。第二电极32可以是电连接到2-2导电半导体层18b。
第二电极32可以由具有良好电接触的材料构成。第二电极32可以形成为单层或多层。尽管第二电极32可以包括Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Be、Ge、ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、IZON(IZO氮化物)、AGZO(Al-Ga ZnO)、IGZO(In-Ga ZnO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au和Ni/IrOx/Au/ITO中的至少一种，但不限于此。
第二电极32可以包括多个开口。第二电极32具有图案，并且可以包括穿透第二电极32的顶表面和底表面之间的多个开口R。第二电极32中包括的多个开口R的顶表面和底表面可以是圆形、椭圆形或多边形，但不限于此。
另外，第二电极32可以布置为彼此间隔开的多个图案。
第一反射层30可以布置在多个开口R的内部或多个图案之间。虽然第一反射层30可以直接接触第二导电半导体层18的底表面，但是不限于此。
第一反射层30可以由具有透射率和折射率的绝缘材料构成。例如，第一反射层30可以包括SixOy、SixNy、Al2O3、ZnO、ITO、TiO2和HfOx中的至少一个，并且可以布置在分布式布拉格反射器(DBR)结构中，在该分布式布拉格反射器(DBR)结构中，具有不同的折射率的不同的绝缘材料可以被布置为单层或多层。另外，第一反射层30可以具有被布置为与半导体结构形成肖特基接触的金属材料。然而，不限于此，并且第一反射层30可以被布置为包括具有透射率和/或折射率的绝缘材料和金属材料中的至少一种或多种的堆叠结构。因为第一反射层30被布置在多个开口R的内部或多个图案之间，所以与布置第二反射层32的区域相比，电流注入在布置第一反射层30的区域中可能不平滑。因此，能够增强从比较容易注入电流的第二电极32向第二导电半导体层18注入的电流的电流密度的均匀性。
第二反射层40可以被配置为单层或多层。第二反射层40可以由具有良好的电接触和高反射率的材料构成。第二反射层40可以由包括Pd、Ir、Ru、Mg、Zn、Pt、Ag、Ni、Al、Rh、Au、Ti、Hf和ITO中的至少一种的金属或合金构成。
第二反射层40可以由金属构成并且电连接到第二电极32。当第二电极32具有多个开口R或者被布置为彼此间隔开的图案时，第二电极32可以电连接到2-2导电半导体层18b。另外，当第二反射层40将从有源层14发射的光通过多个开口R或间隔开的图案朝向顶部反射时，可以增强半导体器件的光学特性。
结合层50可以包括阻挡金属或结合金属。尽管结合层50可以包括Ti、Au、Sn、Nu、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种，但是不限于此。结合层50可以被配置为单层或多层。结合层50被布置在导电衬底60和半导体结构10之间，并且可以物理和电连接半导体结构10和导电衬底60。
导电衬底60可以是金属或载体衬底。导电衬底60可以被配置为单层或多层。
导电衬底60可以由具有良好电接触的材料构成，并且可以包括例如Ni、Ti、Cr、Pt、Au、Sn、In、Pd、Cu和TiW中的至少一种或多种，但不限于此。
第一电极84和焊盘电极86可以布置在半导体结构10上。
第一电极84和焊盘电极86可以布置在半导体结构10上。第一电极84和焊盘电极86中的至少一个或多个可以被布置，但不限于此。
第一电极84可以具有至少一个或多个分支电极。第一电极84包括分支电极，并且分支电极可以被布置为在第一导电半导体层12的顶表面上彼此间隔开。
因此，可以通过至少一个或多个分支电极来增强注入到第一导电半导体层12中的电流的均匀性。如图2中所示，分支电极可以具有在另一方向中从连接到焊盘电极86的电极延伸的至少一个或多个延伸单元。
对于第一导电半导体层12的电流扩散特性下降的情况，或者为了与从第二导电半导体层18注入到有源层14的电流的扩散特性的平衡，分支电极可以具有至少一个或多个延伸单元，并且延伸单元可以在与将分支电极连接到焊盘电极86的方向不同的方向上延伸。
尽管可以将焊盘电极86布置在半导体结构10的中心区域处，但是不限于此。尽管焊盘电极86可以布置在第一导电半导体层12上并且与第一导电半导体层12直接接触，但是不限于此。
焊盘电极86和第一导电半导体层12之间的电阻可以被设置为高于第一电极84和第一导电半导体层12之间的电阻，并且因此，焊盘电极86和第一电极84可以由相同材料或不同材料构成。1-1导电半导体层82与第一电极84之间的电阻可以低于焊盘电极86与第一导电半导体层12之间的电阻。
因此，因为注入到焊盘电极86中的电流不是直接注入到第一导电半导体层12中，而是通过第一电极84注入到第一导电半导体层12中，所以可以提高注入电流的均匀性。在实施例中，因为第一电极84的构成材料和焊盘电极86的构成材料被选择为彼此不同，并且1-1导电半导体层82被布置在第一电极84和第一导电半导体层12之间，所以电流注入特性和均匀性得到改善。另外，因为电流扩散现象被改善，所以半导体器件的光输出被增强。然而，当第一电极84与第一导电半导体层12之间的电阻小于焊盘电极86与第一导电半导体层12之间的电阻时，可以不布置1-1导电半导体层82。
焊盘电极86可以被配置为单层或多层，并且包括Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo、Rh、Ru、Ag和Cu-W中的至少任何一种，但不限于此。
第一电极84可以被配置为单层或多层，并且包括Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo、Rh、Ru、Ag和Cu-W中的至少任何一种，但不限于此。
1-1导电半导体层82包括III-V或II-VI族的化合物半导体，例如，具有InX1Aly1Ga1-x1-y1N(0≤x1≤1,0≤y1≤1,0≤x1+y1≤1)的组成式的半导体，并且可以包括GaN、AlGaN、InGaN和InAlGaN中的至少一种。
1-1导电半导体层82可以由诸如第一导电半导体层12的材料构成。
因为1-1导电半导体层82可以吸收从有源层14向第一导电半导体层12发射的光，所以可以将其布置为不大于第一电极84的宽度。为了将电流从第一电极84平滑地注入到有源层14，可以将1-1导电半导体层82的宽度(c)设置为与第一电极84的宽度相同。但是，不限于此，并且当在布置1-1导电半导体层82区域之后布置第一电极84时，1-1导电半导体层82的宽度(c)可以大于第一电极84的宽度以确保处理余量。另外，当1-1导电半导体层82的宽度(c)大于第一电极84的宽度时，当布置第一电极84以确保半导体器件的光提取效率时，1-1导电半导体层82的宽度(c)可以小于第一导电电极层12的平坦部88的顶表面的宽度。
1-1导电半导体层82的厚度可以是100至
因为当1-1导电半导体层82的厚度小于时在电特性方面可能会出现缺陷，所以1-1导电半导体层82的厚度可以等于或大于
因为当1-1导电半导体层82的厚度等于或大于时可以扩展其中能够吸收从从有源层14向第一导电半导体层12发射的光的光路，所以1-1导电半导体层82的厚度可以等于或小于
因为焊盘电极86、第一电极84和第二导电半导体层18与图1中所示的构造相同，所以将省略其详细描述。
第一电极84可以包括被布置为彼此间隔开的分支电极。第一电极84的分支电极可以与焊盘电极86垂直重叠。在第一电极84和焊盘电极86垂直重叠的区域中，第一电极84的长度n与焊盘电极86的半径m的第一比率n/m可以是0至1。当第一比率n/m等于0或者小于0时，难以在布置第一电极84的工艺和布置第一电极84的工艺中确保余量，并且因此，可能会发生无法将第一电极84与焊盘电极86电连接的问题。
另外，当第一比率n/m等于或大于1时，可以将分支电极布置为彼此连接，并且当将分支电极布置为彼此连接时，焊盘电极86与第一导电半导体层12之间的电阻可能会降低朝向分支电极扩散电流的特性。
因此，第一比率n/m可以为0至1，以确保在焊盘电极86和第一导电半导体层12之间的电流扩散特性，并且将焊盘电极86和分支电极电连接。
参考图2，2-2导电半导体层18b可以布置在半导体器件的顶表面上，以在围绕半导体结构10的周围的同时向有源层14的外部延伸。
例如，2-2导电半导体层18b的第二区域18-2可以布置为朝着有源层14的外部延伸。因为2-2导电半导体层18b的电阻大于2-1导电半导体层18a的电阻，因此，当将2-2导电半导体层18b的顶表面的面积布置成大于有源层14的顶表面的面积时，因为注入到第二电极32中的电流通过2-1导电半导体层18a注入到有源层14中，所以可以增强注入电流的电流密度的效率。
2-2导电半导体层18b的顶表面的面积可以是半导体器件的顶表面的面积的10％至30％。
当2-2导电半导体层18b的顶表面的面积比半导体器件的顶表面的面积大10％或更多时，因为围绕半导体结构10布置的2-2导电半导体层18b是当在半导体器件的制造工艺之后将半导体器件切割成单个器件时激光或金刚石砂轮穿过的区域，所以可以确保切割工艺的处理余量。
因为当2-2导电半导体层18b的顶表面的面积为半导体器件的顶表面的面积的30％或更大时难以确保半导体结构的处理吞吐量，所以2-2导电半导体层18b的顶表面的面积可以小于半导体器件的顶表面的面积的30％，以确保半导体器件的处理吞吐量。
图3是示出根据第一实施例的半导体器件的沿着图2中的线A-A’截取的横截面图。
参考图3将会详细地描述从半导体结构10的底表面到1-1导电半导体层82的顶表面的第一距离L1、从半导体结构10的底表面到被布置为最接近平坦部88的凹凸部的第二距离L2、平坦部的宽度b和第一电极的宽度(a)。
半导体结构10的顶表面可以包括：平坦部88，在其上布置第一电极84和焊盘电极86；以及凹凸部，其具有凹陷和突起。当半导体结构10包括1-1导电半导体层82并且在半导体结构10的顶表面上布置凹凸部时，1-1导电半导体层82的厚度可以极大地减小或者1-1导电半导体层82可能被损坏。因为当1-1导电半导体层82非常薄或损坏时第一电极84和第一导电半导体层12之间的电阻可能增加，所以平坦表面可以被布置在其上布置第一电极84的半导体结构10的顶表面上。
平坦部88的宽度b大于第一电极84的宽度(a)。平坦部88的宽度b可以是第一电极的宽度(a)的至少两倍至三倍。当平坦部88的宽度b是第一电极的宽度(a)的两倍或更多倍时，可以确保布置凹凸部的处理余量，使得第一电极84可以在布置平坦部88的工艺中不被损坏。
因为当平坦部的宽度b等于或小于第一电极的宽度(a)的三倍时可以抑制流向第一导电半导体层12的侧表面的大量电流，所以可以确保注入到有源层14中的电流量，并且可以降低再次吸收从有源层14发射的光的可能性。另外，因为可以确保可以在半导体结构10的顶表面上布置的凹凸部的面积，所以可以增强半导体的光提取效率。
因此，为了确保半导体器件的光学和电特性，平坦部的宽度b可以是第一电极的宽度(a)的两到三倍。
第一距离L1可以是从半导体结构10的底表面到1-1导电半导体层82的顶表面的距离。
第二距离L2可以是从半导体结构10的底表面到与平坦部88接触的凹凸部的距离，或者在作为凹凸部的凹部分的凹部与半导体结构10的底表面之间的距离。凹凸部的顶表面可以具有均匀的图案形状或者可以不均匀地布置。另外，基于凹部，凸部的高度可以是不均匀的，或者基于凸部，凹部可以是不均匀的。因此，将基于与平坦表面接触的凹部来描述第二距离L2。
因为第一距离L1和第二距离L2彼此不同，所以第一导电半导体层12的厚度在凹凸部和平坦部88上可以不同，并且电阻可以在平坦部88和第一导电半导体层12的凹凸部上不同。第一导电半导体层12在凹凸部处的厚度可以小于第一导电半导体层12在平坦部88处的厚度，并且在这种情况下，因为第一导电半导体层12在凹凸处的电阻比第一导电半导体层12在平坦部88处的电阻高，所以，如果第一导电半导体层12在凹部处的厚度没有被确保，朝着凹凸部注入到平坦部88中的电流的扩散可能困难。同时，可以将凹凸部处的第一导电半导体层12的厚度设置为小于平坦表面处的第一导电半导体层12的厚度，并且可以通过布置在凹凸部上的凹陷和凸起来提高半导体器件的光提取效率。以这种方式，可以通过调节第一距离L1与第二距离L2的比率来确保半导体器件的电特性和/或光学特性。
在此实施例中，第二距离L2可以是第一距离L1的70％至95％。
参考图4，可以确认，当第二距离L2为第一距离L1的70％以上时，可以确保半导体器件的电特性，并且，当第二距离L2为第一距离L1的95％或者小于第一L1时，可以确保半导体器件的光学特性。
当第二距离L2被设置为第一距离L1的70％或更大时，随着在凹凸部处的第一导电半导体层12的厚度增加，可以确保半导体器件的电特性，并且当将第二距离L2设置为第一距离L1的95％或者小于第一距离L1时，随着第一导电半导体层12的凹凸部的厚度减少，可以确保半导体器件的光学特性。
图5是沿着图2中的线A-A’截取的根据第一实施例的半导体器件的横截面图，示出第二区域18-2的平坦顶表面与平坦部88之间的距离d、第一区域的厚度d1和第二区域的厚度d2，并且图6是示出相对于第二区域18-2的平坦顶表面与平坦部88之间的距离d的光速的曲线图。
如图5中所示，2-2导电半导体层18b可以包括第一区域18-1，该第一区域18-1具有与有源层14的侧表面和2-1导电半导体层18a的侧表面相同的倾斜角的侧表面；以及第二区域18-2，其具有比第一区域18-1的水平宽度大的宽度。
第一区域18-1和第二区域18-2可以由相同的材料构成，并且可以在第一区域18-1的侧表面与第二区域18-2的侧表面之间设置台阶单元或具有曲率的区域。
2-2导电半导体层18b具有均匀的厚度d1+d2，并且如果将第一区域的厚度称为第一厚度d1并且将第二区域的厚度称为第二厚度d2，则第一厚度d1与第二厚度d2的比率可以为1:1至2:3。
当第一厚度d1与第二厚度d2的比率为1:1或更高时，第二厚度d2大于第一厚度d1，并且随着光速降低现象被防止，可以提高半导体器件的光速。
当第一厚度d1与第二厚度d2的比率为2:3或更高时，因为底部金属被暴露，可能会产生漏电流。因此，第一厚度d1与第二厚度d2的比率可以为2:3或更小，以通过防止泄漏电流来确保半导体器件的可靠性。
可以通过图6确认，随着第二区域18-2的平坦顶表面与平坦部88之间的距离d的增加，光速被增强。
第二区域18-2的平坦顶表面与平坦部88之间的距离d包括第二厚度d2，第二区域18-2的平坦顶表面与平坦部88之间的距离d可以根据第二距离d2增加或减少。
如果第二厚度d2小，则第二区域18-2的平坦顶表面与平坦部88之间的距离d也减小，并且半导体器件的光速可能降低。
另外，如果第二厚度d2较大，则第二区域18-2的平坦顶表面与平坦部88之间的距离d增加，并且可以增强半导体器件的光速。然而，如果半导体结构10的侧面完全暴露于外部，则会产生泄漏电流，并且会出现降低半导体器件的可靠性的问题。
因此，可以考虑半导体器件的可靠性和光速来选择包括第二厚度d2的在第二区域18-2的平坦顶表面与平坦部88之间的距离d。
图7是示出根据第二实施例的半导体器件的视图。
如图7中所示，根据第二实施例的半导体器件100可以包括半导体结构10、导电衬底60、第二电极32、第二反射层40、结合层50、第一电极84、焊盘电极86和电流阻挡单元70。
因为包括第一导电半导体层12、第二导电半导体层18和有源层14的半导体结构10、导电衬底60、第一反射层30、第二电极32、第二反射层40、结合层50、第一电极84和焊盘电极86与根据第一实施例的半导体器件的构造相同，将省略其详细描述。
根据第二实施例的2-2导电半导体层18b的厚度可以是1至4um。
当2-2导电半导体层18b的厚度为1um或更大时，2-2导电半导体层18b可以具有电流扩散功能。
当2-2导电半导体层18b的厚度为4um以下时，因为通过电流阻挡单元70防止垂直方向上的电流流动，所以可以利用更宽的发光面积，并且可以获得均匀且明亮的表面发光。
因此，2-2导电半导体层18b的厚度可以是1至4um，以确保电流扩展功能和电流阻挡单元70的效果。
电流阻挡单元70可以被布置在第二导电半导体层18和第二电极32之间。
因为布置电流阻挡单元70，所以防止仅在垂直方向上的电流流动，并且可以获得均匀且明亮的表面发光。
尽管电流阻挡单元70可以由诸如SiO2、SiOxNy、SixNy等的绝缘材料或金属材料构成，但是不限于此。
当电流阻挡单元70由金属材料构成时，它可以由与第二电极32的金属材料不同的金属材料构成。当电流阻挡单元70由金属材料构成时，通过布置在第二电极32和第二导电半导体层18之间的电阻高于电流阻挡单元70和第二导电半导体层18之间的电阻的材料，能够通过电流阻挡单元70抑制电流直接注入到第二导电半导体层18。
当电流阻挡单元70由金属材料构成时，尽管电流阻挡单元70可以包括ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、IZON(IZO氮化氮)、AGZO(Al-Ga ZnO)、IGZO(In-Ga ZnO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au和Ni/IrOx/Au/ITO中的至少一种，但不限于此。
第二电极32可以由与第二导电半导体层18具有良好电接触的材料构成。第二电极32可以被构成为单层或多层。尽管第二电极32可以包括Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Be、Ge、ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、IZON(IZO氮化物)、AGZO(Al-Ga ZnO)、IGZO(In-Ga ZnO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au和Ni/IrOx/Au/ITO中的至少一种，但不限于此。
电流阻挡单元70和第一电极84垂直重叠，并且电流阻挡单元的水平宽度(e)可以是第一电极的水平宽度(a)的1到5倍。
当电流阻挡单元的水平宽度(e)是第一电极的水平宽度(a)的1倍或更多倍时，可以确保注入电流的有源层14的体积，并且可以提高半导体器件的光速。随着电流阻挡单元的水平宽度(e)增加第一电极的水平宽度(a)的一倍或更多倍，半导体器件的光速也与其成比例地增加。然而，随着半导体器件的光速成比例地增加，半导体器件的工作电压也可以成比例地增加。
因为当电流阻挡单元的水平宽度(e)是第一电极的水平宽度(a)的五倍或更多倍时半导体器件的工作电压增加，所以电流阻挡单元的水平宽度(e)可以小于第一电极的水平宽度(a)的五倍，以确保半导体器件的电特性。
因此，考虑电特性和光速，电流阻挡单元的水平宽度(e)可以是第一电极的水平宽度(a)的1到5倍。
如图8中所示，电流阻挡单元70可以包括多个凹部75，并且多个凹部75可以穿过2-3导电半导体层18c并且暴露2-2导电半导体层18b的一部分，并且第二电极32可以被布置在多个凹部75的内部。
可以将多个凹部75布置成穿过2-3导电半导体层18c并且暴露2-2导电半导体层18b的厚度的0至50％。
当多个凹部75被布置为穿过2-3导电半导体层18c并且暴露2-2导电半导体层18b的厚度的0％或更多时，多个凹部75可以穿过2-3导电半导体层18c并且与2-2导电半导体层18b接触，并且尽管第二电极32布置在凹部75内部，但是由于在与2-2导电半导体层18b接触的部分处未形成欧姆接触，多个凹部75可以执行电流阻挡功能。
因为当多个凹部75被布置测穿过2-3导电半导体层18c并且暴露2-2导电半导体层18b的厚度的50％或更多时半导体器件的工作电压增加，所以可以将多个凹部75布置成穿过2-3导电半导体层18c并且暴露小于2-2导电半导体层18b的厚度的50％以确保半导体器件的电特性。
凹部的水平宽度(e)可以是第一电极的水平宽度(a)的1-5倍。
如图9中所示，当凹部的水平宽度(e)是第一电极的水平宽度(a)的一倍或更多倍时，可以利用更宽的发光面积，并且可以提高光速。尽管凹部的水平宽度(e)越大于第一电极的水平宽度(a)，半导体器件的光速可以与其成比例地越高，但是随着半导体器件的光速增加半导体器件的工作电压也可能成比例地增加。
因为当凹部的水平宽度(e)是第一电极的水平宽度(a)的五倍或更多倍时半导体器件的工作电压与凹部的水平宽度(e)成比例地增加，所以凹部的水平宽度(e)可以小于第一电极的水平宽度(a)的五倍以确保半导体器件的电特性。
因此，考虑到半导体器件的电特性和光速，凹部的水平宽度(e)可以是第一电极的水平宽度(a)的1到5倍。
同时，根据上述实施例的半导体器件和半导体器件封装可以在衬底上排列多个，并且光学构件，诸如导光板、棱镜片、扩散片等，可以被布置在半导体器件封装的光路上。
此外，可以实现包括根据实施例的半导体器件封装的光源装置。
此外，光源装置可以包括光源模块，其包括衬底和根据实施例的半导体器件封装；散热器，用于散发光源模块的热量；以及电源单元，用于处理或转换从外部接收的电信号并将该信号提供给光源模块。例如，光源装置可以包括灯、头灯、路灯等。另外，根据实施例的光源装置可以被不同地应用于需要输出光的产品。
另外，光源装置可以包括底盖；反射板，被布置在底盖上；发光模块，用于发射光，其包括半导体器件；导光板，其被布置在反射板的前面以引导从发光模块发射的光；光学片，包括被布置在导光板的前面的棱镜片；显示面板，被布置在光学片的前面；视频信号输出电路，被连接到显示面板以向显示面板供应视频信号；以及彩色滤光片，被布置在显示面板的前面。在此，底盖、反射板、发光模块、导光板和光学片可以构成背光单元。
作为光源装置的又一示例，前照灯可以包括发光模块，该发光模块包括布置在衬底上的半导体器件封装；反射器，该发射器将从发光模块辐射的光向例如正面侧的预定方向反射；透镜，其用于使反射器反射的光向前折射；以及遮挡物，用于遮挡或反射由反射器朝着透镜反射的光的一部分以形成设计者所需的光分布图案。
同时，图10是示出根据实施例的光源装置的分解透视图。
根据实施例的照明装置可以包括盖2100、光源模块2200、散热器2400、电源单元2600、内壳2700和插座2800。根据实施例的照明装置可以包括构件2300和保持器2500中的任何一个或多个。光源模块2200可以包括根据实施例的半导体器件封装。
光源模块2200可以包括光源单元2210、连接板2230和连接器2250。构件2300被布置在散热器2400的顶表面上，并具有引导槽2310，其中多个光源单元2210和连接器2250被插入。
保持器2500阻挡内壳2700的绝缘单元2710的容纳槽2719。因此，容纳在内壳2700的绝缘单元2710中的电源单元2600被紧密密封。保持器2500具有引导突出单元2510。
电源单元2600可以包括突出单元2610、引导单元2630、基座2650和延伸单元2670。内壳2700可以在其内部包括模制单元以及电源单元2600。模制单元是使模制液硬化以将电源单元2600固定在内壳2700内部的部分。
实施例中的上述特征、结构以及效果被包括在至少一个实施例中，并且没有必要仅限于一个实施例。此外，每个实施例中例示的特征、结构和效果也可以被实施为由本领域的技术人员针对其他实施例进行组合或修改。因此，应被解释为，与组合和修改有关的事项包括在实施例的范围内。
尽管已经集中于实施例进行描述，但这仅是示例性的，而非限制性的，并且将理解，本领域的技术人员可以在不脱离实施例的本质特征的情况下进行以上未示出的各种修改和应用。例如，可以修改实施例中具体示出的每个构成元件。另外，与这些修改和应用有关的不同应被解释为包括在由所附权利要求限定的实施例的范围内。

Claims (10)

1.一种半导体器件，包括：
导电衬底；
半导体结构，所述半导体结构被布置在所述导电衬底上并且包括第一导电半导体层、第二导电半导体层以及在所述第一导电半导体层和所述第二导电半导体层之间布置的有源层；以及
第一电极，所述第一电极被布置在所述半导体结构上并且电连接到所述第一导电半导体层，
其中，所述半导体结构还包括在所述第一导电半导体层和所述第一电极之间的1-1导电半导体层，并且所述半导体结构的顶表面包括：平坦部，在所述平坦部上布置所述第一电极；以及凹凸部，所述凹凸部围绕所述平坦部，
其中，从所述半导体结构的底表面到接触所述平坦部的侧表面的所述凹凸部的底表面的第二距离是从所述半导体结构的底表面到所述1-1导电半导体层的顶表面的第一距离的70％至95％。
2.根据权利要求1所述的器件，其中，所述1-1导电半导体层的水平宽度与所述第一电极的水平宽度相同。
3.根据权利要求1所述的器件，其中，所述平坦部的宽度是所述1-1导电半导体层的顶表面的宽度的两到三倍。
4.根据权利要求1所述的器件，还包括：焊盘电极，其中所述焊盘电极与所述第一导电半导体层直接接触。
5.根据权利要求4所述的器件，其中，所述第一电极的顶表面围绕所述焊盘电极的顶表面，并且所述第一电极的堆叠结构与所述焊盘电极的堆叠结构不同。
6.根据权利要求4所述的器件，其中，所述焊盘电极的顶表面被布置成圆形。
7.根据权利要求1所述的器件，其中，所述第二导电半导体层包括2-1导电半导体层，所述2-1导电半导体层最靠近所述有源层；以及2-2导电半导体层，所述2-2导电半导体层被布置在所述2-1导电半导体层的底部上，其中所述2-1导电半导体层和所述2-2导电半导体层由不同的材料构成。
8.根据权利要求1所述的器件，其中，所述第二导电半导体层还包括：2-2导电半导体层，所述2-2导电半导体层包括第一掺杂剂和第二掺杂剂；以及2-3导电半导体层，所述2-3导电半导体层被布置在所述2-2导电半导体层的底部上并且包括所述第一掺杂剂和所述第二掺杂剂，其中所述2-2导电半导体层中包括的所述第一掺杂剂的浓度和所述2-3导电半导体层中包括的所述第一掺杂剂的浓度彼此不同，并且在所述2-2导电半导体层中包括的所述第二掺杂剂的浓度和在所述2-3导电半导体层中包括的所述第二掺杂剂的浓度彼此不同。
9.根据权利要求8所述的器件，其中，所述2-2导电半导体层包括第一区域和第二区域，所述第一区域具有与所述有源层的侧表面的倾斜角相同的倾斜角，所述第二区域具有比所述第一区域的水平宽度大的宽度，其中所述第一区域的厚度与所述第二区域的厚度的比率为1:1至2:3。
10.一种半导体器件，包括：
导电衬底；
半导体结构，所述半导体结构被布置在所述导电衬底上并且包括第一导电半导体层、第二导电半导体层以及在所述第一导电半导体层和所述第二导电半导体层之间布置的有源层；
第一电极，所述第一电极被电连接到所述第一导电半导体层；
第二电极，所述第二电极被电连接到所述第二导电半导体层；以及
电流阻挡单元，所述电流阻挡单元被布置在所述第二导电半导体层和所述第二电极之间，
其中，所述电流阻挡单元进一步包括多个凹部，
其中，所述第一电极和所述电流阻挡单元垂直地重叠，并且所述电流阻挡单元的水平宽度是所述第一电极的水平宽度的1至5倍。
CN201880025956.3A 2017-06-07 2018-06-07 半导体器件 Active CN110537262B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170070764A KR102343099B1 (ko) 2017-06-07 2017-06-07 반도체 소자
KR10-2017-0070764 2017-06-07
PCT/KR2018/006484 WO2018226049A1 (ko) 2017-06-07 2018-06-07 반도체 소자

Publications (2)

Publication Number Publication Date
CN110537262A true CN110537262A (zh) 2019-12-03
CN110537262B CN110537262B (zh) 2023-08-29

Family

ID=64566669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025956.3A Active CN110537262B (zh) 2017-06-07 2018-06-07 半导体器件

Country Status (5)

Country Link
US (1) US11217724B2 (zh)
EP (1) EP3637481A4 (zh)
KR (1) KR102343099B1 (zh)
CN (1) CN110537262B (zh)
WO (1) WO2018226049A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764199B2 (en) * 2018-11-15 2023-09-19 Vuereal Inc. Self-aligned vertical solid state devices fabrication and integration methods
CN111192820A (zh) 2018-11-15 2020-05-22 维耶尔公司 自对准竖直固态装置制造和集成方法
JP2021090004A (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094212A (ja) * 1999-09-24 2001-04-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US20030062529A1 (en) * 2001-09-28 2003-04-03 Hideaki Kato Light emitting element
JP2003174191A (ja) * 2001-06-25 2003-06-20 Toshiba Corp 半導体発光素子及びその製造方法
JP2003238297A (ja) * 1998-09-16 2003-08-27 Nichia Chem Ind Ltd 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP2007165725A (ja) * 2005-12-15 2007-06-28 Sony Corp 半導体発光ダイオード
WO2010100946A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体光変調器、半導体光集積素子、およびこれらの製造方法
TW201205860A (en) * 2010-06-25 2012-02-01 Showa Denko Kk Method of manufacturing a semiconductor light emitting device, semiconductor light emitting device, electronic equipment and machinery
KR20120052747A (ko) * 2010-11-16 2012-05-24 엘지이노텍 주식회사 발광소자 및 그 제조방법
US20140166975A1 (en) * 2012-12-19 2014-06-19 Rohm Co., Ltd. Semiconductor light emitting device
KR20140097900A (ko) * 2013-01-30 2014-08-07 엘지이노텍 주식회사 발광소자
KR20140097898A (ko) * 2013-01-30 2014-08-07 엘지이노텍 주식회사 발광소자
KR20140099619A (ko) * 2013-02-04 2014-08-13 엘지이노텍 주식회사 발광소자
CN104205370A (zh) * 2012-04-02 2014-12-10 旭化成电子材料株式会社 光学基板、半导体发光元件以及半导体发光元件的制造方法
KR20150098350A (ko) * 2014-02-20 2015-08-28 엘지이노텍 주식회사 발광 소자 패키지
KR20160076785A (ko) * 2014-12-23 2016-07-01 엘지이노텍 주식회사 적색 발광소자 및 조명장치
KR20160145413A (ko) * 2015-06-10 2016-12-20 엘지이노텍 주식회사 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
US20170352783A1 (en) * 2015-01-09 2017-12-07 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method for manufacturing light-emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564584B (en) 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
US9847454B2 (en) * 2015-10-02 2017-12-19 Epistar Corporation Light-emitting device
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003238297A (ja) * 1998-09-16 2003-08-27 Nichia Chem Ind Ltd 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP2001094212A (ja) * 1999-09-24 2001-04-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2003174191A (ja) * 2001-06-25 2003-06-20 Toshiba Corp 半導体発光素子及びその製造方法
US20030062529A1 (en) * 2001-09-28 2003-04-03 Hideaki Kato Light emitting element
JP2007165725A (ja) * 2005-12-15 2007-06-28 Sony Corp 半導体発光ダイオード
WO2010100946A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体光変調器、半導体光集積素子、およびこれらの製造方法
TW201205860A (en) * 2010-06-25 2012-02-01 Showa Denko Kk Method of manufacturing a semiconductor light emitting device, semiconductor light emitting device, electronic equipment and machinery
KR20120052747A (ko) * 2010-11-16 2012-05-24 엘지이노텍 주식회사 발광소자 및 그 제조방법
CN104205370A (zh) * 2012-04-02 2014-12-10 旭化成电子材料株式会社 光学基板、半导体发光元件以及半导体发光元件的制造方法
US20140166975A1 (en) * 2012-12-19 2014-06-19 Rohm Co., Ltd. Semiconductor light emitting device
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
KR20140097900A (ko) * 2013-01-30 2014-08-07 엘지이노텍 주식회사 발광소자
KR20140097898A (ko) * 2013-01-30 2014-08-07 엘지이노텍 주식회사 발광소자
KR20140099619A (ko) * 2013-02-04 2014-08-13 엘지이노텍 주식회사 발광소자
KR20150098350A (ko) * 2014-02-20 2015-08-28 엘지이노텍 주식회사 발광 소자 패키지
KR20160076785A (ko) * 2014-12-23 2016-07-01 엘지이노텍 주식회사 적색 발광소자 및 조명장치
US20170352783A1 (en) * 2015-01-09 2017-12-07 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method for manufacturing light-emitting device
KR20160145413A (ko) * 2015-06-10 2016-12-20 엘지이노텍 주식회사 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지

Also Published As

Publication number Publication date
CN110537262B (zh) 2023-08-29
WO2018226049A1 (ko) 2018-12-13
EP3637481A1 (en) 2020-04-15
US20200035859A1 (en) 2020-01-30
EP3637481A4 (en) 2021-05-26
KR102343099B1 (ko) 2021-12-24
US11217724B2 (en) 2022-01-04
KR20180133658A (ko) 2018-12-17

Similar Documents

Publication Publication Date Title
US9240433B2 (en) Light emitting device
US9299884B2 (en) Light emitting device and light emitting device package including the same
JP5923329B2 (ja) 発光素子及びこれを含む照明装置
KR102197082B1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
US9153622B2 (en) Series of light emitting regions with an intermediate pad
CN109417111A (zh) 半导体器件
KR20170031289A (ko) 반도체 발광 소자
CN102169939A (zh) 发光器件、发光器件封装以及照明系统
KR20120134338A (ko) 발광 소자
CN109075221A (zh) 发光器件和包括发光器件的显示器
CN108140700A (zh) 发光器件
KR20130121279A (ko) 발광소자
CN109791960A (zh) 半导体器件和包括该半导体器件的半导体器件封装
CN109716542A (zh) 半导体器件
CN110537262A (zh) 半导体器件
KR20130007918A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101877396B1 (ko) 발광소자
KR20170037565A (ko) 발광소자, 발광소자 패키지 및 발광장치
CN110034217A (zh) 半导体器件
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101054112B1 (ko) 반도체 발광소자 및 그의 제조방법
KR102098295B1 (ko) 발광소자 및 조명시스템
KR101907618B1 (ko) 발광소자
KR101075354B1 (ko) 발광소자
CN109564956A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210716

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: LG INNOTEK Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Liyu Semiconductor Co.,Ltd.

Address before: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant before: Suzhou Leyu Semiconductor Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant