CN111192820A - 自对准竖直固态装置制造和集成方法 - Google Patents
自对准竖直固态装置制造和集成方法 Download PDFInfo
- Publication number
- CN111192820A CN111192820A CN201910888939.9A CN201910888939A CN111192820A CN 111192820 A CN111192820 A CN 111192820A CN 201910888939 A CN201910888939 A CN 201910888939A CN 111192820 A CN111192820 A CN 111192820A
- Authority
- CN
- China
- Prior art keywords
- layer
- layers
- substrate
- solid state
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Abstract
本申请涉及自对准竖直固态装置制造和集成方法。各种实施例包括制造自对准竖直固态装置阵列和将所述装置集成到系统衬底的方法。制造自对准竖直固态装置的方法包含:提供半导体衬底;在所述半导体衬底上沉积多个装置层;在所述多个装置层中的一个的上表面上沉积欧姆接触层,其中所述装置层包含有源层和掺杂导电层;在所述欧姆接触层上形成图案化厚导电层;和选择性向下蚀刻所述掺杂导电层,基本上不蚀刻所述有源层。
Description
相关申请的交叉参考
本申请要求2018年11月15日申请的美国临时专利申请第62/767,698号的优先权和权益,所述申请以全文引用的方式并入本文中。
技术领域
本发明大体上涉及竖直固态装置和其制造方法。更确切地说,本发明涉及一种制造自对准竖直固态装置的方法。本发明还涉及微装置阵列与接收器衬底或系统衬底上的接触阵列的自对准集成。
背景技术
发光二极管(LED)和LED阵列可分类为竖直固态装置。微装置可为传感器、LED或在衬底上生长、沉积或单片制造的任何其它固体装置。所述衬底可为装置层的固有衬底或将装置层或固态装置转移到的接收器衬底。
系统衬底可以是任何衬底,并且可以是刚性的或柔性的。系统衬底可由玻璃、硅、塑料或任何其它常用材料制成。系统衬底也可具有有源电子组件,例如但不限于晶体管、电阻器、电容器或系统衬底中常用的任何其它电子组件。在一些情况下,系统衬底可为具有电信号行和列的衬底。在一个实例中,装置衬底可为具有在其顶部上单片生长的LED层的蓝宝石衬底,并且系统衬底可为具有用于导出微LED装置的电路的背板。
形成和图案化微LED装置可能需要多个复杂和昂贵的光刻步骤,其也需要完美的掩模对准。此外,这些步骤是费力,并且在光刻步骤期间可能存在较高的不准确的几率。这些不准确可减少或伤害装置的操作特征,这会导致产率降低。因此,需要简化装置制造所需的方法步骤,同时提供不同图案之间的完美对准。
此外,晶片衬底上的LED装置可粘合到以无源或有源方式驱动这些装置或像素的接收器衬底/电子背板。然而,两个衬底(即,晶片衬底与系统衬底)之间的对准由于两个衬底的大小(微装置和接触垫)和热膨胀系数不同而具有挑战性。此外,极难开发出气密密封微LED衬底与接收器衬底的粘合方法。
此外,将LED图案化成微米大小的装置以形成用于显示应用的LED阵列与几个问题一起出现,包括材料利用率、受限PPI和缺陷形成。仍需要有效的竖直固态装置。
发明内容
根据本发明的一个目标为提供一种制造竖直固态装置的简化的单个步骤光刻方法。
根据本发明的另一目标为提供一种通过简化和降低光刻步骤的复杂性来制造竖直固态装置的自对准制造方法。
根据本发明的又一目标为在微装置衬底与系统衬底之间提供均匀的、可靠的和气密密封式(无气泡的)粘合方法。
根据一个实施例,可提供用于竖直固态装置的自对准制造方法。自对准制造方法和结构通过消除未对准问题来提高制造产率。
在一个实施例中,提供一种制造自对准竖直固态装置的方法。所述方法可包含在半导体衬底上沉积多个装置层,在多个装置层中的一个的上表面上沉积欧姆接触层,其中装置层包含有源层和掺杂导电层,在欧姆接触层上形成图案化厚导电层;和选择性向下蚀刻掺杂导电层,基本上不蚀刻有源层。
在另一实施例中,提供一种制造光电面板的方法。所述方法可包含在半导体衬底上制造微装置阵列,为系统衬底提供接触垫,其中微装置阵列的间距小于系统衬底上的接触垫的间距,将半导体衬底上的微装置阵列与系统衬底上的接触垫大致对准;和将微装置粘合到系统衬底。
根据另一实施例,自对准集成方法提供对准准确性要求而不损害微LED性能。
附图说明
通过阅读以下详细描述并且参考附图,本公开的前述和其它优势将变得显而易见。
图1A-1B说明根据本发明的一实施例的竖直固态结构的制造方法的横截面图。
图2A-2D说明根据本发明的一实施例的竖直固态结构的制造方法的横截面图。
图3说明根据本发明的一实施例图案化装置层后的竖直固态装置衬底。
图4A-4D说明根据本发明的一实施例在竖直固态装置衬底上沉积不同层。
图4E说明根据本发明的一实施例的剥离方法后的自对准竖直固态装置。
图5A说明根据本发明的一实施例在晶片衬底上具有正斜率的竖直固态结构的另一横截面图。
图5B说明根据本发明的一实施例在晶片表面上具有正斜率的竖直固态装置上沉积不同层。
图5C说明根据本发明的一实施例的剥离方法后在晶片衬底上具有正斜率的自对准竖直固态装置。
图6A展示根据本发明的一实施例在晶片衬底上具有负斜率的竖直固态结构的另一横截面图。
图6B说明根据本发明的一实施例在晶片表面上具有负斜率的竖直固态装置上沉积不同层。
图6C说明根据本发明的一实施例的剥离方法后在晶片衬底上具有负斜率的自对准竖直固态装置。
图7展示根据本发明的一实施例形成自对准结构的方法流程图。
图8展示根据本发明的一实施例的所述衬底上的多个自对准竖直固态装置的俯视图。
图9A-9C展示根据本发明的一实施例粘合微装置有助于与系统衬底上的接触垫自对准。
不同图中使用相同参考标号指示类似或相同的元件。
具体实施方式
除非另外定义,否则本文所用的所有技术和科学术语都具有与本发明所属领域的一般技术人员通常所理解相同的含义。
如本说明书和权利要求书中所用,除非上下文另外明确规定,否则单数形式“一(a/an)”和“所述”包括多个指代物。
如本文所用的术语“包含”将理解为意味以下列表是非穷尽性的,并且可包含或可不包含任何其它额外的合适项,例如视需要一个或其它构件、组件和/或元件。
术语“装置”、“微装置”、“竖直固态装置”和“光电装置”在本文中可互换使用。所属领域的技术人员将清楚,本文所述的实施例与装置大小无关。
术语“系统衬底”、“接收器衬底”和“背板”在本文中可互换使用。然而,所属领域的技术人员清楚,本文所述的实施例与衬底类型无关。
术语“供体衬底”、“晶片衬底”和“半导体衬底”在本文中可互换使用。然而,所属领域的技术人员清楚,本文所述的实施例与衬底类型无关。
本发明涉及制造自对准竖直固态装置、确切地说光电装置的方法。更具体地说,本公开涉及制造自对准微米或纳米光电装置,其中可采用单个光刻步骤。此外,描述一种通过简化和降低光刻步骤的复杂性来形成自对准竖直固态装置阵列的方法。
所公开的方法和结构增大在受限晶片区域内制造的LED装置的数目,并且使得制造成本降低,并且减少制造步骤的数目。衬底中的LED装置可粘合到以无源或有源方式驱动这些装置或像素的电子背板上。尽管用一种类型的LED装置解释以下方法,但其可易于与其它LED和非LED竖直装置(例如传感器)一起使用。如本文中所述的衬底中的LED装置可粘合到电子背板上,所述电子背板以无源或有源方式驱动这些装置(像素),并且在微装置与系统衬底之间提供均匀的、可靠的、气密密封式(无气泡的)和高产率的粘合方法。
下文详细描述根据所提供的本发明结构和方法的各种实施例。
一般而言,LED通过在例如蓝宝石(sapphire)的衬底上沉积材料堆叠来制造。常规氮化镓(GaN)LED装置包括衬底,例如蓝宝石,一种在衬底上形成的n型GaN层或缓冲层(例如GaN)。装置层包括例如多量子阱(MQW)层和p型GaN层的有源层。微装置可由以下制造但其制造不限于:GaN、InGaN、GaP、AlGaAs、GaAs、InGaAsP、GaAsP、AlGaInP、InP或SiC。例如Ni/Au或氧化铟锡(ITO)的透明导电层通常在p掺杂GaN层上形成以用于更好的横向电流导电。常规地,例如Pd/Au、Pt或Ni/Au的p型电极随后在透明导电层上形成。在一些情况下,也可暴露n型层以使得与这一层接触。这一步骤通常使用干式蚀刻方法进行以暴露n型层,并且随后沉积适当的金属接触。金属层可使用剥离方法或蚀刻进行图案化。这一常规方法需要多个光刻步骤,并且在每个步骤需要精确的掩膜对准。
本公开涉及制造微米或纳米光电装置,其中可采用单个光刻步骤。
此外,描述一种通过简化和降低光刻步骤的复杂性来形成自对准竖直固态装置阵列的方法。
图1A说明根据本发明的一实施例的竖直固态结构的制造方法的横截面图。本文中,可提供衬底102。多个装置层104可在衬底102上形成。装置层104可包含有源(装置)层和掺杂导电层106。导电层可在多个装置层中的一个的上表面上方形成。掺杂导电层可包含n型层或p型层中的一个。
图1B说明根据本发明的一实施例的竖直固态结构的制造方法的横截面图。导电层106可包含厚金属/导电层和欧姆接触层。欧姆接触层106-1可在多个装置层中的一个的上表面上沉积,并且厚导电层106-2可在欧姆接触层上沉积。可使用例如热蒸发、电子束沉积和溅射的各种方法采用金属沉积。导电层也可为不同金属、导电材料或层的组合。在一个实施例中,在欧姆接触层106-1上方提供的厚导电层106-2可用作将竖直装置粘合到系统衬底或背板的凸块。欧姆接触层106-1可包含常见透明电极,包括但不限于氧化铟锡(ITO)和掺杂铝的氧化锌作为另一欧姆接触。由例如Ni/Au、Cr/Au或Ti/Au的材料制成的厚导电层106-2可在欧姆接触层上方形成。
图2A-2D说明根据本发明的一实施例的竖直固态结构的制造方法的横截面图。
图2A展示根据本发明的一实施例在厚导电层上具有硬掩模层沉积的竖直固态结构。硬掩模层206可在厚导电层106-2上沉积。硬掩模层/掩蔽层206包括SiO2或另一种合适的材料。硬掩模层可通过物理气相沉积(PVD)、化学气相沉积(CVD)或旋涂法在厚金属层106-2上沉积。然后,可进行干式蚀刻或湿式蚀刻以界定竖直装置的接触区域。
图2B展示具有在硬掩模层和导电层上沉积的图案化光刻胶层的竖直固态结构。在形成导电膜之后,光刻胶层204可在硬掩模层206和厚金属层106-2上沉积。光刻胶层204在导电层上沉积以覆盖外延层和衬底。光刻胶层204可用硬掩模层206图案化以界定装置的接触区域。在一个实施例中,尽管光刻胶层可用于形成掩模,但其也可用作蚀刻底层的掩模层。蚀刻方法可为干式蚀刻(反应性离子蚀刻(RIE)、电感耦合等离子体(ICP)、离子刻蚀等)或湿式蚀刻。
图2C-2D展示厚导电层106-2使用硬掩模层206图案化后竖直固态装置衬底的实例,可能实现较少处理步骤和自对准结构。在一个实施例中,图案化可通过剥离进行。这尤其有利于导电层电阻操控将不利地影响竖直装置性能的装置。本文中,导电层厚度在所选区域中减少以使以横向方向流动的电流的电阻更高。
装置层可在表面层处包括掺杂层,其用作电流扩展层或促进欧姆接触层。对于装置的进一步隔离,可蚀刻掺杂层。本文中,与先前掩模相同的掩模可用于蚀刻掺杂层。
图3说明根据本发明的一实施例图案化装置层后的竖直固态装置衬底。本文中,蚀刻掺杂层。可采用例如湿式或干式蚀刻方法的不同蚀刻技术以界定欧姆接触层310的欧姆接触。在一个实施例中,可采用物理蚀刻技术,例如离子刻蚀。本文中,欧姆接触层310延伸到装置层304的边缘。此外,湿式蚀刻可用于接触层,使得其将欧姆接触层310的边缘移向接触层。厚导电层312保持沉积在欧姆接触层上以精确地掩模对准其它层。
在一个实施例中,可沉积平坦化层以蚀刻掺杂层。平坦化层可包含聚合物层。平坦化层可通过将聚合物层回蚀装置层以暴露连接件的上表面来实现。在一个实施例中,在达到装置顶部之前,可进行仅将聚合物蚀刻到某一程度的选择性蚀刻。用氟化学物质的干式蚀刻方法可用以选择性蚀刻聚合物层和其它层。这一方法也可以与本文中所描述的所有其它结构一起使用。
在另一实施例中,垫和/或粘合层可在电流扩展层的顶部上沉积。
图4A-4D说明根据本发明的一实施例在竖直固态装置衬底上沉积不同层。可去除硬掩模层,并且可提供多个钝化层和/或围绕每个微装置的不同层以用于隔离和/或保护。也可以提供额外调平层以调平每个微装置的上表面。
在一实施例中,使用适当的沉积技术在光刻胶层上沉积例如SiO2或Si3N4的介电层以保形地覆盖所述图案化装置层的表面的一部分。例如CVD、PVD或电子束沉积的各种沉积技术可用于沉积介电层。在其它实施例中,可使用各种介电层,其包括但不限于Si3N4和氧化物,例如SiO2、HfO2、Al2O3、SrTiO3、掺杂Al的TiO2、LaLuO3、SrRuO3、HfAlO和/或HfTiOx。介电层的厚度可为几纳米或几微米。
图4A展示在沉积介电层之前保形地沉积在衬底402上的装置层404的表面上方的钝化层410。
图4B展示沉积钝化层后沉积的第一介电层412。
在另一实施例中,如图4C所示,可在第一介电层412后沉积导电层/金属层414。可在导电层后沉积第二介电层。可偏置导电层以进一步隔离与接触层相关的区域。
在另一实施例中,如图4D所示,可在第一介电层412后沉积反射层416(或黑矩阵层)。这些额外层可在隔离的微装置之间沉积和/或形成以增强装置性能。在一个实例中,这些额外层可钝化隔离的微装置的侧壁以用于更好的光出耦。微装置例如但不限于微LED。
在一个实施例中,可在沉积装置层上方的所有层后沉积平坦化层。平坦化层可包含聚合物层。需要平坦化层以用周围钝化层调平所有顶层的侧壁。平坦化层可通过将聚合物层回蚀装置层以暴露连接件的上表面来实现。在一个实施例中,在达到装置顶部之前,可进行仅将聚合物蚀刻到某一程度的选择性蚀刻。用氟化学物质的干式蚀刻方法可用以选择性蚀刻聚合物层和其它层。这一方法也可以与本文中所描述的所有其它结构一起使用。
图4E说明根据本发明的一实施例的剥离方法后的自对准竖直固态装置。沉积所有层后,可使用例如干式蚀刻、湿式蚀刻或激光烧蚀进行蚀刻方法。在一个实施例中,在达到装置顶部之前,可进行仅将聚合物蚀刻到某一程度的选择性蚀刻。本文中,与先前掩膜相同的掩膜用于蚀刻钝化层、介电层和导电层。因此,这一方法实现减少制造步骤的数目并且产生自对准结构的简单方法。
根据一个实施例,然后可蚀刻装置层的底层以暴露底部接触。底层可包含:导电底层或掺杂底层中的一个。在一种情况下,底层为n型欧姆层。
在这一阶段之后,可视装置的功能而定沉积和图案化其它层。举例来说,可沉积颜色转化层以调整由横向装置产生的光和系统衬底中的像素的颜色。滤色片还可在颜色转化层之前和/或之后沉积。这一装置中的介电层可为有机物,例如聚酰胺;或无机物,例如SiN、SiO2、Al2O3或其它。沉积可用不同方法进行,所述方法例如等离子体增强CVD(PECVD)、原子层沉积(ALD)和其它方法。所述层可为一种沉积材料或单独或一起沉积的不同材料的组合物。粘合材料可以仅作为供体衬底垫或系统衬底垫的一部分沉积。可存在一些退火方法用于一些层。举例来说,电流扩展层可视材料而定退火。举例来说,其可在500℃下退火10分钟。退火可以在不同步骤之后进行。
图案化装置后,视图案化方法而定,装置可具有直壁或倾斜壁。以下描述基于所选倾斜情况,但类似或修改的处理步骤也可用于其它情况。在一实施例中,在蚀刻步骤期间侧壁钝化可用于形成所要侧壁轮廓。
图5A说明根据本发明的一实施例在晶片衬底上具有正斜率的竖直固态结构的另一横截面图。本文中,蚀刻掺杂层。可采用例如湿式或干式蚀刻方法的不同蚀刻技术以界定欧姆接触层508的欧姆接触。在一个实施例中,可采用物理蚀刻技术,例如离子刻蚀。本文中,欧姆接触层508延伸到装置层504的边缘。此外,湿式蚀刻可用于接触层,使得其将欧姆接触层508的边缘移向接触层。硬掩模层506保持沉积在欧姆接触层上以精确地掩模对准其它层。
本文中,可形成具有倾斜侧壁的竖直固态装置/台面结构。每个竖直固态装置包含正斜率侧壁。倾斜侧壁可提供更好的竖直装置的光学和电气性能。
图5B说明根据本发明的一实施例在晶片表面上具有正斜率的竖直固态装置上沉积不同层。本文中,可在沉积介电层之前在台面结构506的表面上方保形地沉积钝化层510。然后,可在沉积钝化层后沉积第一介电层512。在另一实施例中,可在第一介电层512后沉积导电/金属层514。可在导电层后沉积第二介电层。可偏置导电层以进一步隔离与接触层508相关的区域。在另一实施例中,可在第一介电层512后沉积反射层516(或黑矩阵层)。
图5C说明根据本发明的一实施例的剥离方法后在晶片衬底上具有正斜率的自对准竖直固态装置。随后剥离掩模层(以及导电层和光刻胶层上的其它层的一部分),留下图5B中所说明的欧姆接触层508的横向分离位置。本文中,与先前掩模相同的掩模用于蚀刻钝化层、介电层和导电层。这一方法实现减少制造步骤的数目并且产生自对准结构的简单方法。
在另一实例中,可沉积(退火)和回蚀平坦化层以暴露接触层的头部。在这一方法之后,湿式或干式蚀刻可用于从所述层的顶部去除额外层。这一方法也可以与本文中所描述的所有其它结构一起使用。
在另一实施例中,湿式蚀刻或有角度的干式蚀刻将接触层移动远离装置的边缘。这可减少短路和/或过量漏光的风险。
图6A展示根据本发明的一实施例在晶片衬底上具有负斜率的竖直固态结构的另一横截面图。本文中,蚀刻掺杂层。可采用例如湿式或干式蚀刻方法的不同蚀刻技术以界定欧姆接触层610的欧姆接触。在一个实施例中,可采用物理蚀刻技术,例如离子刻蚀。本文中,欧姆接触层508延伸到装置层604的边缘。此外,湿式蚀刻可用于接触层,使得其将欧姆接触层610的边缘移向接触层。硬掩模层608保持沉积在欧姆接触层上以精确地掩模对准其它层。
本文中,可形成具有倾斜侧壁的竖直固态装置/台面结构。每个竖直固态装置包含负斜率侧壁。倾斜侧壁可提供更好的竖直装置的光学和电气性能。
图6B说明根据本发明的一实施例在晶片表面上具有负斜率的竖直固态装置上沉积不同层。本文中,可在沉积介电层之前在装置层604的表面上方保形地沉积钝化层610。然后,可在沉积钝化层后沉积第一介电层612。在另一实施例中,可在第一介电层612后沉积导电/金属层614。可在导电层后沉积第二介电层。可偏置导电层以进一步隔离与接触层608相关的区域。在另一实施例中,可在第一介电层612后沉积反射层616(或黑矩阵层)。
图6C说明根据本发明的一实施例的剥离方法后在晶片衬底上具有负斜率的自对准竖直固态装置。随后剥离硬掩模层(以及导电层和光刻胶层上的其它层的一部分),留下图6B中所说明的欧姆接触层608的横向分离位置。本文中,与先前掩模相同的掩模用于蚀刻钝化层、介电层和导电层。这一方法实现减少制造步骤的数目并且产生自对准结构的简单方法。
图7展示形成自对准结构的方法流程图700。在步骤704中,使用含有硫酸和过氧化氢的食人鱼蚀刻清洁晶片,之后为盐酸稀释的水清洁步骤。步骤706为在晶片/半导体衬底上沉积多个装置层。在步骤708中,沉积多个装置层中的一个的上表面上的欧姆接触层。在步骤710中,可提供欧姆接触层上的图案化厚导电层。在步骤712中,进行选择性向下蚀刻掺杂导电层,基本上不蚀刻有源层。
图8展示衬底上多个自对准竖直固态装置的俯视图。这些自对准竖直固态装置800由上文所述的方法中的一个形成。微装置802被平坦化层806包围,并且在微装置的顶部蚀刻平坦化层804。
本公开的一些实施例提供一种制造光电面板的方法,所述方法包含集成在晶片结构上制造的微装置阵列与系统衬底的接触垫。上文所讨论的制造方法促进微装置到系统衬底的自对准和集成。
将微装置集成到系统衬底中的方法涉及在供体衬底上开发和制备微装置阵列,随后以电气方式或以机械方式粘合微装置与系统衬底。在这个实施例中,就功能性而言,微装置可具有相同类型或不同类型,并且系统衬底为控制各个微LED的背板。
如以上实施例中所示,LED晶片由隔离的各个LED装置组成。这些微装置需要粘合到系统衬底上或粘合到背板上。两个衬底(即,晶片衬底和系统衬底)之间的对准由于微装置的大小而具有挑战性。通过以上方法制造的自对准结构增加可消除未对准可能性的工作微LED的数目。系统衬底上的接触垫可较大,并且固持不同数目个LED。系统衬底上的接触垫与微装置的间距相比可具有较大间距。在一种情况下,接触垫的间距比微装置的间距大至少两倍。
根据本发明的一个方面,微装置与系统衬底之间的粘合提供均匀的、可靠的和气密密封式(无气泡的)粘合。
根据另一实施例,提供一种粘合预制微装置与系统衬底的接触垫的方法。所述方法可包含:在半导体衬底上制造微装置阵列,为系统衬底提供接触垫,其中微装置阵列的间距小于系统衬底上的接触垫的间距,将半导体衬底上的微装置阵列与系统衬底上的接触垫大致对准;和将微装置粘合到系统衬底上。
图9A展示根据本发明的一实施例对准晶片衬底与接收器衬底的步骤。在图9A中,在晶片衬底/半导体衬底902上制造微装置阵列906。在晶片衬底的顶部上形成多个装置层。装置层904可包含缓冲层、聚合物层、导电/金属层、钝化层和/或介电层。在以上实施例中描述微装置阵列的制造方法。
为隔离各个微装置,可在微装置906的顶部上沉积平坦化层908。平坦化层908可包含聚合物或粘合剂膜层。可使用干式或湿式蚀刻技术图案化和回蚀平坦化层908以暴露微装置906的上表面。
在图9A中,提供系统衬底/接收器衬底912。系统衬底与晶片衬底902大致对准以用于粘合。可在接收器衬底上提供多个接触垫914。微装置阵列的间距小于系统衬底上的接触垫的间距。可在接触垫之间沉积和图案化平坦化层910。平坦化层可包含聚合物层或粘合剂膜层。为了更好的自对准,背板上的间距比微装置阵列的间距大两倍。
可以使接触垫较大以容纳大量微装置。在一种情况下,接触垫的间距比微装置的间距大至少两倍。系统衬底912上的接触垫配备有机械装置以在粘合期间静电固持微装置。作为一实例,微装置可为微LED装置,并且接收器衬底可为背板驱动电路,并且接触垫耦接到驱动电路。
在一个实施例中,另一平坦化层910在系统衬底912的接触垫914之间形成。
在一种情况下,具有接触垫914的系统衬底912可对准和粘合到微装置衬底902。
图9B展示根据本发明的一实施例粘合微装置衬底与系统衬底的横截面。本文中,微装置906粘合到接收器衬底上的接触垫914。在晶片结构上制造的微装置促进微装置与系统衬底的接触垫自对准。两个衬底之间的粘合提供可靠的和气密密封式(无气泡的)粘合。
图9C展示根据本发明的一实施例粘合后去除晶片衬底的步骤。粘合方法涉及将微装置阵列粘合到接收器衬底上,随后去除供体衬底。使用激光剥离法从接收器衬底去除供体衬底。
这一集成方法在衬底之间提供均匀可靠的粘合。然后装置层904可变薄。
根据一个实施例,提供一种制造自对准竖直固态装置的方法。所述方法可包含在半导体衬底上沉积多个装置层,在多个装置层中的一个的上表面上沉积欧姆接触层,其中装置层包含有源层和掺杂导电层,在欧姆接触层上形成图案化厚导电层;和选择性向下蚀刻掺杂导电层,基本上不蚀刻有源层。
在另一实施例中,形成图案化厚导电层可包含:在厚金属层上方沉积掩蔽层;在掩蔽层上沉积图案化光刻胶层;和使用掩蔽层图案化厚导电层。
在一些实施例中,欧姆接触层包含氧化铟锡层作为另一欧姆接触。
在一个实施例中,所述方法可进一步包含去除掩蔽层,在装置层上方保形地沉积多个另一层;和在装置层上方使沉积的其它层图案化以从多个图案化厚导电层的顶部去除额外层。多个其它层包含:一或多个钝化层、聚合物层、介电层、导电层和反射层。
在另一实施例中,所述方法可进一步包含蚀刻多个装置层中的一个的底层以暴露底部接触,其中底层包含:导电底层或掺杂底层中的一个。底层为n型欧姆层。竖直固态装置为微LED装置。
在另一实施例中,提供一种制造光电面板的方法。所述方法可包含在半导体衬底上制造微装置阵列,为系统衬底提供接触垫,其中微装置阵列的间距小于系统衬底上的接触垫的间距,将半导体衬底上的微装置阵列与系统衬底上的接触垫大致对准;和将微装置粘合到系统衬底。
在一种情况下,接触垫的间距比微装置的间距大至少两倍。
在一个实施例中,在微装置之间形成平坦化层或钝化层。图案化平坦化层包含聚合物层或粘合剂膜层。另一平坦化层在系统衬底的接触垫之间形成,并且系统衬底包含驱动电路,并且接触垫耦接到驱动电路。
在另一实施例中,所述方法可进一步包含使用激光剥离法去除半导体衬底。
尽管本公开易有各种修改以及替代形式,但具体实施例或实施方案已经在附图中借助于实例示出并且已经在本文中详细描述。然而,应理解,本公开并不希望限于所公开的特定形式。实际上,本公开涵盖落入由所附权利要求书界定的本发明的精神和范围内的所有的修改、等效物和替代方案。
Claims (20)
1.一种制造自对准竖直固态装置的方法,所述方法包含:
提供半导体衬底;
在所述半导体衬底上沉积多个装置层;
在所述多个装置层中的一个的上表面上沉积欧姆接触层,其中所述装置层包含有源层和掺杂导电层;
在所述欧姆接触层上形成图案化厚导电层;和
选择性向下蚀刻所述掺杂导电层,基本上不蚀刻所述有源层。
2.根据权利要求1所述的方法,其中形成所述图案化厚导电层包含:
在厚金属层上方沉积掩蔽层;
在所述掩蔽层上沉积图案化光刻胶层;和
使用所述掩蔽层使所述厚导电层图案化。
3.根据权利要求1所述的方法,其中所述欧姆接触层包含氧化铟锡层作为另一欧姆接触。
4.根据权利要求1所述的方法,其进一步包含
去除所述掩蔽层;
在所述装置层上方保形地沉积多个另一层;和
在所述装置层上方使所沉积的其它层图案化以从多个所述图案化厚导电层的顶部去除额外层。
5.根据权利要求4所述的方法,其中所述多个其它层包含:
一或多个钝化层、聚合物层、介电层、导电层和反射层。
6.根据权利要求1所述的方法,其进一步包含
蚀刻所述多个装置层中的一个的底层以暴露底部接触,其中所述底层包含:导电底层或掺杂底层中的一个。
7.根据权利要求6所述的方法,其中所述底层为n型欧姆层。
8.根据权利要求1所述的方法,其中所述竖直固态装置为微LED装置。
9.根据权利要求1所述的方法,其中蚀刻方法通过湿式蚀刻方法、干式蚀刻方法或激光烧蚀形成。
10.根据权利要求1所述的方法,其中所述制造的自对准竖直固态装置包含直壁或倾斜壁。
11.一种制造光电面板的方法,其包含
在半导体衬底上制造微装置阵列;
为系统衬底提供接触垫,其中所述微装置阵列的间距小于所述系统衬底上的所述接触垫的间距;
将所述半导体衬底上的所述微装置阵列与所述系统衬底上的所述接触垫大致对准;和
将所述微装置粘合到所述系统衬底上。
12.根据权利要求11所述的方法,其中所述接触垫的间距是所述微装置的间距的至少两倍。
13.根据权利要求11所述的方法,其中平坦化层或钝化层在所述微装置之间形成。
14.根据权利要求11所述的方法,其中所述图案化平坦化层包含聚合物层或粘合剂膜层。
15.根据权利要求11所述的方法,其中另一平坦化层在所述系统衬底的所述接触垫之间形成。
16.根据权利要求11所述的方法,其中所述系统衬底包含驱动电路,并且所述接触垫耦接到所述驱动电路。
17.根据权利要求11所述的方法,其进一步包含
使用激光剥离法去除所述半导体衬底。
18.根据权利要求11所述的方法,其中所述系统衬底包含TFT背板。
19.根据权利要求11所述的方法,其中在所述半导体衬底上制造所述微装置阵列包含:
在所述半导体衬底上沉积多个装置层;
在所述多个装置层中的一个的上表面上沉积欧姆接触层,其中所述装置层包含有源层和掺杂导电层;
在所述欧姆接触层上形成图案化厚导电层;和
选择性向下蚀刻所述掺杂导电层,基本上不蚀刻所述有源层。
20.根据权利要求19所述的方法,其进一步包含
蚀刻所述多个装置层中的一个的底层以暴露底部接触。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862767698P | 2018-11-15 | 2018-11-15 | |
US62/767,698 | 2018-11-15 | ||
US16/546,897 | 2019-08-21 | ||
US16/546,897 US11764199B2 (en) | 2018-11-15 | 2019-08-21 | Self-aligned vertical solid state devices fabrication and integration methods |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111192820A true CN111192820A (zh) | 2020-05-22 |
Family
ID=70709035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910888939.9A Pending CN111192820A (zh) | 2018-11-15 | 2019-09-19 | 自对准竖直固态装置制造和集成方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11830868B2 (zh) |
CN (1) | CN111192820A (zh) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102646766B (zh) | 2011-02-18 | 2014-08-27 | 展晶科技(深圳)有限公司 | Led磊晶结构及制程 |
US9269870B2 (en) | 2011-03-17 | 2016-02-23 | Epistar Corporation | Light-emitting device with intermediate layer |
US8409965B2 (en) | 2011-04-26 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for LED with nano-patterned substrate |
US9054235B2 (en) | 2013-01-22 | 2015-06-09 | Micron Technology, Inc. | Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices |
US9536777B2 (en) | 2013-03-13 | 2017-01-03 | Taiwan Semiconductor Manufacutring Company, Ltd. | Interconnect apparatus and method |
US20160172562A1 (en) * | 2014-01-31 | 2016-06-16 | Sharp Laboratories Of America, Inc. | Method for forming Circuit-on-Wire |
US9871350B2 (en) | 2014-02-10 | 2018-01-16 | Soraa Laser Diode, Inc. | Manufacturable RGB laser diode source |
US11095096B2 (en) | 2014-04-16 | 2021-08-17 | Yale University | Method for a GaN vertical microcavity surface emitting laser (VCSEL) |
US9985190B2 (en) | 2016-05-18 | 2018-05-29 | eLux Inc. | Formation and structure of post enhanced diodes for orientation control |
KR102402260B1 (ko) | 2015-01-08 | 2022-05-27 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자 패키지 |
US11239394B2 (en) | 2016-03-18 | 2022-02-01 | Lg Innotek Co., Ltd. | Semiconductor device and display device including the same |
GB2555100B (en) | 2016-10-14 | 2020-07-08 | Toshiba Res Europe Limited | A photon source and a method of fabricating a photon source |
CN107046071A (zh) | 2017-04-06 | 2017-08-15 | 中国科学院半导体研究所 | 基于多孔DBR的InGaN基谐振腔增强型探测器芯片 |
KR102343099B1 (ko) | 2017-06-07 | 2021-12-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
US10361337B2 (en) * | 2017-08-18 | 2019-07-23 | Intel Corporation | Micro light-emitting diode (LED) display and fluidic self-assembly of same |
TWI635605B (zh) * | 2017-11-02 | 2018-09-11 | 錼創顯示科技股份有限公司 | 微型發光二極體顯示面板 |
US10854801B1 (en) * | 2018-04-02 | 2020-12-01 | Facebook Technologies, Llc | Bonding strategies for placement of LEDs from multiple carrier substrates |
-
2019
- 2019-09-19 CN CN201910888939.9A patent/CN111192820A/zh active Pending
-
2022
- 2022-03-25 US US17/704,463 patent/US11830868B2/en active Active
-
2023
- 2023-10-27 US US18/496,830 patent/US20240063209A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220216195A1 (en) | 2022-07-07 |
US20240063209A1 (en) | 2024-02-22 |
US11830868B2 (en) | 2023-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11764199B2 (en) | Self-aligned vertical solid state devices fabrication and integration methods | |
CN108987412B (zh) | 显示设备及其形成方法 | |
CN108886073B (zh) | 竖直固态器件 | |
TWI413277B (zh) | 發光半導體元件之製造技術 | |
CN111933765B (zh) | 微型发光二极管及制作方法,微型led显示模块及制作方法 | |
EP3726576B1 (en) | Method for forming a display device | |
CN112992964B (zh) | 发光二极管结构及其制造方法 | |
CN112864290A (zh) | 发光二极管结构及其制造方法 | |
CN112968082B (zh) | 一种发光器件结构制作方法、显示背板及显示装置 | |
US20130049015A1 (en) | Leds and methods for manufacturing the same | |
US11830868B2 (en) | Self-aligned vertical solid state devices fabrication and integration methods | |
TW202101731A (zh) | 微裝置匣體結構 | |
CN115881711A (zh) | MicroLED显示器件及其制备方法 | |
CN115148862A (zh) | 一种半导体发光装置及其制造方法 | |
CN115101634A (zh) | 微型发光二极管显示结构及显示装置的制作方法 | |
JP2010532563A (ja) | 半導体デバイスの分離 | |
CN116565103B (zh) | MicroLED微显示芯片及其制造方法 | |
KR20210064856A (ko) | Led 소자 및 그 제조방법과, led 소자를 포함하는 디스플레이 장치 | |
JP7367743B2 (ja) | 接合型半導体ウェーハの製造方法 | |
CN113454754B (zh) | 用于生产基于iii-n化合物的半导体组件的过程 | |
KR101186682B1 (ko) | 다수의 발광셀이 어레이된 발광소자 및 그의 제조방법 | |
CN116825939A (zh) | 红光微型led器件制备方法、红光微型led器件以及显示装置 | |
CN115498077A (zh) | 红光微型led芯片制备方法、红光微型led芯片以及显示装置 | |
TW202349740A (zh) | 光電半導體元件 | |
CN116682922A (zh) | 红光微型led器件制备方法、红光微型led器件以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |