CN113454754B - 用于生产基于iii-n化合物的半导体组件的过程 - Google Patents

用于生产基于iii-n化合物的半导体组件的过程 Download PDF

Info

Publication number
CN113454754B
CN113454754B CN201980092686.2A CN201980092686A CN113454754B CN 113454754 B CN113454754 B CN 113454754B CN 201980092686 A CN201980092686 A CN 201980092686A CN 113454754 B CN113454754 B CN 113454754B
Authority
CN
China
Prior art keywords
layer
trench
iii
compound
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980092686.2A
Other languages
English (en)
Other versions
CN113454754A (zh
Inventor
让·罗特纳
赫尔格·哈斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN113454754A publication Critical patent/CN113454754A/zh
Application granted granted Critical
Publication of CN113454754B publication Critical patent/CN113454754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种用于生产半导体组件(170)的过程，包括以下连续步骤：a)提供包括由III‑N化合物制成的第一半导体层(105)和涂覆第一层的第二导电层(107)的堆叠；b)形成穿过第二层(107)并在第一层(105)处中断的沟槽(110)，所述沟槽侧向界定第二层(107)中的接触金属化部；c)在所述沟槽(110)中形成由与第二层(107)的材料不同的材料制成的、与接触金属化部的侧部接触的金属间隔部(111)；以及d)将所述沟槽(110)延伸通过第一层(105)的厚度的至少一部分。

Description

用于生产基于III-N化合物的半导体组件的过程
相关申请的交叉引用
本专利申请要求法国专利申请FR18/73668的优先权权益，该申请通过引用并入本文。
技术领域
本发明总体上涉及半导体组件领域，并且更特别地，本发明旨在一种制造基于III-N化合物的半导体组件的方法，以及一种通过这个方法形成的组件。
背景技术
已经提供了基于一种或多种III-N化合物的半导体组件的许多结构，例如发光二极管、光敏二极管、功率二极管、功率晶体管等。
然而，这种组件的制造出现了一些问题，特别是与III-N化合物的刻蚀和与III-N化合物接触的连接金属化部(métallisation)的形成有关的问题。
发明内容
实施例提供了一种半导体组件制造方法，包括以下连续步骤：
a)形成包括由III-N化合物制成的第一半导体层、涂覆第一层的第二导电层和涂覆第二层的第三硬掩模层的堆叠；
b)形成穿过第三层和第二层并在第一层上中断的沟槽，所述沟槽侧向界定第二层中的接触金属化部；
c)在所述沟槽中形成由与第二层的材料不同的材料制成的、与第三层和第二层的侧部接触的金属间隔部；以及
d)将所述沟槽延续通过第一层的厚度的至少一部分。
根据实施例，步骤c)包括：
-在第三层的上表面上以及在所述沟槽的侧壁上和底部处沉积由与第二层的材料不同的材料制成的金属层的步骤；以及
-对金属层的垂直各向异性刻蚀的步骤，在该步骤结束时，仅保留涂覆所述沟槽的侧壁的金属层的垂直部分。
根据实施例，该方法还包括在步骤d)之后，化学清洗第一层在沟槽内的暴露表面的步骤。
根据实施例，化学清洗的步骤通过基于氢氧化钾的溶液或通过基于氢氧化四甲铵的溶液或通过基于氢氧化四乙基铵的溶液来实行。
根据实施例，第二层包括铝或银。
根据实施例，间隔部由选自铂、镍和钨的金属制成。
根据实施例，在步骤d)实施的刻蚀是干法刻蚀。
根据实施例，该方法还包括在步骤a)和步骤b)之间，在从200℃至900℃的范围内的温度下退火第二层的步骤。
根据实施例，堆叠还包括在第一层的与第二层相对的一侧的由与第一层的III-N化合物不同的III-N化合物制成的第三层，并且在步骤d)实施的刻蚀完全穿过第一层和第三层的厚度的至少一部分。
根据实施例，堆叠还包括在第三层的与第一层相对的一侧的由与第三层的III-N化合物不同的III-N化合物制成的第四层，并且在步骤d)实施的刻蚀完全穿过第三层和第四层的厚度的至少一部分。
另一实施例提供了一种半导体组件，包括：
-包括由III-N化合物制成的第一半导体层、涂覆第一层的第二导电层和涂覆第二层的第三硬掩模层的堆叠；
-穿过第三层和第二层以及第一层的厚度的至少一部分的沟槽，所述沟槽侧向界定第二层中的接触金属化部；以及
-在所述沟槽中的由与第二层的材料不同的材料制成的、与第三层和第二层的侧部接触的金属间隔部。
附图说明
结合附图，将在以下特定实施例的非限制性描述中详细讨论前述和其他特征和优点，在附图中：
图1示意性地示出了根据实施例的制造半导体组件的方法的示例的步骤；
图2示意性地示出了根据实施例的制造半导体组件的方法的示例的另一步骤；
图3示意性地示出了根据实施例的制造半导体组件的方法的示例的另一步骤；
图4示意性地示出了根据实施例的制造半导体组件的方法的示例的另一步骤；
图5示意性地示出了根据实施例的制造半导体组件的方法的示例的另一步骤；
图6示意性地示出了根据实施例的制造半导体组件的方法的示例的另一步骤；
图7示意性地示出了通过图1至图6的方法形成的半导体组件的示例；以及
图8示意性地示出了通过图1至图6的方法形成的半导体组件的另一示例。
具体实施方式
在不同的附图中，相同的特征由相同的附图标记表示。特别地，各种实施例之间共同的结构和/或功能特征可以具有相同的参考，并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见，仅详细示出和描述了对理解本文描述的实施例有用的步骤和元素。特别地，在此更特别地考虑形成布置在由半导体化合物中的III-N化合物制成的半导体层的顶部上并与该半导体层接触的接触金属化部。仅示出并详细描述了与这个金属化部的形成相关的步骤和元素。
除非另有说明，否则当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及耦接在一起的两个元件时，这表示这两个元件可以通过一个或多个其他元件连接或者它们可以通过一个或多个其他元件耦接。
在以下描述中，当提及限定绝对位置(诸如术语“前部”、“后部”、“顶部”、“底部”、“左部”、“右部”等)或相对位置(诸如术语“上方”、“下方”、“上部”、“下部”等)的术语、或提及限定方向的术语(诸如术语“水平”、“垂直”等)时，其指的是附图的取向，应当理解，在实践中，所描述的结构可以不同地定向。
除非另有说明，否则表述“约”、“近似”、“基本上”和“大约”表示在10％以内，优选地在5％以内。
在本说明书中，术语“III-N化合物”指代包含氮(N)的、与元素周期表第III列的一种或多种元素(例如镓(Ga)、铝(Al)和/或铟(In))相关联的复合半导体材料。作为示例，术语III-N化合物在此指代选自氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝(AlN)、氮化铝镓(AlGaN)和氮化铝镓铟(InGaAlN)的半导体材料。
常规地，基于III-N化合物的半导体组件的制造包括形成在III-N化合物层的顶部上并与该上表面接触的接触金属化部，以及从III-N化合物层的上表面刻蚀垂直延伸穿过III-N化合物层的厚度的至少一部分的外围沟槽。在此更特别地考虑形成这个接触金属化部和这个外围沟槽的步骤。
图1至图6是示出制造基于III-N化合物的半导体组件的方法的连续步骤的局部简化截面图。作为说明性示例，在此考虑氮化镓发光二极管(LED)的形成。
图1示出了有源LED堆叠，其包括由氮化镓(或基于氮化镓的任何其他III-N化合物)制成的N型掺杂层101、涂覆层101的上表面(例如，与层101的上表面接触)的发光层(coucheémissive)103、以及涂覆层103的上表面(例如，与层103的上表面接触)的由氮化镓(或基于氮化镓的任何其他III-N化合物)制成的P型掺杂层105。发光层103可以包括对应于多个量子阱的限制装置。作为示例，层103包括第一III-N化合物的半导体层和第二III-N化合物的半导体层的交替，第一化合物的每一层被夹在第二化合物的两个层之间，第一化合物具有比第二化合物的带隙更窄的带隙。在这个示例中，层105和101分别形成LED堆叠的阳极区和阴极区。
在该方法的这个阶段，层101、103和105各自在组件的整个表面上连续延伸穿过基本均匀的厚度。
层101、103和105的堆叠可以搁置在布置在层101的下表面侧上的支撑衬底(未示出)上，该支撑衬底例如由蓝宝石制成。缓冲层(未示出)可以在支撑衬底和层101的下表面之间形成界面。层101、103和105例如通过外延从支撑衬底的上表面或缓冲层的上表面连续形成。
在实践中，多个LED可以同时形成在由层101、103和105形成的有源LED堆叠的内部和其顶部上，例如以形成LED发光微显示器。为了简化，在图1至图6中示出了单个LED的形成。
图1更特别地示出了形成在层105的顶部上并与层105的上表面接触的金属层107的步骤。层107例如包括铝或银。在这个示例中，层107在层105的整个表面上连续延伸穿过基本均匀的厚度。在沉积层107之后，为了改善层107和层105之间的电接触的质量，可以对结构提供例如在大于或等于200℃并且小于下面的外延层的改性温度(température demodification)的温度(例如大约900℃)下的退火。
图1还示出了在金属层107的上表面上(例如与金属层107的上表面接触)沉积硬掩模层109的步骤，用于层107和由层101、103和105形成的堆叠的厚度的至少一部分的局部刻蚀的后续步骤。硬掩模层109例如是具有足够大厚度以在随后的刻蚀步骤期间保护下面的金属层107的氧化硅层。硬掩模层109可以在金属层107的可能退火之后沉积，使得层107的退火不会损坏层109。
图2示出了根据按照期望形成的组件的刻蚀图案的硬掩模层109和金属层107的光刻(lithographie)和刻蚀的后续步骤(未详细描述)。在这个示例中，在这个步骤期间，从LED的外围区移除层109，之后在LED的所述外围区中刻蚀金属层107，以仅将金属层107的一部分保持在LED的中心区中，所述部分形成LED的阳极接触金属化部。换句话说，在这个示例中，从层109的上表面形成垂直延伸穿过层109和107的外围沟槽110，沟槽110在层107中侧向界定LED的阳极接触金属化部。在所示的示例中，刻蚀在P型层105的上表面中断，也就是说，当层105的上表面与层107的剩余部分分离时。
在这个第一刻蚀结束时，阳极接触金属化部107的上表面保持受到硬掩模层109的覆盖部分的保护。相反，阳极接触金属化部107的侧部被暴露。因此，提出的问题是阳极接触金属化部107在LED的外围区中刻蚀由层101、103和105形成的堆叠的厚度的至少一部分的随后步骤期间(并且更具体地说，在层101、103和105的堆叠的刻蚀区的壁的化学清洗/刻蚀步骤期间)有被损坏的风险。
图3示出了在图1和图2的步骤结束时获得的结构的上表面上沉积金属层111的步骤。层111由不同于LED的阳极接触金属化部107的金属制成。更特别地，层111由(通过随后用于清洗LED外围部分中的层101、103和105的堆叠的刻蚀区的壁的化学刻蚀后化学清洗溶液)刻蚀的速率比层101、103和105的半导体材料低的金属制成。优选地，层111的金属被选择为通过刻蚀后化学清洗溶液刻蚀的速度比金属化部107的金属低(例如至少低两倍)。作为示例，层111由选自包括铂、镍和钨的组的金属制成。优选地，层111由铂制成。
金属层111是非局部沉积的(全板)，并且因此基本上在图1和图2的步骤结束时获得的结构的整个上表面上连续延伸。特别地，在这个示例中，层111在LED的外围区中(即，在外围沟槽110的底部处)的层105的顶部上并与该层的上表面接触地延伸、在层107和109的未刻蚀中心部分的侧部的顶部上并与其接触地(即，在沟槽110的侧壁上)延伸、在LED的中心部分中(在外围沟槽110的外部)在层109的顶部上并与该层的上表面接触地延伸。层111可以通过保形沉积方法沉积，以在结构的整个表面上具有基本均匀的厚度。例如，层111通过物理气相沉积(PVD)(例如，通过RF-DC等离子体)或通过化学气相沉积(CVD)沉积。层111的厚度例如在10nm至1μm的范围内。
图4示出了金属层111的定向(或各向异性)非局部(全板)垂直刻蚀以去除水平部分并仅保留层111的垂直部分的后续步骤。在这个步骤期间实施的刻蚀例如是IBE(离子束刻蚀)型刻蚀或通过RIE(反应离子刻蚀)型刻蚀，或者还通过HD-RIE(高密度等离子体反应离子刻蚀，例如基于ICP等离子体、微波或电容性耦合)型刻蚀。
在该步骤结束时，仅保留涂覆阳极接触金属化部107的侧部的层111的和覆盖的硬掩模部分109的垂直部分(即，沟槽110的侧壁)，从而形成保护阳极接触金属化部107的侧部的金属间隔部。
图5示出了从堆叠的上表面刻蚀由LED的外围区中的层101、103和105形成的堆叠的厚度的至少一部分的后续步骤。换句话说，在这个步骤期间，外围沟槽110垂直延续通过由层101、103和105形成的堆叠的厚度的至少一部分。在这个示例中，刻蚀完全穿过阳极层105和发光层103，并在阴极层101的中间水平处中断。在这个步骤中实施的刻蚀是干式刻蚀，例如等离子刻蚀。硬掩模109使得能够在刻蚀期间保护LED的中心部分。
图6示出了通过湿化学刻蚀清洁沟槽110内部的半导体层105、103和101的暴露表面的后续步骤。这个化学清洗步骤旨在去除在沟槽110的侧壁的和底部的水平处被干法刻蚀损坏的可能的半导体部分，这将有导致LED的故障的风险。
在这个步骤处使用的化学溶液可以是基于氢氧化钾(KOH)的溶液或基于氢氧化四甲铵(TMAH)的溶液或基于氢氧化四乙基铵(TEAH)的溶液、或适于以受控方式刻蚀层101、103和105的暴露表面的任何其他溶液。
如图6所示，化学清洗导致层101、103和105的材料在沟槽110的侧壁的和底部的水平处的轻微凹部，优选地穿过小于金属间隔部111的厚度的厚度，例如穿过在从5至300nm范围内的厚度。在这个步骤期间，通过金属间隔部111侧向保护阳极接触金属化部107免受化学刻蚀溶液的影响。
该方法的下一步骤(未详细说明)可以对应于氮化镓LED制造的通常步骤。
图7是示出能够通过这种方法获得的氮化镓LED 170的示例的局部简化截面图。
在这个示例中，LED 170包括钝化层173，该钝化层例如由氧化硅制成、基本上涂覆图1至图6的步骤结束时获得的结构的整个表面。更特别地，在这个示例中，钝化层173覆盖沟槽110的底部处的层101的上表面、沟槽110的侧壁的水平处的半导体层101、103和105的以及金属间隔部111的侧部、以及在LED的中心部分的水平处的间隔部111的和层109的上表面。层173例如通过非局部沉积方法(全板)沉积在图1至图6的步骤结束时获得的结构的整个上表面上。
LED 170在其中心部分的水平处还包括在形成于绝缘层173和109的开口中延伸的阳极连接金属化部175，金属化部175通过其下表面与金属化部107的上表面接触。LED 170在其外围部分的水平处还包括在形成于绝缘层173的开口中延伸的阴极连接金属化部177，金属化部177通过其下表面与刻蚀后剩余的半导体阴极区101的上表面接触。
结合图1至图6描述的方法的优点在于，在层101、103和105的刻蚀步骤结束时，在半导体层101、103和105的暴露部分的化学清洗步骤期间，金属间隔部111保护阳极接触金属化部107。因此，金属化部107可以从该方法一开始就形成，这特别地使得能够使金属化部107经受退火，从而使得能够改善与层105的电接触的质量。应该注意的是，如果金属化部107在该方法结束时形成，金属层107的高温退火将有损坏LED的风险。进一步，层107的金属可以在其化学惰性特性方面不特别注意地进行选择，而是偏向于其低电阻率接触特性和/或其反射特性进行选择。
所描述的实施例不限于上文描述的具体示例，其中硬掩模109由氧化硅制成。作为变型，掩模109可以由金属制成，例如由与间隔部111相同的金属制成，例如由铂或由镍制成。
更一般而言，这个方法可以适于制造基于III-N化合物的任何半导体组件，包括在III-N化合物层的上表面上的接触金属化部，并且需要刻蚀延伸穿过III-N化合物层的厚度的至少一部分的外围沟槽。
图8是示出能够通过这种方法获得的垂直氮化镓MOS晶体管180的示例的局部简化截面图。在这个示例中，层101是氮化镓(或基于氮化镓的任何其它III-N化合物)的N型掺杂层，层105是氮化镓(或基于氮化镓的任何其它III-N化合物)的N型掺杂层，其例如基本上具有与层101相同的掺杂水平，并且层103是氮化镓(或基于氮化镓的任何其它III-N化合物)的P型掺杂层或氮化镓(或基于氮化镓的任何其它III-N化合物)的N型掺杂层，其具有小于层101和105的掺杂水平的掺杂水平。
在这个示例中，晶体管180包括栅极绝缘体层183，该栅极绝缘体层例如由氧化硅制成、基本上涂覆图1至图6的步骤结束时获得的结构的整个表面。更特别地，在这个示例中，栅极绝缘体层183覆盖层110的底部处的层101的上表面、沟槽110的侧壁的水平处的半导体层101、103和105的以及金属间隔部111的侧部、以及在组件的中心部分的水平处的间隔部111的和层109的上表面。栅极绝缘体层183特别与半导体层103的未刻蚀部分的侧部接触，这些侧部形成晶体管的沟道形成区。
晶体管180还包括导电栅极层185(例如金属层)，该导电栅极层基本上涂覆栅极绝缘体层183的整个上表面。
层183和185例如在图1至层6的步骤结束时通过非局部保形沉积方法连续沉积在结构的整个表面上。作为示例，层183和185通过在连续的原子层中沉积的方法(也称为ALD(原子层沉积))、或通过PECVD(等离子体增强化学气相沉积)沉积。
晶体管180还包括钝化层187，该钝化层例如由氧化硅制成、基本上覆盖在层183和185沉积之后获得的结构的整个表面。层187例如通过非局部沉积方法(全板)沉积。
晶体管180在其中心部分的水平处还包括在层187、185、183和109中形成的开口中延伸的连接金属化部189，金属化部189通过其下表面与金属化107的上表面接触。连接金属化189通过由绝缘材料制成(例如由氧化硅制成)的间隔部191与导电栅极层185侧向绝缘。
晶体管180在其外围区的水平处还包括在层187、185和183中形成的开口中延伸的连接金属化部193，金属化部193通过其下表面与半导体层101的上表面接触。连接金属化193通过由绝缘材料(例如氧化硅)制成的间隔部195与导电栅极层185侧向绝缘。
晶体管180在其外围区的水平处还包括在层187中形成的开口中延伸的连接金属化部197，金属化部197通过其下表面与晶体管的导电栅极层185的上表面接触。在所示的示例中，连接金属化部197通过由绝缘材料(例如氧化硅)制成的间隔部199与钝化层187侧向分离。这是由这样的事实导致的：在该示例中，形成开口、形成间隔部以及利用金属填充开口的步骤对于三个金属化189、193和197中的每一个是同时实施的。作为变型，可以省略间隔部199。
在这个示例中，金属化部189、193和197分别形成晶体管180的第一导电端子和第二导电端子以及控制端子。
已经描述了各种实施例和变型。本领域技术人员将理解的是，这些不同实施例和变型的某些特征可以被组合，并且本领域技术人员将会想到其他变型。特别地，所描述的实施例不限于半导体组件的上述示例，而是更一般地应用于制造包括涂覆有接触金属化部并由刻蚀在所述层中的沟槽侧向界定的III-N化合物层的一部分的任何半导体组件。作为示例，上述方法可以应用于形成基于III-N化合物的光敏二极管或功率二极管。

Claims (9)

1.一种制造半导体组件(170，180)的方法，包括以下连续步骤：
a)形成包括由III-N化合物制成的第一半导体层(105)、涂覆所述第一半导体层(105)的第二导电层(107)和涂覆所述第二导电层(107)的第三硬掩模层(109)的堆叠；
b)形成穿过所述第三硬掩模层(109)和所述第二导电层(107)并在所述第一半导体层(105)上中断的沟槽(110)，所述沟槽侧向界定所述第二导电层(107)中的接触金属化部；
c)在所述沟槽(110)中形成由与所述第二导电层(107)的材料不同的材料制成的、与所述第三硬掩模层(109)和所述第二导电层(107)的侧部接触的金属间隔部；以及
d)通过刻蚀将所述沟槽(110)延续通过所述第一半导体层(105)的厚度的至少一部分，
其中步骤c)包括：
在所述第三硬掩模层(109)的上表面上以及在所述沟槽(110)的侧壁上和底部处沉积由与所述第二导电层(107)的材料不同的材料制成的金属层(111)的步骤；然后
对所述金属层(111)的垂直各向异性刻蚀的步骤，在所述步骤结束时，仅保留涂覆所述沟槽(110)的侧壁的金属层(111)的垂直部分。
2.根据权利要求1所述的方法，还包括在步骤d)之后，化学清洗所述沟槽(110)内部的所述第一半导体层(105)的暴露表面的步骤。
3.根据权利要求2所述的方法，其中所述化学清洗的步骤通过基于氢氧化钾(KOH)的溶液或通过基于氢氧化四甲铵(TMAH)的溶液或通过基于氢氧化四乙基铵(TEAH)的溶液来实行。
4.根据权利要求1至3中任一项所述的方法，其中所述第二导电层(107)包括铝或银。
5.根据权利要求1至3中任一项所述的方法，其中所述间隔部(111)由选自铂、镍和钨的金属制成。
6.根据权利要求1至3中任一项所述的方法，其中在步骤d)实施的刻蚀是干法刻蚀。
7.根据权利要求1至3中任一项所述的方法，还包括在步骤a)和步骤b)之间，在从200℃至900℃范围内的温度下退火所述第二导电层(107)的步骤。
8.根据权利要求1至3中任一项所述的方法，其中所述堆叠还包括在所述第一半导体层(105)的与所述第二导电层(107)相对的一侧的第三层(103)，所述第三层(103)由与所述第一半导体层(105)的III-N化合物不同的III-N化合物制成，并且其中在步骤d)实施的所述刻蚀完全穿过所述第一半导体层(105)和所述第三层(103)的厚度的至少一部分。
9.根据权利要求8所述的方法，其中所述堆叠还包括在所述第三层(103)的与所述第一半导体层(105)相对的一侧的第四层(101)，所述第四层(101)由与所述第三层(103)的III-N化合物不同的III-N化合物制成，并且其中在步骤d)实施的所述刻蚀完全穿过所述第三层(103)和所述第四层(101)的厚度的至少一部分。
CN201980092686.2A 2018-12-20 2019-12-18 用于生产基于iii-n化合物的半导体组件的过程 Active CN113454754B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1873668A FR3090999B1 (fr) 2018-12-20 2018-12-20 Procédé de fabrication d'un composant semiconducteur à base d'un composé III-N
FR1873668 2018-12-20
PCT/FR2019/053174 WO2020128339A1 (fr) 2018-12-20 2019-12-18 Procede de fabrication d'un composant semiconducteur a base d'un compose iii-n

Publications (2)

Publication Number Publication Date
CN113454754A CN113454754A (zh) 2021-09-28
CN113454754B true CN113454754B (zh) 2024-01-09

Family

ID=66776481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980092686.2A Active CN113454754B (zh) 2018-12-20 2019-12-18 用于生产基于iii-n化合物的半导体组件的过程

Country Status (6)

Country Link
US (1) US11984534B2 (zh)
EP (1) EP3900018A1 (zh)
KR (1) KR20210104135A (zh)
CN (1) CN113454754B (zh)
FR (1) FR3090999B1 (zh)
WO (1) WO2020128339A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410951A (zh) * 2003-01-15 2009-04-15 国际商业机器公司 低栅极感生的漏极泄漏的金属氧化物半导体场效应晶体管结构及其制备方法
EP2642533A2 (en) * 2012-03-21 2013-09-25 Stanley Electric Co., Ltd. Semiconductor light emitting element
US9337309B1 (en) * 2014-11-21 2016-05-10 International Business Machines Corporation Reducing direct source-to-drain tunneling in field effect transistors with low effective mass channels

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222015B (zh) 2008-01-19 2010-05-12 鹤山丽得电子实业有限公司 发光二极管、具有其的封装结构及其制造方法
US8829574B2 (en) * 2011-12-22 2014-09-09 Avogy, Inc. Method and system for a GaN vertical JFET with self-aligned source and gate
DE102013226270B3 (de) * 2013-12-17 2015-04-02 Forschungsverbund Berlin E.V. Verfahren zum Ausbilden eines Metallkontakts auf einer Oberfläche eines Halbleiters und Vorrichtung mit einem Metallkontakt
DE102014113375A1 (de) 2014-09-17 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit feldeffektstruktur
JP6524950B2 (ja) 2016-03-29 2019-06-05 豊田合成株式会社 半導体装置およびその製造方法
US10290674B2 (en) * 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410951A (zh) * 2003-01-15 2009-04-15 国际商业机器公司 低栅极感生的漏极泄漏的金属氧化物半导体场效应晶体管结构及其制备方法
EP2642533A2 (en) * 2012-03-21 2013-09-25 Stanley Electric Co., Ltd. Semiconductor light emitting element
US9337309B1 (en) * 2014-11-21 2016-05-10 International Business Machines Corporation Reducing direct source-to-drain tunneling in field effect transistors with low effective mass channels

Also Published As

Publication number Publication date
US11984534B2 (en) 2024-05-14
EP3900018A1 (fr) 2021-10-27
FR3090999B1 (fr) 2022-01-14
FR3090999A1 (fr) 2020-06-26
WO2020128339A1 (fr) 2020-06-25
KR20210104135A (ko) 2021-08-24
US20220037560A1 (en) 2022-02-03
CN113454754A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US8507920B2 (en) Semiconductor structure and method of forming the same
CN101681959B (zh) 半导体发光器件及其制造方法
CN101276994B (zh) 半导体光元件的制造方法
US8859354B2 (en) Transistors and fabrication method thereof
US11127847B2 (en) Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
CN103311244A (zh) 半导体器件及用于制造半导体器件的方法
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
TWI770873B (zh) 光源組件、光感測器組件及製造其單元的方法
US10096975B1 (en) Laterally grown edge emitting laser
TWI767539B (zh) 製造發光二極體單元的方法
TWI693716B (zh) 半導體裝置及其製造方法
CN113454754B (zh) 用于生产基于iii-n化合物的半导体组件的过程
TWI673868B (zh) 半導體裝置及其製造方法
CN112928161B (zh) 高电子迁移率晶体管及其制作方法
US10644128B1 (en) Semiconductor devices with reduced channel resistance and methods for fabricating the same
KR101705726B1 (ko) 반도체 기판의 제조방법
JP6957982B2 (ja) 半導体装置及びその製造方法
CN112750700A (zh) 高电子迁移率晶体管及其制作方法
US11961940B2 (en) Optoelectronic device with PN junction and trench gate
TWI664727B (zh) 半導體裝置及其製造方法
CN111276538B (zh) 半导体装置及其制造方法
TWI794599B (zh) 高電子遷移率電晶體及其製作方法
CN109801963B (zh) 半导体装置及其形成方法
KR100489478B1 (ko) 반도체 레이저 다이오드 어레이 제조 방법
WO2022243014A1 (en) Method of manufacturing a semiconductor device and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant