KR100489478B1 - 반도체 레이저 다이오드 어레이 제조 방법 - Google Patents
반도체 레이저 다이오드 어레이 제조 방법 Download PDFInfo
- Publication number
- KR100489478B1 KR100489478B1 KR10-2003-0009618A KR20030009618A KR100489478B1 KR 100489478 B1 KR100489478 B1 KR 100489478B1 KR 20030009618 A KR20030009618 A KR 20030009618A KR 100489478 B1 KR100489478 B1 KR 100489478B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- groove
- semiconductor laser
- laser diode
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
- H01S3/09—Processes or apparatus for excitation, e.g. pumping
- H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
- H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
- H01S3/094003—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light the pumped medium being a fibre
- H01S3/094019—Side pumped fibre, whereby pump light is coupled laterally into the fibre via an optical component like a prism, or a grating, or via V-groove coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
- H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 반도체 레이저 다이오드 어레이 제조 방법에 관한 것으로서, 소정의 층(layer)에 형성된 홈과 이 홈이 형성되지 않은 영역에 포토 레지스트를 도포했을 때 그 도포되는 포토 레지스트의 두께가 달라짐으로써 그 두께에 따라 현상을 달리 수행할 수 있다는 것을 이용해 한번의 포토 작업으로 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 수행할 수 있도록 함으로써, 소자의 생산 시간 및 제조 비용을 줄여 생산 수율을 향상시킨다.
Description
본 발명은 소정의 층(layer)에 형성된 홈과 이 홈이 형성되지 않은 영역에 포토 레지스트를 도포했을 때 그 도포되는 포토 레지스트의 두께가 달라짐으로써 그 두께에 따라 현상을 달리 수행할 수 있다는 것을 이용해 한번의 포토 작업으로 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 수행하도록 함으로써, 소자의 생산 시간이나 제조 비용 및 그 생산 수율을 향상시킬 수 있도록 한 반도체 레이저 다이오드 어레이 제조 방법에 관한 것이다.
일반적으로, 고출력 에지 방출(edge-emitting) 반도체 레이저 다이오드 어레이는 고체 상태(solid-state) 레이저 펌핑용, 자유 공간 광통신(free-space optical communication)용, 의료용 및 디스플레이용 등 다양한 분야에서 사용되고 있다.
도 1은 이러한 통상의 반도체 레이저 다이오드 어레이의 부분 단면도로서, 이에 도시한 바와 같이, 일반적인 반도체 레이저 다이오드 어레이는 n형으로 도핑된 GaAs 기판(10)(이하 "도핑되어 있다"는 의미를 "-"으로 대칭함)상부에 n-클래드층(11), 활성층(12), p-클래드층(13), p-캡층(14)이 순차적으로 형성되어 있다.
그리고, p-캡층(14) 상면에는 절연막(15)이 형성되어 있는데, "A"로 표시된 영역, 즉 외부로부터 전류가 인가되는 채널 형성 영역에는 절연막(15)이 형성되어 있지 않고 p-캡층(14)과 p-패드 전극(16)이 직접 접촉(contact)되어 있고, n-GaAs 기판(10)의 하면에는 n-패드 전극(17)이 형성되어 있다.
또한, 채널 형성 영역으로부터 일정 거리 이격된 양측부 즉, "B"로 표시된 영역에는 p-패드 전극(16)부터 n-GaAs 기판(10)의 일부까지 수직 방향으로 형성된 트렌치가(trench)가 각기 형성되어 있어, 인접하는 단위 반도체 레이저 다이오드 칩의 발광 영역으로 크랙(crack)과 같은 결함 등이 전파되는 것을 방지하도록 하고 있다.
이러한, 반도체 레이저 다이오드 어레이는 통상적으로 전류 주입을 위한 채널(channel)과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench)를 최소한 두 번 이상의 별도의 포토(photo) 작업을 통해 각기 수행하는데, 즉, 소자에 포토 레지스트를 도포하고 현상하는 등의 일련의 포토(photo) 작업을 채널 형성시 뿐만 아니라, 트렌치 형성시에도 동일하게 반복적으로 수행하며, 이러한 일련의 반복적인 포토 작업은 그 반도체 레이저 다이오드 어레이의 생산 시간을 지연시키고 그 제조 비용을 늘려 생산 수율을 저하시키는 등의 문제점을 초래한다.
이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 소정의 층(layer)에 형성된 홈과 이 홈이 형성되지 않은 영역에 포토 레지스트를 도포했을 때 그 도포되는 포토 레지스트의 두께가 달라짐으로써 그 두께에 따라 현상을 달리 수행할 수 있다는 것을 이용해 한번의 포토 작업으로 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 수행하도록 하여, 소자의 생산 시간이나 제조 비용 및 그 생산 수율을 향상시킬 수 있도록 한 반도체 레이저 다이오드 어레이 제조 방법을 제공한 데 그 목적이 있다.
이를 위해 본 발명은 n-GaAs 기판의 상면 일부를 식각시켜 제거하여 홈을 형성하는 단계;
상기 홈이 형성된 n-GaAs 기판의 상면과 동일한 형상으로 상기 n-GaAs기판의 상부 전면에 n-클래드층, 활성층, p-클래드층, p-캡층을 순차적으로 형성하는 단계;
상기 p-캡층의 상면을 따라 상기 p-캡층의 상면과 동일한 형상의 절연막을 형성하는 단계;
상기 절연막의 상면을 따라 포토 레지스트를 도포하고 홈이 형성된 이외의 영역에 도포된 포토 레지스트만 현상시키는 단계;
상기 현상된 포토 레지스트부터 상기 n-GaAs 기판의 일부까지 소정의 식각 용액을 이용해 수직 방향으로 식각하여 트렌치(trench)를 형성하는 단계;
상기 절연막에 형성된 홈 상면에 도포된 포토 레지스트를 현상하고, 소정의 식각 용액을 주입하여 상기 현상한 포토 레지스트부터 상기 유전막의 저면까지 수직 방향으로 식각하여 채널을 형성하는 단계;
상기 포토 레지스트를 제거하여 노출된 소자의 상면을 따라 p-패드 전극을 형성하고, 상기 n-GaAs기판의 하면에 n-패드 전극을 형성하는 단계로 이루어지도록 한다.
이하, 첨부된 도 2a 내지 도 2h를 참조하여 본 발명을 살펴보면 다음과 같다.
상기 도 2a 내지 도 2h는 본 발명에 따른 반도체 레이저 다이오드 어레이의 제조 방법을 순서대로 도시한 공정 순서도이다.
먼저, 도 2a에 도시된 바와 같이, 본 발명의 반도체 레이저 다이오드 어레이 제조 방법은 n-GaAs 기판(20)의 상면 일부를 식각시켜 제거하여 홈을 형성하는데, 이 때, 상기 홈은 V-groove 형상이 되도록 하는 것이 바람직하고, 상기 n-GaAs 기판(20)에서 홈이 형성되는 영역은 후속 공정에서 형성되는 활성층으로 전류가 인가되도록 하는 채널(channel) 형성 영역에 해당한다.
다음, V-groove 형상과 같은 소정 패턴의 홈이 형성된 n-GaAs 기판(20)의 상면과 동일한 형상으로 상기 n-GaAs기판(20)의 상부 전면에 금속 유기 화학 증착법(Metal Organic Chemical Vapor Deposition : MOCVD) 등을 이용해 n-클래드층(21), 활성층(22), p-클래드층(23), p-캡층(24)을 순차적으로 증착한다(도 2b).
상기 n-클래드층(21)과 p-클래드층(23)은 일종의 웨이브 가이드층으로 n형으로 도핑된 AlGaAs층과 p형으로 도핑된 AlGaAs층이며, p-캡층(24)은 소자를 캡핑하는 층으로서 p형으로 도핑된 GaAs층이다.
다음, 상기 p-캡층(24)의 상부 전면에 상기 p-캡층(24)의 상면을 따라 절연체를 도포하고 패터닝하여 상기 p-캡층(24)의 상면과 동일한 형상의 절연막(25)을 증착한다(도 2c).
상기 절연막(25)은 실리콘(SiO2)박막이나, 실리콘 나이트 라이드(SiN)박막 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.
다음, 상기 절연막(25)의 상부 전면에 포토 레지스트(26)를 도포하는데(도 2d), 이 때 도 에 도시된 바와 같이, 상기 절연막에서 홈이 형성된 영역에는 포토 레지스트가 두껍게 도포되고, 그 이외의 영역은 상기 홈이 형성된 영역보다 상대적으로 얇게 도포된다.
본 발명은 상기 절연막(25) 영역 중에서 홈과 이 홈이 형성되지 않은 영역에 도포되는 포토 레지스트의 두께가 달라짐으로써 그 두께에 따라 현상을 달리 수행할 수 있다는 것을 이용해 한번의 포토 작업으로 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 수행할 수 있게 된다.
한편, 상기 절연막(25)의 상부 전면에 포토 레지스트(26)가 도포되면, 포토 레지스트(26)가 도포된 소자를 현상액에 넣고 현상 시간을 조절하여 상기 홈 이외의 영역에 도포된 포토 레지스트(26)만 현상되도록 한다.
그런 다음, 상기 현상된 포토 레지스트(26)부터 상기 n-GaAs 기판(20)의 일부까지 소정의 식각 용액을 이용해 수직 방향으로 식각하여 트렌치(trench)를 형성하고, 상기 n-GaAs 기판(20)의 일부를 노출시킨다(도 2e).
즉, 먼저 HF계 식각 용액을 이용해 절연막(25)의 일영역을 식각하여 제거하고, 이어 암모니아계(NH4OH) 식각 용액을 이용해 상기 식각하여 제거한 절연막(25) 하면의 p-캡층(24)부터 상기 n-GaAs 기판(20)의 일부까지 수직 방향으로 식각하여 트렌치(trench)를 형성하고, n-GaAs 기판(20)의 일부를 노출시킨다.
한편, 상기 현상된 포토 레지스트(26)부터 n-GaAs 기판의 일부까지 소정의 식각 용액을 이용해 수직 방향으로 식각하여 트렌치(trench)가 형성되면, 소자를 다시 현상액에 넣어 상기 홈이 형성된 영역에 도포되어 있는 포토 레지스트(26)를 현상한다.
그런 다음, 이렇게 현상한 포토 레지스트(26)에 소정의 식각 용액을 주입하여 상기 현상한 포토 레지스트(26)부터 상기 절연막(25)의 저면까지 수직 방향으로 식각하여 활성층(22)으로 전류가 인가되도록 하는 채널을 형성하고, 상기 p-캡층(24)의 일부를 노출시키는데(도 2f), 상기 식각 용액은 HF계 식각 용액을 사용하도록 하는 것이 바람직하다.
이와 같이, 활성층으로 전류를 주입하기 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 한번의 포토 작업을 통해 수행할 수 있어 반도체 레이저 다이오드의 생산 시간이나 제조 비용 및 생산 수율을 향상시킬 수 있게 된다.
한편, 전술한 포토 공정을 통해 활성층으로 전류를 주입하기 위한 채널 형성 공정과 트렌치 형성 공정이 종료되면, 상기 식각되지 않고 남아 있는 포토 레지스트를 제거한다(도 2g).
그런 다음, 도 2h에 도시된 바와 같이, 상기 포토 레지스트를 제거함에 따라 노출된 소자의 상면을 따라 E-Beam법(E-Beam Evaporator법)을 이용해 금속(metal)을 증착하여 p-패드 전극(27)을 형성한다.
상기 p-패드 전극(27) 형성시 사용되는 금속으로는 Ti, Pt, Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.
그리고, 상기 p-패드 전극(27) 형성과 동시에 또는 각기, 상기 n-GaAs 기판(20)의 하면에 금속을 증착하고 열처리하여 n-패드 전극(28)을 형성한다.
즉, 상기 p-패드 전극(27) 형성과 동시에 또는 각기 상기 n-GaAs 기판(20)의 하부 전면에 E-Beam법(E-Beam Evaporator법)을 이용해 n형으로 도핑된 금속을 증착하여 n-패드 전극(28)을 형성하여 본 발명을 종료하는데, 상기 n-패드 전극(28) 형성시 사용되는 금속(metal)으로는 AuGe나 Ni 또는 Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.
이상에서 상세히 설명한 바와 같이, 본 발명의 반도체 레이저 다이오드 어레이 제조 방법은, 소정의 층(layer)에 형성된 홈과 이 홈이 형성되지 않은 영역에 포토 레지스트를 도포했을 때 그 도포되는 포토 레지스트의 두께가 달라짐으로써 그 두께에 따라 현상을 달리 수행할 수 있다는 것을 이용해 한번의 포토 작업으로 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 수행할 수 있도록 함으로써, 반도체 레이저 다이오드의 생산 시간이나 제조 비용 및 그 생산 수율을 향상시킬 수 있는 효과가 있다.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 일반적인 반도체 레이저 다이오드 어레이의 부분 단면도이고,
도 2a 내지 도 2h는 본 발명에 따른 반도체 레이저 다이오드 어레이 제조 방법을 순서대로 도시한 공정 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : n-GaAs기판 21 : n-클래드층
22 : 활성층 23 : p-클래드층
24 : p-캡층 25 : 절연막
26 : 포토 레지스트 27 : p-패드 전극
28 : n-패드 전극
Claims (4)
- n-GaAs 기판의 상면 일부를 식각하여 홈을 형성하는 제 1 단계;상기 홈이 형성된 n-GaAs 기판의 상면과 동일한 형상으로 상기 n-GaAs기판의 상부 전면에 n-클래드층, 활성층, p-클래드층, p-캡층 및 절연막을 순차적으로 형성하는 제 2 단계;상기 절연막의 상면을 따라 포토 레지스트를 도포하고, 홈이 형성된 이외의 영역에 도포된 포토 레지스트만 현상시키는 제 3 단계;상기 현상된 포토 레지스트로부터 상기 n-GaAs 기판의 일부까지 소정의 식각 용액을 이용해 수직 방향으로 식각하여 트렌치(trench)를 형성하는 제 4 단계;상기 절연막에 형성된 홈 상면에 도포된 포토 레지스트를 현상하고, 소정의 식각 용액을 주입하여 상기 현상한 포토 레지스트로부터 상기 유전막의 저면까지 수직 방향으로 식각하여 채널을 형성하는 제 5 단계;상기 포토 레지스트를 제거하여 노출된 소자의 상면을 따라 p-패드 전극을 형성하고, 상기 n-GaAs기판의 하면에 n-패드 전극을 형성하는 제 6 단계로 이루어지는, 반도체 레이저 다이오드 어레이 제조 방법.
- 제 1 항에 있어서, 상기 제 4 단계는;상기 현상한 포토 레지스트와 그 하부의 유전막을 HF계 식각 용액을 이용해 수직 방향으로 식각하여 제거하는 제 41 단계;상기 식각하여 제거한 유전막 하면의 p-캡층부터 상기 n-GaAs 기판의 일부까지 암모니아계(NH4OH) 식각 용액을 이용해 수직 방향으로 식각하여 트렌치(trench)를 형성하는 제 42 단계로 이루어지는 것을 특징으로 하는, 반도체 레이저 다이오드 어레이 제조 방법.
- 제 1 항에 있어서, 상기 제 5 단계의 식각 용액은;HF계 식각 용액인 것을 특징으로 하는, 반도체 레이저 다이오드 어레이 제조 방법.
- 제 1 항에 있어서, 상기 홈은;V-groove 형상인 것을 특징으로 하는, 반도체 레이저 다이오드 어레이 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0009618A KR100489478B1 (ko) | 2003-02-15 | 2003-02-15 | 반도체 레이저 다이오드 어레이 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0009618A KR100489478B1 (ko) | 2003-02-15 | 2003-02-15 | 반도체 레이저 다이오드 어레이 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040073868A KR20040073868A (ko) | 2004-08-21 |
KR100489478B1 true KR100489478B1 (ko) | 2005-05-17 |
Family
ID=37360826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0009618A KR100489478B1 (ko) | 2003-02-15 | 2003-02-15 | 반도체 레이저 다이오드 어레이 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100489478B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100597166B1 (ko) * | 2005-05-03 | 2006-07-04 | 삼성전기주식회사 | 플립 칩 발광다이오드 및 그 제조방법 |
-
2003
- 2003-02-15 KR KR10-2003-0009618A patent/KR100489478B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040073868A (ko) | 2004-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7476903B2 (en) | Semiconductor light-emitting device | |
US7344904B2 (en) | Method of fabricating laser diode | |
JP2595457B2 (ja) | Rwg型半導体レーザー装置及び製造方法 | |
JPH0645694A (ja) | 注入物をもつ頂部放出型vcsel | |
EP1047120A1 (en) | Method of manufacturing an electrode in a semiconductor device | |
TWI770873B (zh) | 光源組件、光感測器組件及製造其單元的方法 | |
JPH1065268A (ja) | 面発光レーザの製造方法 | |
KR100381984B1 (ko) | 수직공동표면방출레이저(VCSEL)및수직공동표면방출레이저들(VCSELs)용패턴화된미러들의제조방법 | |
KR100489478B1 (ko) | 반도체 레이저 다이오드 어레이 제조 방법 | |
CN111864018A (zh) | 一种正极性led芯片及其制作方法 | |
JP2000261097A (ja) | レーザ・ダイオード及びレーザ・ダイオードを製作する方法 | |
KR100489479B1 (ko) | 반도체 레이저 다이오드 어레이 및 그 제조 방법 | |
USRE45084E1 (en) | Method of fabricating optical device using multiple sacrificial spacer layers | |
JP3911003B2 (ja) | 半導体装置 | |
CN113454754B (zh) | 用于生产基于iii-n化合物的半导体组件的过程 | |
US20230083344A1 (en) | Process for fabricating a semiconductor diode via wet and dry etches | |
KR100230732B1 (ko) | 화합물 반도체 제조방법 | |
JP2005197695A (ja) | 半導体レーザー装置及びその製造方法 | |
CN112467518A (zh) | 一种半导体激光器及其制备方法 | |
US7184456B2 (en) | Dual wavelength semiconductor laser emitting apparatus and manufacturing method thereof | |
KR100366043B1 (ko) | 레이저 다이오드의 제조방법 | |
KR960002646B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
CN117767109A (zh) | 倒装脊型波导半导体激光器的制作方法及半导体激光器 | |
CN113316854A (zh) | 具有pn结的光电器件 | |
KR20000055959A (ko) | 레이저 다이오드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140424 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150424 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170424 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |