KR100230732B1 - 화합물 반도체 제조방법 - Google Patents

화합물 반도체 제조방법 Download PDF

Info

Publication number
KR100230732B1
KR100230732B1 KR1019960077748A KR19960077748A KR100230732B1 KR 100230732 B1 KR100230732 B1 KR 100230732B1 KR 1019960077748 A KR1019960077748 A KR 1019960077748A KR 19960077748 A KR19960077748 A KR 19960077748A KR 100230732 B1 KR100230732 B1 KR 100230732B1
Authority
KR
South Korea
Prior art keywords
layer
forming
modulator
type cladding
cladding layer
Prior art date
Application number
KR1019960077748A
Other languages
English (en)
Other versions
KR19980058424A (ko
Inventor
강병권
강중구
정승조
조유리
김종덕
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960077748A priority Critical patent/KR100230732B1/ko
Publication of KR19980058424A publication Critical patent/KR19980058424A/ko
Application granted granted Critical
Publication of KR100230732B1 publication Critical patent/KR100230732B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/321—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures having intermediate bandgap layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 화합물 반도체의 제조방법으로서, 레이져 다이오드와, 변조기가 일체인 EML (eledtro-absoption modulated laserdiode) 디바이스의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 레이져 다이오드 영역과, 변조기 영역이 한정된 화합물 반도체 구조물을 제공하는 단계; 상기 변조기 영역을 소정 깊이로 식각하는 단계; 상기 변조기 영역의 식각된 면에 변조기의 버퍼층을 형성하는 단계; 상기 버퍼층 상부에 변조기의 코어층을 형성하는 단계; 상기 코어층 상부에 P형의 클래드층을 형성하는 단계를 포함하며, 상기 버퍼층은 N형의 화합물층과, P형의 화합물층을 적어도 한번 이상 교대로 적층하되, 변조기 영역을 형성하는 특징으로 한다.

Description

화합물 반도체 제조방법
본 발명은 화합물 반도체의 제조방법에 관한 것으로, 보다 구체적으로는, 레이져 다이오드와, 변조기가 일체인 EML (electro-absoption modulated laserdiode)의 제조방법에 관한 것이다.
일반적으로, 2.5GHz 이상의 변조가 필요한 초고속 광 통신막의 광원으로, MQW-DFB 레이져 다이오드를 직접 변조하여 사용하거나, 또는 광원은 일정한 출력으로 고정시키고, 변조기를 통하여, 고속 변조를 하며, EML 디바이스를 이용하기도 한다.
이때, EML 디바이스는 반도체 전계에 따라 흡수차이를 이용하는 EL(electro-absorption) 변조기를 레이져 다이오드와 직접 결합된 소자로서, 변조기를 거치는 동안 광의 손실이 비교적 적으며, 일체형이므로, 모듈의 크기를 감소시킬 수 있는 장점을 지닌다.
이러한 EML 디바이스는 레이져 다이오드 부분과 광 변조기 부분과의 아이솔레이션 기술에 의하여, 그 특성이 좌우된다.
종래에는, 도 1a에 도시된 바와 같이, EML 디바이스 이종 접합 기판(1)의 레이져 다이오드 부분(A)과 변조기 부분(B)의 경계면에 소정의 트렌치 형성후, 그 내부에 절연막(2)을 충진하여 레이져 다이오드 부분(A)과 변조기 부분(B)을 분리시키거나, 도 1b에 도시된 바와 같이, 레이져 다이오드 부분(A)과 변조기 부분(B)의 경계면에 불순물(3) 이온을 이온 주입하여, 레이져 다이오드 부분(A)과 변조기 부분(B)을 분리시킨다
그러나, 상기와 같은 종래의 절연막 충전 방법 또는 불순물 이온 주입 방법은, 별도의 공정이 진행되어야 하므로, 공정이 복잡하여 지는 문제점이 발생된다.
더구나, 레이져 다이오드 부분과, 변조기 부분이 완전한 절연을 이루기 어려운 문제점 또한 발생된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 추가되는 별도의 공정없이 레이져 다이오드 부분과 변조기 부분을 완전히 분리시킬 수 있는 화합물 반도체의 제조방법을 제공하는 것을 목적으로 한다.
도 1a 및 1b는 종래의 화합물 반도체의 제조방법을 설명하기 위한 도면.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 화합물 반도체의 제조방법을 설명하기 위한 도면.
도 3은 변조기의 N 클래드층과 레이져 다이오드의 기판을 콘택시킨 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : N형 InP 기판 12 : N형 클래드층
13 : 액티브층 14 : P형 클래드층
15 : 절연막 19 : 버퍼층
20 : 코어층 21 : 변조기의 P형 클레드층
22 : 변조기의 N형 클래드층 23 : 층간 절연막
24 : 금속막
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 레이져 다이오드 영역과, 변조기 영역이 한정된 화합물 반도체 구조물을 제공하는 단계; 상기 변조기 영역을 소정 깊이로 식각하는 단계; 상기 변조기 영역의 식각된 면에 변조기의 버퍼층을 형성하는 단계; 상기 버퍼층 상부에 변조기의 코어층을 형성하는 단계; 상기 코어층 상부에 P형의 클래드층을 형성하는 단계를 포함하며, 상기 버퍼층은 N형의 화합물층과, P형의 화합물층을 적어도 한번 이상 교대로 적층하되, 변조기 영역을 형성하는 것을 특징으로 한다.
또한 본 발명은 변조기의 P형의 클래드층을 형성하는 단계 이후에, 상기 P형 클레드층 상부에 변조기의 N형 클래드층을 형성하는 단계; 상기 N형의 클래드층, P형의 클래드층, 코어층 및 버퍼층을 식각하여, 화합물 반도체 기판이 소정 부분을 노출시키는 단계; 상기 결과물 상부에 층간 절연막을 형성하는 단계; 상기 N형의 클래드층과, 화합물 반도체 기판 표면이 노출되도록 층간 절연막을 식각하는 단계; 상기 노출된 N형의 클래드층과, 화합물 반도체 기판과 콘택되도록 금속막을 형성하는 단계를 부가적으로 포함한다.
본 발명에 의하면, 변조기에서 전류 차단의 역할을 하는 클래드층의 형성과 동시에, 레이져 다이오드와의 절연을 도모하므로써, 추가되는 공정없이, 완전한 분리를 이룰 수 있다.
[실시예]
이하 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 2c는 본 발명의 실시예에 따른 화합물 반도체의 제조방법을 설명하기 위한 도면이고, 도 3은 변조기의 N 클래드층과 레이져 다이오드의 기판을 콘택시킨 단면도이다.
먼저, 도 2a를 참조하여, 화합물 기판 구조물(100) 예를들어, N형의 InP 기판(11)상에, 레이져 다이오드의 N형 클래드층(12)과, 액티브층(13) 및 P형 클래드층(14)을 포함하는 화합물 반도체 구조물(100) 상부에 절연막(15) 예를들어, 실리콘 산화막이 소정 두께로 증착된다. 여기서, 상기 N형 클래드층(12)은 N-InP층이고, 액티브층(13)은 불순물이 도핑되지 않은 InGaAsP층이며, P형의 클래드층(14)은 P-InP층이다. 이어서, 절연막(15)은 레이져 다이오드가 형성되어질 부분(A)에만 남도록 패터닝된다. 이때, 절연막(15)의 식각된 면은 메사 형태가 되도록 식각된다. 이때, 미설명 부호 B는 변조기가 형성되어질 부분이다.
도 2b에 도시된 바와 같이, 패터닝된 절연막(15)을 마스크로 하여, 화합물 반도체 구조물(100)의 변조기 부분(B)이 소정 깊이만큼 식각된다. 이때, 화합물 반도체 구조물(100)은 P형 클레드층(14)과, 액티브층(13) 및 N형 클레드층(12) 만큼 식각되고, 레이져 다이오드 부분(A)의 측벽은 패터닝된 절연막(15)의 형태와 같이 메사 형태가 되도록 식각된다.
그후, 도 2c에서와 같이, 소정부분 식각되어진 변조기 부분(B)에는 변조기의 버퍼층(19)이 형성된다. 이때, 버퍼층(19)은 단층으로 형성되지 않고, N형의 InP층(16)과, P형의 InP층(17) 및 N형의 InP층(18)이 적층 구조로 형성되며, 버퍼층(19)의 하단과 상단은 N형의 InP층이 존재하도록 한다. 또한, 상기 버퍼층(19)층은 N형의 InP층과, P형의 InP층을 적어도 한번이상 적층된 구조로 사용할 수 있다. 상기 버퍼층(19)은 MOCVD(metal organic chemical vapor deposition) 방식에 의하여 재성장된다. 여기서, 버퍼층(19)은 변조기 부분(b)에서는 버퍼의 역할을 하고, 레이져 다이오드 부분(a)의 측벽부분에서는, N형의 InP와 P형의 InP가 교대로 적층되어 그 부분으로 흐르는 전류가 차단되므로 전류 차단층의 역할을 한다. 따라서, 레이져 다이오드 부분(A)과 변조기 부분(B)을 효과적으로 절연시킨다.
그런다음, 버퍼층(19) 상부에는 변조기의 코어층(20)이 공지의 방식에 의하여 형성되고, 그 상부에 변조기의 P형 클레드층(21) 예를들어, P-InP층이 형성된다. 이때, 상기 코어층은(20) 변조기 부분의 평탄부 즉, 버퍼로 작용하는 부분 상에만 코어층(20)이 형성되도록 하고, P형 클레드층(21)은 버퍼층(19)의 측벽 및 평탄부 상에 형성된다.
도 3은 EML 디바이스의 특성을 개선시키기 위한 것으로, 변조기의 N형의 클래드층(22)과, 레이져 다이오드의 화합물 기판(11)을 콘택시킨 단면을 나타낸 것이다. 본 도면에서는, 상기 버퍼층과 변조기의 코어층이 도시되지 않았으며, 도 2b도에서의 변조기 부분(B)만을 나타낸다.
화합물 반도체 기판(11)상의 변조기의 P형 클래드층(21) 상부에 공지의 방식에 따라, 변조기의 N형의 클래드층(22) 예를들어, N-InP층이 형성된다. 이어서, N형 클래드층(22) 및 P형 클래드층(23)은 상기 화합물 반도체 기판(11)이 소정 부분 노출되도록 습식 식각되어, 콘택홀(도시되지 않음)이 형성된다. 그후, 콘택홀이 형성된 결과물 상부에 층간 절연막(23)이 소정 두께로 증착되고, 층간 절연막(23)은 N형 클래드층(22)과, 화합물 기판(11)의 소정 부분이 노출되도록 식각된다. 그리고나서, 노출되어진 N클래드층(22)과 기판(11)이 콘택되도록 금속막(24) 예를들어, Au막이 증착된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 레이져 다이오드 부분과, 광 변조기 부분을 변조기의 버퍼층의 형성과 아울러, 완전히 분리시키므로서, 절연을 위한 공정이 배제되고, 변조기의 N클래드층과, 레이져 다이오드의 화합물 기판을 금속막에 의하여 연결시키므로서, EML 디바이스의 특성을 개선할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (14)

  1. 레이져 다이오드 영역과, 변조기 영역이 한정된 화합물 반도체 구조물을 제공하는 단계; 상기 변조기 영역을 소정 깊이로 식각하는 단계; 상기 변조기 영역의 식각된 면에 변조기의 버퍼층을 형성하는 단계; 상기 버퍼층 상부에 변조기의 코어층을 형성하는 단계; 상기 코어층 상부에 P형의 클래드층을 형성하는 단계를 포함하며, 상기 버퍼층은 N형의 화합물층과, P형의 화합물층을 적어도 한번 이상 교대로 적층하되, 변조기 영역을 형성하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  2. 제1항에 있어서, 상기 버퍼층을 형성하는 단계는, 변조기 영역의 식각된 면에 N형의 InP층을 형성하는 단계; 상기 N형의 InP층 상부에 P형의 InP층을 형성하는 단계; 및 상기 P형의 InP층 상부에 N형의 InP층을 형성하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  3. 제2항에 있어서, 상기 버퍼층을 이루는 N형 또는 P형의 InP층은 MOCVD 방식으로 재성장하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  4. 제1항에 있어서, 상기 화합물 반도체 구조물을 제공하는 단계는, 상기 N형의 화합물 기판상에 N형의 클래드층을 형성하는 단계; 상기 N형의 클래드층 상부에 액티브층을 형성하는 단계; 및 상기 액티브층 상부에 P형의 클래드층을 형성하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  5. 제4항에 있어서, 상기 화합물 기판과, 클래드층은 InP 물질인 것을 특징으로 하는 화합물 반도체의 제조방법.
  6. 제1항 또는 제4항에 있어서, 상기 변조기 영역을 소정 깊이로 식각하는 단계는, 상기 화합물 반도체 구조물 상부에 절연막을 형성하는 단계; 상기 절연막을 레이져 다이오드 영역 상에 존재하도록 패터닝하는 단계; 상기 절연막을 마스크로 하여, 노출된 변조기의 영역에 해당하는 화합물 반도체 구조물의 P형의 클래드층, 액티브 층 및 N형의 클래드층을 식각하는 단계를 포함하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  7. 제6항에 있어서, 상기 P형의 클래드층과, 액티브 층 및 N형의 클래드층은 메사 형태로 식각되는 것을 특징으로 하는 화합물 반도체의 제조방법.
  8. 제6항에 있어서, 상기 절연막은 실리콘 산화막인 것을 특징으로 하는 화합물 반도체의 제조방법.
  9. 제1항에 있어서, 상기 레이져 다이오드 영역의 측벽에 형성된 버퍼막은 전류 차단의 역할을 하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  10. 제1항에 있어서, 상기 변조기의 코어층은, 상기 화합물 기판상의 평탄한 부분에만 형성하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  11. 제1항에 있어서, 상기 변조기의 P형의 클래드층을 형성하는 단계 이후에, 상기 P형 클레드층 상부에 변조기의 N형 클래드층을 형성하는 단계; 상기 N형의 클래드층, P형의 클래드층, 코어층 및 버퍼층을 식각하여, 화합물 반도체 기판이 소정 부분을 노출시키는 단계; 상기 결과물 상부에 층간 절연막을 형성하는 단계; 상기 N형의 클래드층과, 화합물 반도체 기판 표면이 노출되도록 층간 절연막을 식각하는 단계; 상기 노출된 N형의 클래드층과, 화합물 반도체 기판과 콘택되도록 금속막을 형성하는 단계를 부가적으로 포함하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  12. 제11항에 있어서, 상기 층간 절연막은 실리콘 산화막인 것을 특징으로 하는 화합물 반도체의 제조방법.
  13. 제11항에 있어서, 상기 N형의 클래드층과, P형의 클래드층은 습식 식각하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  14. 제11항에 있어서, 상기 금속막은 Au막인 것을 특징으로 하는 화합물 반도체의 제조방법.
KR1019960077748A 1996-12-30 1996-12-30 화합물 반도체 제조방법 KR100230732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077748A KR100230732B1 (ko) 1996-12-30 1996-12-30 화합물 반도체 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077748A KR100230732B1 (ko) 1996-12-30 1996-12-30 화합물 반도체 제조방법

Publications (2)

Publication Number Publication Date
KR19980058424A KR19980058424A (ko) 1998-10-07
KR100230732B1 true KR100230732B1 (ko) 1999-11-15

Family

ID=19492682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077748A KR100230732B1 (ko) 1996-12-30 1996-12-30 화합물 반도체 제조방법

Country Status (1)

Country Link
KR (1) KR100230732B1 (ko)

Also Published As

Publication number Publication date
KR19980058424A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US5082799A (en) Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
US5208878A (en) Monolithically integrated laser-diode-waveguide combination
JP2595457B2 (ja) Ｒｗｇ型半導体レーザー装置及び製造方法
US5242839A (en) Method of manufacturing an integrated photoelectric receiving device
US11251326B2 (en) Method of fabrication of a photonic chip comprising an SACM-APD photodiode optically coupled to an integrated waveguide
US4956682A (en) Optoelectronic integrated circuit
KR20190088803A (ko) 반도체 레이저 장치 및 그 제조 방법
JPH1065268A (ja) 面発光レーザの製造方法
EP0394167B1 (en) Formation of laser mirror facets and integration of optoelectronics
CN109638648B (zh) 电注入硅基iii-v族边发射纳米线激光器及其制备方法
US6835585B2 (en) Method of fabricating electro-absorption modulator integrated laser
EP1372228B1 (en) Integrated semiconductor laser and waveguide device
US5382543A (en) Semiconductor device manufacturing method capable of correctly forming active regions
CN112042069A (zh) 光学半导体元件及其制造方法以及光学集成半导体元件及其制造方法
KR100230732B1 (ko) 화합물 반도체 제조방법
US5115283A (en) Optoelectronic device on semi-insulator substrate and methods for making such a device
US5222091A (en) Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor
EP1134858A1 (en) Buried mesa semiconductor device
US6829275B2 (en) Hybrid confinement layers of buried heterostructure semiconductor laser
US6751246B2 (en) Buried ribbon semiconductor laser and a method of fabrication
US6653162B2 (en) Fabrication method of optical device having current blocking layer of buried ridge structure
US5214661A (en) Optoelectric device on semi-insulator substrate and methods for making such a device
KR100281919B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
KR100489478B1 (ko) 반도체 레이저 다이오드 어레이 제조 방법
KR950002207B1 (ko) 반도체 레이저 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee