KR100489479B1 - 반도체 레이저 다이오드 어레이 및 그 제조 방법 - Google Patents

반도체 레이저 다이오드 어레이 및 그 제조 방법 Download PDF

Info

Publication number
KR100489479B1
KR100489479B1 KR10-2003-0009884A KR20030009884A KR100489479B1 KR 100489479 B1 KR100489479 B1 KR 100489479B1 KR 20030009884 A KR20030009884 A KR 20030009884A KR 100489479 B1 KR100489479 B1 KR 100489479B1
Authority
KR
South Korea
Prior art keywords
layer
current blocking
blocking layer
ridge
expose
Prior art date
Application number
KR10-2003-0009884A
Other languages
English (en)
Other versions
KR20040074327A (ko
Inventor
황종승
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0009884A priority Critical patent/KR100489479B1/ko
Publication of KR20040074327A publication Critical patent/KR20040074327A/ko
Application granted granted Critical
Publication of KR100489479B1 publication Critical patent/KR100489479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18397—Plurality of active layers vertically stacked in a cavity for multi-wavelength emission

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 어레이 및 그 제조 방법에 관한 것으로서, 리지가 형성된 소자 전면에 서로 다른 식각 용액으로 식각되는 제 1 전류 차단층과 제 2 전류차단층을 형성하여, 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 한 번의 포토 작업으로 수행할 수 있도록 함으로써, 반도체 레이저 다이오드 어레이의 생산 시간이나 제조 비용 및 그 생산 수율을 향상시킨다.

Description

반도체 레이저 다이오드 어레이 및 그 제조 방법{Semiconductor laser diode array, and Method for manufacturing the same}
본 발명은 리지가 형성된 소자 전면에 서로 다른 식각 용액으로 식각되는 제 1 전류 차단층과 제 2 전류차단층을 형성하여, 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 한 번의 포토 작업으로 수행할 수 있도록 함으로써, 반도체 레이저 다이오드의 생산 시간이나 제조 비용 및 그 생산 수율을 향상시킬 수 있도록 한 반도체 레이저 다이오드 어레이 및 그 제조 방법에 관한 것이다.
일반적으로, 고출력 에지 방출(edge-emitting) 반도체 레이저 다이오드 어레이는 고체 상태(solid-state) 레이저 펌핑용, 자유 공간 광통신(free-space optical communication)용, 의료용 및 디스플레이용 등 다양한 분야에서 사용되고 있다.
도 1은 이러한 통상의 반도체 레이저 다이오드 어레이의 부분 단면도로서, 이에 도시한 바와 같이, 일반적인 반도체 레이저 다이오드 어레이는 n형으로 도핑된 GaAs 기판(10)(이하 "도핑되어 있다"는 의미를 "-"으로 대칭함)상부에 n-클래드층(11), 활성층(12), p-클래드층(13), p-캡층(14)이 순차적으로 형성되어 있다.
그리고, p-캡층(14) 상면에는 절연막(15)이 형성되어 있는데, "A"로 표시된 영역, 즉 외부로부터 전류가 인가되는 채널 형성 영역에는 절연막(15)이 형성되어 있지 않고 p-캡층(14)과 p-패드 전극(16)이 직접 접촉(contact)되어 있고, n-GaAs 기판(10)의 하면에는 n-패드 전극(17)이 형성되어 있다.
또한, 채널 형성 영역으로부터 일정 거리 이격된 양측부 즉, "B"로 표시된 영역에는 p-패드 전극(16)부터 n-GaAs 기판(10)의 일부까지 수직 방향으로 형성된 트렌치가(trench)가 각기 형성되어 있어, 인접하는 단위 반도체 레이저 다이오드 칩의 발광 영역으로 크랙(crack)과 같은 결함 등이 전파되는 것을 방지하도록 하고 있다.
이러한, 반도체 레이저 다이오드 어레이는 통상적으로 전류 주입을 위한 채널(channel)과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench)를 최소한 두 번 이상의 별도의 포토(photo) 작업을 통해 각기 수행하는데, 즉, 소자에 포토 레지스트를 도포하고 현상하는 등의 일련의 포토(photo) 작업을 채널 형성시 뿐만 아니라, 트렌치 형성시에도 동일하게 반복적으로 수행하며, 이러한 일련의 반복적인 포토 작업은 그 반도체 레이저 다이오드 어레이의 생산 시간을 지연시키고 그 제조 비용을 늘려 생산 수율을 저하시키는 등의 문제점을 초래한다.
이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 리지가 형성된 소자 전면에 서로 다른 식각 용액으로 식각되는 제 1 전류 차단층과 제 2 전류차단층을 형성하여, 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 한 번의 포토 작업으로 수행할 수 있도록 함으로써, 반도체 레이저 다이오드 어레이의 생산 시간이나 제조 비용 및 그 생산 수율을 향상시키도록 한 반도체 레이저 다이오드 어레이 및 그 제조 방법을 제공하는데 그 목적이 있다.
이를 위해 본 발명은 n-GaAs 기판 상면에 n-클래드층, 활성층, 제 1 p-클래드층, 식각 저지층을 순차적으로 형성하는 단계;
상기 식각 저지층 상면에 제 2 p-클래드층, p-캡층, 리지 마스크층을 순차적으로 증착하고, 증착한 리지 마스크층을 패터닝시켜 이를 마스크로 하여 상기 p-캡층과 제 2 p-클래드층을 리지로 형성하는 단계;
상기 리지가 형성된 소자의 상면을 따라 상기 소자의 상면과 동일한 형상으로 제 1 전류 차단층과, 제 2 전류 차단층을 순차적으로 형성하는 단계;
상기 제 2 전류 차단층 상면을 따라 포토 레지스트를 도포하고 패터닝하여 소정의 채널(channel) 및 트렌치(trench) 형성 영역에 각기 PR 개구부를 형성하는 단계;
상기 PR 개구부를 통해 소정의 식각 용액을 주입하여 그 하부의 제 2 전류 차단층 일부를 제거시켜 리지 마스크층을 노출시키고, 상기 제 2 전류 차단층부터 상기 n-클래드층의 일부를 수직 방향으로 식각하여 노출시키는 단계;
상기 노출된 리지 마스크층을 제거하여 p-캡층을 노출시키고, 상기 노출된 n-클래드층의 일부를 제거하여 n-GaAs 기판의 일부를 노출시키는 단계;
상기 남아 있는 포토 레지스트를 제거하여 노출된 소자의 상면을 따라 p-패드 전극을 형성하고, 상기 n-GaAs기판의 하면에 n-패드 전극을 형성하는 단계를 통해 제조하도록 한다.
이하, 첨부된 도 2a 내지 도 2h를 참조하여 본 발명을 살펴보면 다음과 같다.
상기 도 2a 내지 도 2h는 본 발명에 따른 반도체 레이저 다이오드 어레이의 제조 방법을 순서대로 도시한 공정 순서도이다.
먼저, 도 2a에 도시된 바와 같이, 본 발명의 반도체 레이저 다이오드 어레이 제조 방법은 n형으로 도핑된 n-GaAs 기판(20) 상부 전면에 MOVPE(Metal Organic Vapor Phase Epitaxy)방법이나 분자 빔 에피택시 방법 등을 이용해 n-클래드층(21), 활성층(22), 제 1 p-클래드층(23), 식각 저지층(24)을 순차적으로 형성한다.
그런 다음, 상기 식각 저지층(24) 상부 전면에 제 2 p-클래드층(25), p-캡층(26), 리지 마스크층(27)을 순차적으로 증착하고, 증착한 리지 마스크층(27) 상부 전면에 도시되지 않은 포토 레지스트를 도포하고 패터닝하여 소정의 포토 레지스트 패턴을 형성한다.
이어, 이렇게 형성된 포토 레지스트 패턴을 마스크(mask)로 하여 상기 리지 마스크층(27)부터 상기 제 2 p-클래드층(25)까지 수직 방향으로 식각하여 길이 방향으로 길게 돌출된 리지(ridge)를 형성하는데, 이 때, 상기 리지(ridge)는 사다리꼴 형상이 되도록 하는 것이 바람직하다.
한편, 상기 n-GaAs 기판(20) 상면에 형성된 n-클래드층(21)과, 활성층(22) 상면에 형성된 p-클래드층(23)은 일종의 웨이브 가이드(waide guide)층으로 예를 들면, n형으로 도핑된 AlGaAs과 p형으로 도핑된 AlGaAs으로 각기 이루어지며, 또한, 상기 p-캡층(24)은 소자를 캡핑하는 층으로서 p형으로 도핑된 GaAs으로 이루어지고, 상기 리지 마스크층(27)은, 후속 공정의 식각시, 그 하부에 위치된 리지(ridge)를 마스킹하여 보호하는 층으로서 InGaP으로 이루어진다.
다음, 상기 식각 저지층(24) 상면에 리지 마스크층(27)을 마스크로 해서 제 2 p-클래드층(25) 및 p-캡층(26)을 식각하여 리지가 형성되면, 이렇게 리지가 형성된 소자의 상면을 따라 상기 소자의 상면과 동일한 형상으로 전류 차단층을 형성한다(도 2b).
이 때, 금속 유기 화학 기상 증착법(Metal Organic Chemical Vapor Deposition : MOCVD)등을 이용해 상기 소자의 상면을 따라 상기 소자의 상면과 동일한 형상으로 InGaP로 이루어진 제 1 전류 차단층(28)을 형성한 다음, 상기 제 1 전류 차단층(28)의 상면을 따라 상기 제 1 전류 차단층(28)의 상면과 동일한 형상으로 n-GaAs로 이루어진 제 2 전류 차단층(29)을 형성하는 것이 바람직한데, 상기 제 1 전류 차단층(28)은 가능한 제 2 전류 차단층(29)보다 상대적으로 얇게 형성하도록 하는 것이 바람직하다.
다음, 제 1, 제 2 전류 차단층(28, 29)이 형성되면, 도 2c에 도시된 바와 같이, 이렇게 형성된 제 2 전류 차단층(29) 상면을 따라 포토 레지스트(30)를 도포하고, 도포한 포토 레지스트(30)를 패터닝하여 전류 인가를 위한 채널(channel)과, 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 영역에 PR 개구부를 형성한다.
그리고 나서, 상기 포토 레지스트(30)를 패터닝하여 채널 및 트렌치 형성 영역에 만들어진 PR 개구부를 통해 소정의 식각 용액을 주입하여 상기 제거된 포토 레지스트 하부의 전류 차단층을 식각시켜 제거한다.
즉, 상기 PR 개구부를 통해 소정의 식각 용액을 주입하여 상기 리지 마스크층(27) 상면에 형성된 제 1 전류 차단층(28) 상부와 상기 PR 개구부 하부 사이 영역의 제 2 전류 차단층(29)을 제거하고, 이와 동시에 또는 각기, 상기 식각 저지층 (24)상면에 형성된 제 1 전류 차단층(28) 상부와 상기 PR 개구부 하부 사이 영역의 제 2 전류 차단층(29)을 제거한다.
이 때, 상기 소정의 식각 용액은 암모니아(NH4OH)계 식각 용액을 사용하는 것이 바람직하다.
다음, 상기 PR개구부로 소정의 식각 용액을 주입해 상기 제거된 제 2 전류 차단층(29) 하부의 제 1 전류 차단층(28)을 제거하여 상기 식각 저지층(24)의 상면 일부와, 리지 마스크 층(27)을 노출시키는데(도 2d), 상기 소정의 식각 용액은 HCl 용액을 사용하는 것이 바람직하다.
계속해서, 도 2e에 도시된 바와 같이, 상기 노출된 식각 저지층(24)으로 식각 용액을 주입해 상기 노출된 식각 저지층(24)부터 상기 n-클래드층(21)의 일부까지 수직 방향으로 식각하여 제거하는데, 상기 식각 용액은 암모니아(NH4OH)계 식각 용액을 사용하는 것이 바람직하다.
한편, 상기 n-클래드층(21)의 일부가 제거되어 제거된 영역에 n-클래드층(21)의 일부가 노출되면, 노출된 n-클래드층(21)으로 HF 용액을 주입해 상기 노출된 n-클래드층(21)부터 그 저면까지 수직 방향으로 식각하여 n-GaAs 기판(20)의 일부를 노출시키고, 상기 식각되지 않고 남아 있는 상기 포토 레지스트를 제거한다.(도 2f).
이 때, 채널 쪽에서는 식각이 이루어지지 않는데 이는 HF에 예컨대, AlGaAs으로 이루어진 클래드층은 제거되나, GaAs으로 이루어진 제 2 전류 차단층(29)은 제거되지 않으며, 게다가 채널 쪽에서는 리지를 전류 차단층의 InGaP이 둘러싸고 있어 그것이 식각 용액으로부터 보호되기 때문이다.
다음, 도 2g에 도시된 바와 같이, 상기 리지를 구성하는 p-캡층(26) 상면에 형성된 리지 마스크층(27)을 식각하여 상기 p-캡층(26)을 노출시키는데, 이 때, 상기 리지 마스크층(27)의 양 측면에 잔존하는 제 1 전류 차단층(28)을 완전히 제거하도록 하는 것이 바람직하다.
마지막으로, 상기 식각되지 않고 남아 있는 포토 레지스트(30)를 제거하고, 상기 리지 마스크층(27)이 제거된 소자의 상면을 따라 E-Beam법(E-Beam Evaporator )을 이용해 금속(metal)을 증착하여 그 소자의 상면과 동일한 형상으로 p-패드 전극(31)을 형성한다(도 2h).
상기 p-패드 전극(31) 형성시 사용되는 금속으로는 Ti, Pt, Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.
그리고, 상기 p-패드 전극(31) 형성과 동시에 또는 각기, 상기 n-GaAs 기판(20)의 하면에 금속을 증착하고 열처리하여 n-패드 전극(32)을 형성한다.
즉, 상기 p-패드 전극(31) 형성과 동시에 또는 각기 상기 n-GaAs 기판(20)의 하부 전면에 E-Beam법(E-Beam Evaporator )을 이용해 n형으로 도핑된 금속을 증착하여 n-패드 전극(32)을 형성하여 본 발명을 종료하는데, 상기 n-패드 전극(32) 형성시 사용되는 금속(metal)으로는 AuGe나 Ni 또는 Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.
이렇게 이루어지는, 본 발명의 반도체 레이저 다이오드 어레이는 도 2h에 도시된 바와 같이, n-GaAs 기판(20) 상면에 n-클래드층(21), 활성층(22), 제 1 p-클래드층(23), 식각 저지층(24)이 순차적으로 형성되고, 이렇게 형성된 식각 저지층(24) 상면에 제 2 p-클래드층(25), p-캡층(26), 리지 마스크층(27)이 순차적으로 증착되고, 증착된 리지 마스크층(27)을 패터닝시켜 이를 마스크로 하여 상기 p-캡층(26)과 제 2 p-클래드층(25)을 식각시켜 리지를 형성한다.
그리고, 이 리지가 형성된 소자의 상면을 따라 상기 소자의 상면과 동일한 형상으로 제 1 전류 차단층(28)과, 제 2 전류 차단층(29)이 순차적으로 형성되고, 형성된 제 2 전류 차단층(29) 상면을 따라 포토 레지스트(30)를 도포하고 패터닝하여 소정의 채널(channel) 및 트렌치(trench) 형성 영역에 각기 형성된 PR 개구부를 통해 소정의 식각 용액을 주입하여 그 하부의 제 2 전류 차단층(29) 일부를 제거시켜 리지 마스크층(27)을 노출시키고, 상기 제 2 전류 차단층(29)부터 상기 n-클래드층(21)의 일부를 수직 방향으로 식각하여 노출시킨다.
그리고, 이렇게 노출된 리지 마스크층(27)을 제거하여 p-캡층(26)을 노출시키고, 상기 노출된 n-클래드층(21)의 일부를 제거하여 n-GaAs 기판(20)의 일부를 노출시키며, 상기 남아 있는 포토 레지스트(30)를 제거하여 노출된 소자의 상면을 따라 p-패드 전극(31)이 형성되고, 상기 n-GaAs기판(20)의 하면에 n-패드 전극(32)이 형성된다.
이상에서 상세히 설명한 바와 같이, 본 발명의 반도체 레이저 다이오드 어레이 및 그 제조 방법은, 리지가 형성된 소자 전면에 서로 다른 식각 용액으로 식각되는 제 1 전류 차단층과 제 2 전류차단층을 형성하여, 전류 주입을 위한 채널(channel) 형성 공정과 발광 영역으로 크랙(crack)이 전파되는 것을 방지하기 위한 트렌치(trench) 형성 공정을 한 번의 포토 작업으로 수행할 수 있도록 함으로써, 반도체 레이저 다이오드 어레이의 생산 시간이나 제조 비용 및 그 생산 수율을 향상시킬 수 있는 효과가 있다.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 일반적인 반도체 레이저 다이오드 어레이의 부분 단면도이고,
도 2a 내지 도 2h는 본 발명에 따른 반도체 레이저 다이오드 어레이 제조 방법을 순서대로 도시한 공정 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : n-GaAs기판 21 : n-클래드층
22 : 활성층 23 : p-클래드층
24 : 식각저지층 25 : 제 1 p-클래드층
26 : p-캡층 27 : 리지 마스크층
28 : 제 1 전류 차단층 29 : 제 2 전류 차단층
30 : 포토 레지스트 31 : p-패드 전극
32 : n-패드 전극

Claims (5)

  1. n-GaAs 기판 상면에 n-클래드층, 활성층, 제 1 p-클래드층, 식각 저지층을 순차적으로 형성하는 제 1 단계;
    상기 식각 저지층 상면에 제 2 p-클래드층, p-캡층, 리지 마스크층을 순차적으로 증착하고, 증착한 리지 마스크층을 패터닝시켜 이를 마스크로 하여 상기 p-캡층과 제 2 p-클래드층을 리지로 형성하는 제 2 단계;
    상기 리지가 형성된 소자의 상면을 따라 상기 소자의 상면과 동일한 형상으로 제 1 전류 차단층과, 제 2 전류 차단층을 순차적으로 형성하는 제 3 단계;
    상기 제 2 전류 차단층 상면을 따라 포토 레지스트를 도포하고 패터닝하여 소정의 채널(channel) 및 트렌치(trench) 형성 영역에 각기 포토 레지스트(PR) 개구부를 형성하는 제 4 단계;
    상기 포토 레지스트 개구부를 통해 소정의 식각 용액을 주입하여 그 하부의 제 2 전류 차단층 일부를 제거시켜 리지 마스크층을 노출시키고, 상기 제 2 전류 차단층부터 상기 n-클래드층의 일부를 수직 방향으로 식각하여 노출시키는 제 5 단계;
    상기 노출된 리지 마스크층을 제거하여 p-캡층을 노출시키고, 상기 노출된 n-클래드층의 일부를 제거하여 n-GaAs 기판의 일부를 노출시키는 제 6 단계;
    상기 남아 있는 포토 레지스트를 제거하여 노출된 소자의 상면을 따라 p-패드 전극을 형성하고, 상기 n-GaAs기판의 하면에 n-패드 전극을 형성하는 제 7 단계로 이루어지는, 반도체 레이저 다이오드 어레이 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 3 단계의 제 1 전류 차단층은 InGaP로 이루어지고, 상기 제 2 전류 차단층은 n-GaAs로 이루어지는 것을 특징으로 하는, 반도체 레이저 다이오드 어레이 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 전류 차단층은 상기 제 1 전류 차단층보다 두꺼운 것을 특징으로 하는, 반도체 레이저 다이오드 어레이 제조 방법.
  4. 제 1 항에 있어서, 상기 제 5 단계는;
    상기 포토 레지스트 개구부를 통해 그 하부의 제 2 전류 차단층을 식각하여 상기 리지 마스크층 상면의 제 1 전류 차단층과 상기 식각 저지층 상면 일부의 제 1 전류 차단층을 노출시키는 제 51 단계;
    상기 노출된 제 1 전류 차단층을 식각하여 상기 리지 마스크층과 상기 식각 저지층의 일부를 노출시키는 제 52 단계;
    상기 노출된 식각 저지층부터 n-클래드층의 일부까지 수직 방향으로 식각하여 n-클래드층의 일부를 노출시키는 제 53 단계로 이루어지는 것을 특징으로 하는, 반도체 레이저 다이오드 어레이 제조 방법.
  5. n-GaAs 기판 상면에 n-클래드층, 활성층, 제 1 p-클래드층, 식각 저지층을 순차적으로 형성하고;
    상기 식각 저지층 상면에 제 2 p-클래드층, p-캡층, 리지 마스크층을 순차적으로 증착하고, 증착한 리지 마스크층을 패터닝시켜 이를 마스크로 하여 상기 p-캡층과 제 2 p-클래드층을 리지로 형성하고;
    상기 리지가 형성된 소자의 상면을 따라 상기 소자의 상면과 동일한 형상으로 제 1 전류 차단층과, 제 2 전류 차단층을 순차적으로 형성하고;
    상기 제 2 전류 차단층 상면을 따라 포토 레지스트를 도포하고 패터닝하여 소정의 채널(channel) 및 트렌치(trench) 형성 영역에 각기 PR 개구부를 형성하고;
    상기 PR 개구부를 통해 소정의 식각 용액을 주입하여 그 하부의 제 2 전류 차단층 일부를 제거시켜 리지 마스크층을 노출시키고, 상기 제 2 전류 차단층부터 상기 n-클래드층의 일부를 수직 방향으로 식각하여 노출시키며;
    상기 노출된 리지 마스크층을 제거하여 p-캡층을 노출시키고, 상기 노출된 n-클래드층의 일부를 제거하여 n-GaAs 기판의 일부를 노출시키며;
    상기 남아 있는 포토 레지스트를 제거하여 노출된 소자의 상면을 따라 p-패드 전극을 형성하고, 상기 n-GaAs기판의 하면에 n-패드 전극을 형성하여 이루어지는 반도체 레이저 다이오드 어레이.
KR10-2003-0009884A 2003-02-17 2003-02-17 반도체 레이저 다이오드 어레이 및 그 제조 방법 KR100489479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0009884A KR100489479B1 (ko) 2003-02-17 2003-02-17 반도체 레이저 다이오드 어레이 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0009884A KR100489479B1 (ko) 2003-02-17 2003-02-17 반도체 레이저 다이오드 어레이 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040074327A KR20040074327A (ko) 2004-08-25
KR100489479B1 true KR100489479B1 (ko) 2005-05-17

Family

ID=37361074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0009884A KR100489479B1 (ko) 2003-02-17 2003-02-17 반도체 레이저 다이오드 어레이 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100489479B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754698B1 (ko) 2006-01-02 2007-09-03 삼성전자주식회사 2차 고조파 광을 생성하기 위한 레이저 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042131A (ja) * 2006-08-10 2008-02-21 Opnext Japan Inc 半導体光素子およびその製造方法
DE102008058436B4 (de) * 2008-11-21 2019-03-07 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaserchip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754698B1 (ko) 2006-01-02 2007-09-03 삼성전자주식회사 2차 고조파 광을 생성하기 위한 레이저 장치

Also Published As

Publication number Publication date
KR20040074327A (ko) 2004-08-25

Similar Documents

Publication Publication Date Title
EP1573870B1 (en) Methods of forming semiconductor devices including mesa structures and multiple passivation layers and related devices
US10103517B2 (en) High reliability etched-facet photonic devices
US5242839A (en) Method of manufacturing an integrated photoelectric receiving device
JP2000307184A (ja) 半導体素子の製造方法
KR100768535B1 (ko) 광소자
KR100489479B1 (ko) 반도체 레이저 다이오드 어레이 및 그 제조 방법
US5441912A (en) Method of manufacturing a laser diode
KR100590565B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
EP0470258B1 (en) Method of producing a mesa embedded type optical semiconductor device
USRE45084E1 (en) Method of fabricating optical device using multiple sacrificial spacer layers
KR100489478B1 (ko) 반도체 레이저 다이오드 어레이 제조 방법
JP2000340838A (ja) 光半導体素子とその製造方法
KR101028262B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JP2005197695A (ja) 半導体レーザー装置及びその製造方法
KR100647293B1 (ko) 굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법
US5543355A (en) Method for manufacturing semiconductor laser device having current blocking layers
KR100520704B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JP2000101186A (ja) 半導体光素子およびその製造方法
JP2003324249A (ja) 面発光型半導体レーザ及びその製造方法
KR100239498B1 (ko) 반도체 레이저 다이오드 제조방법
JP2006339487A (ja) 光素子の製造方法およびパターニング方法
JPH06120615A (ja) 半導体レーザ素子の製造方法
JPH09214026A (ja) 光半導体装置とその製造方法
JPH09281353A (ja) 埋め込み型光半導体装置およびその製造方法
JP2004303897A (ja) 半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170424

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee