JP2004303897A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法 Download PDFInfo
- Publication number
- JP2004303897A JP2004303897A JP2003094043A JP2003094043A JP2004303897A JP 2004303897 A JP2004303897 A JP 2004303897A JP 2003094043 A JP2003094043 A JP 2003094043A JP 2003094043 A JP2003094043 A JP 2003094043A JP 2004303897 A JP2004303897 A JP 2004303897A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- conductivity type
- ridge
- ridge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】選択成長が不要で、生産性を向上させる半導体レーザ素子の製造方法を提供する。
【解決手段】GaAs基板1の(100)面上にクラッド層3、活性層4、クラッド層5、クラッド層7、コンタクト層8を順次積層し、次に、コンタクト層8上にリッジ部10を形成し、コンタクト層8上にリッジ部10を挟持する一対の電流ブロック層11、11及びリッジ部10上に上積み層13を積層した後、引き続いて、上積み層14を積層した後、一対の電流ブロック層11、11上にはコンタクト層12を形成して、リッジ部10上には上積み層13、14からなる三角部15を形成し、上積み層13と共に上積み層14を選択除去して、コンタクト層12を露出させる。
【選択図】 図1
【解決手段】GaAs基板1の(100)面上にクラッド層3、活性層4、クラッド層5、クラッド層7、コンタクト層8を順次積層し、次に、コンタクト層8上にリッジ部10を形成し、コンタクト層8上にリッジ部10を挟持する一対の電流ブロック層11、11及びリッジ部10上に上積み層13を積層した後、引き続いて、上積み層14を積層した後、一対の電流ブロック層11、11上にはコンタクト層12を形成して、リッジ部10上には上積み層13、14からなる三角部15を形成し、上積み層13と共に上積み層14を選択除去して、コンタクト層12を露出させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、電流ブロック層を有する内部狭窄型の半導体レーザ素子の製造方法に関する。
【0002】
【従来の技術】
従来の半導体レーザ素子について図5を用いて説明する。
図5は、従来の半導体レ−ザ素子を示す断面図である。
図5に示すように、従来の半導体レーザ素子19は、n型GaAs基板1の(100)面上に1×1018cm−3のSi(シリコン)をドーピングしたn型GaAsバッファ層2と、1×1018cm−3のSiをドーピングしたn型Al0.5Ga0.5Asクラッド層3と、ノンドープMQW活性層4(以下、単に活性層4という)と、5×1017cm−3のZn(亜鉛)をドーピングした第1のp型Al0.5Ga0.5Asクラッド層5と、1×1018cm−3のZnをドーピングしたp型Al0.7Ga0.3Asエッチング停止層6と、が順次積層されている。
【0003】
ここでは、活性層4は、ノンドープAl0.1Ga0.9As井戸層4AとノンドープAl0.3Ga0.7As障壁層4Bを交互に積層して構成されている。そして、n型Al0.5Ga0.5Asクラッド層3と、活性層4と、第1のp型Al0.5Ga0.5Asクラッド層5とでダブルへテロ構造を形成している。
更に、p型Al0.7Ga0.3Asエッチング停止層6上には、1×1018cm−3のZnをドーピングした第2のp型Al0.5Ga0.5Asクラッド層7と、2×1018cm−3のZnをドーピングしたp型GaAsキャップ層20と、が順次積層されてなるリッジ部21が形成されている。このリッジ部21は、上辺の長さが下辺の長さよりも短い台形形状である。
【0004】
更にまた、p型Al0.7Ga0.3Asエッチング停止層6上には、リッジ部21を挟持する1×1018cm−3のSiをドーピングした一対のn型Al0.7Ga0.3As電流ブロック層22、22と、リッジ部21上及び一対のn型n型Al0.7Ga0.3As電流ブロック層22、22上に形成された2×1018cm−3のZnをドーピングしたp型GaAsコンタクト層23と、が順次積層されている。
【0005】
p型GaAsコンタクト層23上にはAu系のp型オーミック電極16が形成され、積層方向と反対側のn型GaAs基板1にはAu系のn型オーミック電極17が形成されている。
なお、p型Al0.7Ga0.3Asエッチング停止層6は、エッチングを停止して、一定形状のリッジ部21を得るために設けられたものである。
【0006】
次に、この従来の半導体レーザ素子19の動作について説明する。
p型オ−ミック電極16側からn型オ−ミック電極17側に向かって順方向電流を注入すると、この電流は、p型オ−ミック電極16→p型GaAsコンタクト層23→一対のn型n型Al0.7Ga0.3As電流ブロック層22、22で狭窄されたリッジ部21→p型Al0.7Ga0.3Asエッチング停止層6→第1のp型Al0.5Ga0.5Asクラッド層5→活性層4→n型Al0.5Ga0.5Asクラッド層3→n型GaAsバッファ層2→n型GaAs基板1→n型オ−ミック電極17の順で流れ、発振しきい値以上になるとリッジ部21の下部に対応した部位の活性層4でレ−ザ発振して、活性層4からレーザ光が出射する。
【0007】
この半導体レーザ素子19は、選択成長技術を用いて以下のように作製される。
1回目の結晶成長を行って、n型GaAs基板1の(100)面上にn型GaAsバッファ層2〜p型GaAsキャップ層20までを順次積層した後、p型GaAsキャップ層20上にストライプ状のフォトレジストマスクパターンを形成し、このフォトレジストマスクパターンで覆われた以外をp型GaAsキャップ層20〜p型Al0.7Ga0.3Asエッチング停止層6に達するまでエッチングして、リッジ部21を形成する。
【0008】
次に、フォトレジストマスクパターンを除去後、リッジ部21上にSiO2等の絶縁マスクを形成し、2回目の結晶成長を行って、このリッジ部21及びp型Al0.7Ga0.3Asエッチング停止層6上にリッジ部21の両側面を挟持する一対のn型Al0.7Ga0.3As電流ブロック層22、22を形成する。この際、絶縁マスク上には結晶成長されない。これがいわゆる選択成長といわれるものである。
【0009】
次に、前記絶縁マスクを除去した後、3回目の結晶成長を行って、リッジ部21及び一対のn型Al0.7Ga0.3As電流ブロック層22、22上にp型GaAsコンタクト層23を形成する。
この後、p型GaAsコンタクト層23上にAu系のp型オーミック電極16を形成し、積層方向と反対側のn型GaAs基板2にAu系のn型オーミック電極17を形成して半導体レーザ素子19を作製する。
【0010】
このような半導体レーザ素子19は、リッジストライプ型のSBR(Selectively buried ridge waveguid)レ−ザとして知られており、一対のn型n型Al0.7Ga0.3As電流ブロック層22、22をレーザ発振波長に対して透明な材料で構成することにより損失を抑え、高出力化に対応できるようにされたものである。この種の半導体レーザ素子は、非特許文献1等にも開示されている。
【0011】
【非特許文献1】
第57回応用物理学会学術講演会/講演予稿集No.3/p921/7a−KH−7
【0012】
【発明が解決しようとする課題】
しかしながら、2回目の結晶成長を行って、リッジ部21の両側面に一対のn型Al0.7Ga0.3As電流ブロック層22、22を形成する際には、前記絶縁マスク上への結晶成長は阻害されるものの、前記絶縁マスク上に非晶質の析出することがあった。この非晶質が多少であっても絶縁マスク上に発生する場合には、これを取り除くための新たな工程が必要となり、製造工程が不安定かつ複雑にならざるを得ないという問題があった。このため、生産性が悪かった。
【0013】
そこで、本発明は、上記のような問題点を解消するためになされたもので、選択成長が不要で、生産性を向上させる半導体レーザ素子の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明における第1の発明は、1回目の結晶成長により、第1導電型GaAs基板の(100)面上に第1導電型クラッド層、活性層、第1の第2導電型クラッド層、第2の第2導電型クラッド層、第1の第2導電型コンタクト層を順次積層する工程と、前記第1の第2導電型コンタクト層上にフォトレジストパターンを形成し、前記フォトレジストパターンに覆われた以外の前記第1の第2導電型コンタクト層から前記第2の第2導電型クラッド層の途中までエッチングしてリッジ部を形成する工程と、前記フォトレジストパターンを除去後、2回目の結晶成長により、前記第1の第2導電型コンタクト層上に前記リッジ部を挟持し、かつ前記リッジ部の厚さよりも薄い一対の第1導電型の電流ブロック層及び前記リッジ部上に第1導電型の第1の上積み層を積層した後、引き続いて、導電型を特定しない第2の上積み層を積層し、前記一対の第1導電型の電流ブロック層上にはコンタクト層を形成し、前記リッジ部上には前記第1及び第2の上積み層の両側面に生じる(111)B面と前記リッジ部上面とで囲まれる三角部を形成する工程と、前記第1の上積み層を選択的にエッチングする選択エッチング液を用いて、前記第1の上積み層と共に前記第2の上積み層を除去して、前記リッジ部の前記第1の第2導電型コンタクト層を露出させる工程と、からなることを特徴とする半導体レーザ素子の製造方法を提供する。
第2の発明は、前記リッジ部の上面の幅をw、その高さをh、前記第1の導電型コンタクト層の厚さをt1、前記第1の上積み層の厚さをt2、前記第2の上積み層の厚さをt3、前記リッジ部の上面と前記三角部の傾斜面とのなす角をθtとするとき、
h≧w/2tan(θt)、但し、θt=55°
かつ
h−t1<t2+t3<h
の関係を満たすことを特徴とする請求項1記載の半導体レーザ素子の製造方法を提供する。
【0015】
【発明の実施の形態】
本発明の実施形態における半導体レーザ素子の製造方法について図1乃至図4を用いて説明する。
従来技術と同一構成には同一符号を付し、その説明を省略する。
図1は、本発明の実施形態における半導体レーザ素子の製造方法の(1回目成長工程)を示す断面図である。図2は、本発明の実施形態における半導体レーザ素子の製造方法の(リッジ部形成工程)を示す断面図である。図3は、本発明の実施形態における半導体レーザ素子の製造方法の(2回目成長工程)を示す断面図である。図4は、本発明の実施形態における半導体レーザ素子の製造方法の(素子完成工程)を示す断面図である。
【0016】
(1回目成長工程)
以下の結晶成長で用いられるIII族材料は、全てメチル系のものであり、結晶成長は、有機金属気相成長(MOCVD)法である。
図1に示すように、MOCVD法により、1回目のn型GaAs基板1の(100)面上に、1×1018cm−3のSi(シリコン)をドーピングしたn型GaAsバッファ層2と、1×1018cm−3のSiをドーピングしたn型Al0.5Ga0.5Asクラッド層3と、ノンドープMQW活性層4と、5×1017cm−3のZn(亜鉛)をドーピングした第1のp型Al0.5Ga0.5Asクラッド層5と、2×1018cm−3のZnをドーピングしたp型Al0.7Ga0.3Asエッチング停止層6と、第2のp型Al0.5Ga0.5Asクラッド層7と、2×1019cm−3のZnをドーピングした第1のp型GaAsコンタクト層8と、を順次積層する。活性層4は、ノンドープAl0.1Ga0.9As井戸層4AとノンドープAl0.3Ga0.7As障壁層4Bを交互に積層して形成されている。
【0017】
(リッジ部形成工程)
次に、図2に示すように、フォトリソグラフィ法を用いて、第1のp型GaAsコンタクト層8上にストライプ状のフォトレジストパタ−ン9を形成する。この後、第1のp型GaAsコンタクト層8からp型Al0.7Ga0.3Asエッチング停止層6に至る直前までRIE(反応性イオンエッチング)法等のドライエッチングプロセスにより行った後、続いて、選択エッチング液を用いた化学的エッチング処理を軽く行い、p型Al0.7Ga0.3Asエッチング停止層6に至るまで除去して、n型GaAs基板1表面に垂直な側壁をもつ第2のp型Al0.5Ga0.5Asクラッド層7と第1のp型GaAsコンタクト層8とからなるストライプ状のリッジ部10を形成する。
【0018】
(2回目成長工程)
図3に示すように、フォトレジストパターン9を除去後、MOCVD法により2回目の結晶成長を行って、リッジ部10上及びp型Al0.7Ga0.3Asエッチング停止層6上に、1×1018cm−3のSiドーピングされたn型Al0.7Ga0.3Asと2×1019cm−3のZnドーピングされたp型GaAsとを順次積層する。
【0019】
こうして、p型Al0.7Ga0.3Asエッチング停止層6上にあって、かつ、リッジ部10の両側面を挟持する一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12とが順次形成される。この際、一対のn型Al0.7Ga0.3As電流ブロック層11、11の厚さは、リッジ部10よりも薄くする。
一方、リッジ部10上には、一対のn型Al0.7Ga0.3As電流ブロック層11、11と同じ組成のn型Al0.7Ga0.3As上積み層13と第2のp型GaAsコンタクト層12と同じ組成のp型GaAs上積み層14とが順次積層される。このn型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14全体で三角部15を構成する。
【0020】
ここで、リッジ部10上に形成されたn型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14とで三角部15が形成される理由について説明する。リッジ部10上での成長結晶では、リッジ部10の両側面に連結して形成される結晶面として(111)B面が現れる。
【0021】
(111)B面のエピタキシャル成長速度が(100)面等の成長速度に比べ著しく小さいため、上記のようにひとたび(111)B面が発生すると、この面に対しては結晶成長がほぼ停止し、リッジ部11上での結晶成長は(100)面上でのみ進行する。従って、最終的には(111)B面からなる側壁が閉じたところでリッジ部10上での結晶成長自体もほとんど停止する。この結果、リッジ部10上に順次積層されたn型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14の断面形状は、三角形となり、三角部15が形成されるのである。三角部15の傾斜面15aがリッジ部10のn型Al0.7Ga0.3As上積み層13表面となす角をθtとするとき、θt≒55°である。
【0022】
n型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14との合計の厚さ(t2+t3)が、(111)B面からなる側壁が閉じるのに不足する場合は、断面形状は台形となる。
【0023】
次に、p型Al0.7Ga0.3Asエッチング停止層6上にあって、リッジ部10の両側面に形成される一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12が矩形状に形成される理由について説明する。
リッジ部10の両側面は、(01−1)面であり、(100)面に比較して成長速度が非常に遅い。即ち、p型Al0.7Ga0.3Asエッチング停止層6上に積層される成長量よりもリッジ部10の両側面に積層される成長量は、少ないため、p型Al0.7Ga0.3Asエッチング停止層6上に垂直上方に一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12が積層されることにより矩形状となるのである。
【0024】
更に、リッジ部10の幅をw、高さをh、第1のp型GaAsコンタクト層8の高さをt1、一対のn型Al0.7Ga0.3As電流ブロック層11、11の高さをt2、第2のp型GaAsコンタクト層12の高さをt3とするとき、これらの間には、以下の関係を有するようにする。
h≧(w/2)tan(θt)、ただし、θt≒55°
かつ
h−t1<t2+t3<h
【0025】
このようにすると、第1のp型GaAsコンタクト層8とp型GaAs上積み層14との両者の少なくとも一部の高さが揃うため、リッジ部10に含まれる第2のp型Al0.5Ga0.5Asクラッド層7の上部は、第1のp型GaAsコンタクト層8とp型GaAs上積み層14によって覆われ、かつリッジ部10上に積層されたn型Al0.7Ga0.3As上積み層13は、少なくとも(111)B面として形成された側壁が露出することになる。
【0026】
ここで、第2のp型Al0.5Ga0.5Asクラッド層7とリッジ部10の両側面に形成された第2のp型GaAsコンタクト層12との間には、成長条件によっては、リッジ部10の両側面の(01−1)面における成長速度が僅かに生じることによりAl0.5Ga0.5Asの層が介在する場合がある。しかしながら、これらAl0.5Ga0.5Asの層は非常に薄いため、次の工程のエッチングでは、この部分のエッチングの進行は非常に遅くなるので、現実上は問題になることはない。
【0027】
(素子完成工程)
次に、図4に示すように、AlGaAsを選択的にエッチングする選択エッチング液、例えばフッ酸系エッチング液を用いて、リッジ部10上に積層されたp型GaAs上積み層14をn型Al0.7Ga0.3As上積み層13と共に除去する。
このように、n型Al0.7Ga0.3As上積み層13上にGaAsからなるp型GaAs上積み層14があっても、下部のAlGaAs層をエッチング除去することによって、上部のGaAsも同時に除去されるので問題はない。
【0028】
また、t2>(w/2)tan(θt)、但しθt≒55゜である場合は、リッジ部10上に積層された層は、全てn型Al0.7Ga0.3As上積み層13となるため、一層容易に除去される。
こうして、リッジ部10の上面に第1のp型GaAsコンタクト層8が露出した後は、この第1のp型GaAsコンタクト層8および第2のp型GaAsコンタクト層12上にパターン化されたAu系のpオ−ミック電極16を形成する。
更に、積層方向と反対側のn型GaAs基板2面を研磨して全体の厚さを100μm程度にした後、Au系のn型オ−ミック電極17を形成する。
こうして、半導体レーザ素子18を作製する。
【0029】
以上のように、本発明の実施形態によれば、p型Al0.7Ga0.3Asエッチング停止層6上にリッジ部10を形成した後、2回目の結晶成長により、Al0.7Ga0.3As、p型GaAsを順次積層して、p型Al0.7Ga0.3Asエッチング停止層6上にあって、リッジ部10の両側面を挟持した一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12を形成すると共にリッジ部10上に一対のn型Al0.7Ga0.3As電流ブロック層11、11と同一組成のn型Al0.7Ga0.3As上積み層13と第2のp型GaAsコンタクト層12と同一組成のp型GaAs上積み層14とを順次積層し、次に、AlGaAsを選択的にエッチングする選択エッチング液を用いてリッジ部10に形成されたp型GaAs上積み層14をn型Al0.7Ga0.3As上積み層13と共に除去して行うので、選択成長を行う不要となり、しかも2回の結晶成長で作製できるため、半導体レーザ素子18の生産性を向上させることができる。
【0030】
なお、本発明の実施形態では、p型Al0.7Ga0.3Asエッチング停止層6を形成した場合について説明したが、これを用いなくてもエッチング制御ができる場合には、形成しなくても良い。この場合、(リッジ部形成工程)において、第2のp型Al0.5Ga0.5Asクラッド層7の途中でエッチングを行って、リッジ部10を形成する。
また、第2のp型GaAsコンタクト層12及びこれと同じ組成のp型GaAs上積み層14は、導電型を指定しない層としても良い。
更にまた、波長が780nm帯のAlGaAs系の半導体レーザ素子について説明したが、化合物半導体材料は所望の波長に応じて適宜選べばよい。例えば、波長が650nm帯のInGaAlP系の半導体レーザでも良い。
【0031】
【発明の効果】
本発明によれば、選択成長が不要となり、しかも2回の結晶成長で作製できるため、半導体レーザ素子の生産性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態における半導体レーザ素子の製造方法の(1回目成長工程)を示す断面図である。
【図2】本発明の実施形態における半導体レーザ素子の製造方法の(リッジ部形成工程)を示す断面図である。
【図3】本発明の実施形態における半導体レーザ素子の製造方法の(2回目成長工程)を示す断面図である。
【図4】本発明の実施形態における半導体レーザ素子の製造方法の(素子完成工程)を示す断面図である。
【図5】従来の半導体レ−ザ素子を示す断面図である。
【符号の説明】
1…n型GaAs基板、2・・・n型GaAsバッファ層、3…n型Al0.5Ga0.5Asクラッド層、4・・・活性層、5・・・第1のp型Al0.5Ga0.5Asクラッド層、6・・・p型Al0.7Ga0.3Asエッチング停止層、7・・・第2のp型Al0.5Ga0.5Asクラッド層、8・・・第1のp型GaAsコンタクト層、9・・・フォトレジストパタ−ン、10・・・リッジ部、11・・・n型Al0.7Ga0.3As電流ブロック層、12・・・第2のp型GaAsコンタクト層、13・・・n型Al0.7Ga0.3As上積み層、14・・・p型GaAs上積み層、15・・・三角部、15a・・・傾斜面、16・・・p型オーミック電極、17・・・n型オーミック電極、18…半導体レーザ素子
【発明の属する技術分野】
本発明は、電流ブロック層を有する内部狭窄型の半導体レーザ素子の製造方法に関する。
【0002】
【従来の技術】
従来の半導体レーザ素子について図5を用いて説明する。
図5は、従来の半導体レ−ザ素子を示す断面図である。
図5に示すように、従来の半導体レーザ素子19は、n型GaAs基板1の(100)面上に1×1018cm−3のSi(シリコン)をドーピングしたn型GaAsバッファ層2と、1×1018cm−3のSiをドーピングしたn型Al0.5Ga0.5Asクラッド層3と、ノンドープMQW活性層4(以下、単に活性層4という)と、5×1017cm−3のZn(亜鉛)をドーピングした第1のp型Al0.5Ga0.5Asクラッド層5と、1×1018cm−3のZnをドーピングしたp型Al0.7Ga0.3Asエッチング停止層6と、が順次積層されている。
【0003】
ここでは、活性層4は、ノンドープAl0.1Ga0.9As井戸層4AとノンドープAl0.3Ga0.7As障壁層4Bを交互に積層して構成されている。そして、n型Al0.5Ga0.5Asクラッド層3と、活性層4と、第1のp型Al0.5Ga0.5Asクラッド層5とでダブルへテロ構造を形成している。
更に、p型Al0.7Ga0.3Asエッチング停止層6上には、1×1018cm−3のZnをドーピングした第2のp型Al0.5Ga0.5Asクラッド層7と、2×1018cm−3のZnをドーピングしたp型GaAsキャップ層20と、が順次積層されてなるリッジ部21が形成されている。このリッジ部21は、上辺の長さが下辺の長さよりも短い台形形状である。
【0004】
更にまた、p型Al0.7Ga0.3Asエッチング停止層6上には、リッジ部21を挟持する1×1018cm−3のSiをドーピングした一対のn型Al0.7Ga0.3As電流ブロック層22、22と、リッジ部21上及び一対のn型n型Al0.7Ga0.3As電流ブロック層22、22上に形成された2×1018cm−3のZnをドーピングしたp型GaAsコンタクト層23と、が順次積層されている。
【0005】
p型GaAsコンタクト層23上にはAu系のp型オーミック電極16が形成され、積層方向と反対側のn型GaAs基板1にはAu系のn型オーミック電極17が形成されている。
なお、p型Al0.7Ga0.3Asエッチング停止層6は、エッチングを停止して、一定形状のリッジ部21を得るために設けられたものである。
【0006】
次に、この従来の半導体レーザ素子19の動作について説明する。
p型オ−ミック電極16側からn型オ−ミック電極17側に向かって順方向電流を注入すると、この電流は、p型オ−ミック電極16→p型GaAsコンタクト層23→一対のn型n型Al0.7Ga0.3As電流ブロック層22、22で狭窄されたリッジ部21→p型Al0.7Ga0.3Asエッチング停止層6→第1のp型Al0.5Ga0.5Asクラッド層5→活性層4→n型Al0.5Ga0.5Asクラッド層3→n型GaAsバッファ層2→n型GaAs基板1→n型オ−ミック電極17の順で流れ、発振しきい値以上になるとリッジ部21の下部に対応した部位の活性層4でレ−ザ発振して、活性層4からレーザ光が出射する。
【0007】
この半導体レーザ素子19は、選択成長技術を用いて以下のように作製される。
1回目の結晶成長を行って、n型GaAs基板1の(100)面上にn型GaAsバッファ層2〜p型GaAsキャップ層20までを順次積層した後、p型GaAsキャップ層20上にストライプ状のフォトレジストマスクパターンを形成し、このフォトレジストマスクパターンで覆われた以外をp型GaAsキャップ層20〜p型Al0.7Ga0.3Asエッチング停止層6に達するまでエッチングして、リッジ部21を形成する。
【0008】
次に、フォトレジストマスクパターンを除去後、リッジ部21上にSiO2等の絶縁マスクを形成し、2回目の結晶成長を行って、このリッジ部21及びp型Al0.7Ga0.3Asエッチング停止層6上にリッジ部21の両側面を挟持する一対のn型Al0.7Ga0.3As電流ブロック層22、22を形成する。この際、絶縁マスク上には結晶成長されない。これがいわゆる選択成長といわれるものである。
【0009】
次に、前記絶縁マスクを除去した後、3回目の結晶成長を行って、リッジ部21及び一対のn型Al0.7Ga0.3As電流ブロック層22、22上にp型GaAsコンタクト層23を形成する。
この後、p型GaAsコンタクト層23上にAu系のp型オーミック電極16を形成し、積層方向と反対側のn型GaAs基板2にAu系のn型オーミック電極17を形成して半導体レーザ素子19を作製する。
【0010】
このような半導体レーザ素子19は、リッジストライプ型のSBR(Selectively buried ridge waveguid)レ−ザとして知られており、一対のn型n型Al0.7Ga0.3As電流ブロック層22、22をレーザ発振波長に対して透明な材料で構成することにより損失を抑え、高出力化に対応できるようにされたものである。この種の半導体レーザ素子は、非特許文献1等にも開示されている。
【0011】
【非特許文献1】
第57回応用物理学会学術講演会/講演予稿集No.3/p921/7a−KH−7
【0012】
【発明が解決しようとする課題】
しかしながら、2回目の結晶成長を行って、リッジ部21の両側面に一対のn型Al0.7Ga0.3As電流ブロック層22、22を形成する際には、前記絶縁マスク上への結晶成長は阻害されるものの、前記絶縁マスク上に非晶質の析出することがあった。この非晶質が多少であっても絶縁マスク上に発生する場合には、これを取り除くための新たな工程が必要となり、製造工程が不安定かつ複雑にならざるを得ないという問題があった。このため、生産性が悪かった。
【0013】
そこで、本発明は、上記のような問題点を解消するためになされたもので、選択成長が不要で、生産性を向上させる半導体レーザ素子の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明における第1の発明は、1回目の結晶成長により、第1導電型GaAs基板の(100)面上に第1導電型クラッド層、活性層、第1の第2導電型クラッド層、第2の第2導電型クラッド層、第1の第2導電型コンタクト層を順次積層する工程と、前記第1の第2導電型コンタクト層上にフォトレジストパターンを形成し、前記フォトレジストパターンに覆われた以外の前記第1の第2導電型コンタクト層から前記第2の第2導電型クラッド層の途中までエッチングしてリッジ部を形成する工程と、前記フォトレジストパターンを除去後、2回目の結晶成長により、前記第1の第2導電型コンタクト層上に前記リッジ部を挟持し、かつ前記リッジ部の厚さよりも薄い一対の第1導電型の電流ブロック層及び前記リッジ部上に第1導電型の第1の上積み層を積層した後、引き続いて、導電型を特定しない第2の上積み層を積層し、前記一対の第1導電型の電流ブロック層上にはコンタクト層を形成し、前記リッジ部上には前記第1及び第2の上積み層の両側面に生じる(111)B面と前記リッジ部上面とで囲まれる三角部を形成する工程と、前記第1の上積み層を選択的にエッチングする選択エッチング液を用いて、前記第1の上積み層と共に前記第2の上積み層を除去して、前記リッジ部の前記第1の第2導電型コンタクト層を露出させる工程と、からなることを特徴とする半導体レーザ素子の製造方法を提供する。
第2の発明は、前記リッジ部の上面の幅をw、その高さをh、前記第1の導電型コンタクト層の厚さをt1、前記第1の上積み層の厚さをt2、前記第2の上積み層の厚さをt3、前記リッジ部の上面と前記三角部の傾斜面とのなす角をθtとするとき、
h≧w/2tan(θt)、但し、θt=55°
かつ
h−t1<t2+t3<h
の関係を満たすことを特徴とする請求項1記載の半導体レーザ素子の製造方法を提供する。
【0015】
【発明の実施の形態】
本発明の実施形態における半導体レーザ素子の製造方法について図1乃至図4を用いて説明する。
従来技術と同一構成には同一符号を付し、その説明を省略する。
図1は、本発明の実施形態における半導体レーザ素子の製造方法の(1回目成長工程)を示す断面図である。図2は、本発明の実施形態における半導体レーザ素子の製造方法の(リッジ部形成工程)を示す断面図である。図3は、本発明の実施形態における半導体レーザ素子の製造方法の(2回目成長工程)を示す断面図である。図4は、本発明の実施形態における半導体レーザ素子の製造方法の(素子完成工程)を示す断面図である。
【0016】
(1回目成長工程)
以下の結晶成長で用いられるIII族材料は、全てメチル系のものであり、結晶成長は、有機金属気相成長(MOCVD)法である。
図1に示すように、MOCVD法により、1回目のn型GaAs基板1の(100)面上に、1×1018cm−3のSi(シリコン)をドーピングしたn型GaAsバッファ層2と、1×1018cm−3のSiをドーピングしたn型Al0.5Ga0.5Asクラッド層3と、ノンドープMQW活性層4と、5×1017cm−3のZn(亜鉛)をドーピングした第1のp型Al0.5Ga0.5Asクラッド層5と、2×1018cm−3のZnをドーピングしたp型Al0.7Ga0.3Asエッチング停止層6と、第2のp型Al0.5Ga0.5Asクラッド層7と、2×1019cm−3のZnをドーピングした第1のp型GaAsコンタクト層8と、を順次積層する。活性層4は、ノンドープAl0.1Ga0.9As井戸層4AとノンドープAl0.3Ga0.7As障壁層4Bを交互に積層して形成されている。
【0017】
(リッジ部形成工程)
次に、図2に示すように、フォトリソグラフィ法を用いて、第1のp型GaAsコンタクト層8上にストライプ状のフォトレジストパタ−ン9を形成する。この後、第1のp型GaAsコンタクト層8からp型Al0.7Ga0.3Asエッチング停止層6に至る直前までRIE(反応性イオンエッチング)法等のドライエッチングプロセスにより行った後、続いて、選択エッチング液を用いた化学的エッチング処理を軽く行い、p型Al0.7Ga0.3Asエッチング停止層6に至るまで除去して、n型GaAs基板1表面に垂直な側壁をもつ第2のp型Al0.5Ga0.5Asクラッド層7と第1のp型GaAsコンタクト層8とからなるストライプ状のリッジ部10を形成する。
【0018】
(2回目成長工程)
図3に示すように、フォトレジストパターン9を除去後、MOCVD法により2回目の結晶成長を行って、リッジ部10上及びp型Al0.7Ga0.3Asエッチング停止層6上に、1×1018cm−3のSiドーピングされたn型Al0.7Ga0.3Asと2×1019cm−3のZnドーピングされたp型GaAsとを順次積層する。
【0019】
こうして、p型Al0.7Ga0.3Asエッチング停止層6上にあって、かつ、リッジ部10の両側面を挟持する一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12とが順次形成される。この際、一対のn型Al0.7Ga0.3As電流ブロック層11、11の厚さは、リッジ部10よりも薄くする。
一方、リッジ部10上には、一対のn型Al0.7Ga0.3As電流ブロック層11、11と同じ組成のn型Al0.7Ga0.3As上積み層13と第2のp型GaAsコンタクト層12と同じ組成のp型GaAs上積み層14とが順次積層される。このn型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14全体で三角部15を構成する。
【0020】
ここで、リッジ部10上に形成されたn型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14とで三角部15が形成される理由について説明する。リッジ部10上での成長結晶では、リッジ部10の両側面に連結して形成される結晶面として(111)B面が現れる。
【0021】
(111)B面のエピタキシャル成長速度が(100)面等の成長速度に比べ著しく小さいため、上記のようにひとたび(111)B面が発生すると、この面に対しては結晶成長がほぼ停止し、リッジ部11上での結晶成長は(100)面上でのみ進行する。従って、最終的には(111)B面からなる側壁が閉じたところでリッジ部10上での結晶成長自体もほとんど停止する。この結果、リッジ部10上に順次積層されたn型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14の断面形状は、三角形となり、三角部15が形成されるのである。三角部15の傾斜面15aがリッジ部10のn型Al0.7Ga0.3As上積み層13表面となす角をθtとするとき、θt≒55°である。
【0022】
n型Al0.7Ga0.3As上積み層13とp型GaAs上積み層14との合計の厚さ(t2+t3)が、(111)B面からなる側壁が閉じるのに不足する場合は、断面形状は台形となる。
【0023】
次に、p型Al0.7Ga0.3Asエッチング停止層6上にあって、リッジ部10の両側面に形成される一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12が矩形状に形成される理由について説明する。
リッジ部10の両側面は、(01−1)面であり、(100)面に比較して成長速度が非常に遅い。即ち、p型Al0.7Ga0.3Asエッチング停止層6上に積層される成長量よりもリッジ部10の両側面に積層される成長量は、少ないため、p型Al0.7Ga0.3Asエッチング停止層6上に垂直上方に一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12が積層されることにより矩形状となるのである。
【0024】
更に、リッジ部10の幅をw、高さをh、第1のp型GaAsコンタクト層8の高さをt1、一対のn型Al0.7Ga0.3As電流ブロック層11、11の高さをt2、第2のp型GaAsコンタクト層12の高さをt3とするとき、これらの間には、以下の関係を有するようにする。
h≧(w/2)tan(θt)、ただし、θt≒55°
かつ
h−t1<t2+t3<h
【0025】
このようにすると、第1のp型GaAsコンタクト層8とp型GaAs上積み層14との両者の少なくとも一部の高さが揃うため、リッジ部10に含まれる第2のp型Al0.5Ga0.5Asクラッド層7の上部は、第1のp型GaAsコンタクト層8とp型GaAs上積み層14によって覆われ、かつリッジ部10上に積層されたn型Al0.7Ga0.3As上積み層13は、少なくとも(111)B面として形成された側壁が露出することになる。
【0026】
ここで、第2のp型Al0.5Ga0.5Asクラッド層7とリッジ部10の両側面に形成された第2のp型GaAsコンタクト層12との間には、成長条件によっては、リッジ部10の両側面の(01−1)面における成長速度が僅かに生じることによりAl0.5Ga0.5Asの層が介在する場合がある。しかしながら、これらAl0.5Ga0.5Asの層は非常に薄いため、次の工程のエッチングでは、この部分のエッチングの進行は非常に遅くなるので、現実上は問題になることはない。
【0027】
(素子完成工程)
次に、図4に示すように、AlGaAsを選択的にエッチングする選択エッチング液、例えばフッ酸系エッチング液を用いて、リッジ部10上に積層されたp型GaAs上積み層14をn型Al0.7Ga0.3As上積み層13と共に除去する。
このように、n型Al0.7Ga0.3As上積み層13上にGaAsからなるp型GaAs上積み層14があっても、下部のAlGaAs層をエッチング除去することによって、上部のGaAsも同時に除去されるので問題はない。
【0028】
また、t2>(w/2)tan(θt)、但しθt≒55゜である場合は、リッジ部10上に積層された層は、全てn型Al0.7Ga0.3As上積み層13となるため、一層容易に除去される。
こうして、リッジ部10の上面に第1のp型GaAsコンタクト層8が露出した後は、この第1のp型GaAsコンタクト層8および第2のp型GaAsコンタクト層12上にパターン化されたAu系のpオ−ミック電極16を形成する。
更に、積層方向と反対側のn型GaAs基板2面を研磨して全体の厚さを100μm程度にした後、Au系のn型オ−ミック電極17を形成する。
こうして、半導体レーザ素子18を作製する。
【0029】
以上のように、本発明の実施形態によれば、p型Al0.7Ga0.3Asエッチング停止層6上にリッジ部10を形成した後、2回目の結晶成長により、Al0.7Ga0.3As、p型GaAsを順次積層して、p型Al0.7Ga0.3Asエッチング停止層6上にあって、リッジ部10の両側面を挟持した一対のn型Al0.7Ga0.3As電流ブロック層11、11と第2のp型GaAsコンタクト層12を形成すると共にリッジ部10上に一対のn型Al0.7Ga0.3As電流ブロック層11、11と同一組成のn型Al0.7Ga0.3As上積み層13と第2のp型GaAsコンタクト層12と同一組成のp型GaAs上積み層14とを順次積層し、次に、AlGaAsを選択的にエッチングする選択エッチング液を用いてリッジ部10に形成されたp型GaAs上積み層14をn型Al0.7Ga0.3As上積み層13と共に除去して行うので、選択成長を行う不要となり、しかも2回の結晶成長で作製できるため、半導体レーザ素子18の生産性を向上させることができる。
【0030】
なお、本発明の実施形態では、p型Al0.7Ga0.3Asエッチング停止層6を形成した場合について説明したが、これを用いなくてもエッチング制御ができる場合には、形成しなくても良い。この場合、(リッジ部形成工程)において、第2のp型Al0.5Ga0.5Asクラッド層7の途中でエッチングを行って、リッジ部10を形成する。
また、第2のp型GaAsコンタクト層12及びこれと同じ組成のp型GaAs上積み層14は、導電型を指定しない層としても良い。
更にまた、波長が780nm帯のAlGaAs系の半導体レーザ素子について説明したが、化合物半導体材料は所望の波長に応じて適宜選べばよい。例えば、波長が650nm帯のInGaAlP系の半導体レーザでも良い。
【0031】
【発明の効果】
本発明によれば、選択成長が不要となり、しかも2回の結晶成長で作製できるため、半導体レーザ素子の生産性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態における半導体レーザ素子の製造方法の(1回目成長工程)を示す断面図である。
【図2】本発明の実施形態における半導体レーザ素子の製造方法の(リッジ部形成工程)を示す断面図である。
【図3】本発明の実施形態における半導体レーザ素子の製造方法の(2回目成長工程)を示す断面図である。
【図4】本発明の実施形態における半導体レーザ素子の製造方法の(素子完成工程)を示す断面図である。
【図5】従来の半導体レ−ザ素子を示す断面図である。
【符号の説明】
1…n型GaAs基板、2・・・n型GaAsバッファ層、3…n型Al0.5Ga0.5Asクラッド層、4・・・活性層、5・・・第1のp型Al0.5Ga0.5Asクラッド層、6・・・p型Al0.7Ga0.3Asエッチング停止層、7・・・第2のp型Al0.5Ga0.5Asクラッド層、8・・・第1のp型GaAsコンタクト層、9・・・フォトレジストパタ−ン、10・・・リッジ部、11・・・n型Al0.7Ga0.3As電流ブロック層、12・・・第2のp型GaAsコンタクト層、13・・・n型Al0.7Ga0.3As上積み層、14・・・p型GaAs上積み層、15・・・三角部、15a・・・傾斜面、16・・・p型オーミック電極、17・・・n型オーミック電極、18…半導体レーザ素子
Claims (2)
- 1回目の結晶成長により、第1導電型GaAs基板の(100)面上に第1導電型クラッド層、活性層、第1の第2導電型クラッド層、第2の第2導電型クラッド層、第1の第2導電型コンタクト層を順次積層する工程と、
前記第1の第2導電型コンタクト層上にフォトレジストパターンを形成し、前記フォトレジストパターンに覆われた以外の前記第1の第2導電型コンタクト層から前記第2の第2導電型クラッド層の途中までエッチングしてリッジ部を形成する工程と、
前記フォトレジストパターンを除去後、2回目の結晶成長により、前記第1の第2導電型コンタクト層上に前記リッジ部を挟持し、かつ前記リッジ部の厚さよりも薄い一対の第1導電型の電流ブロック層及び前記リッジ部上に第1導電型の第1の上積み層を積層した後、引き続いて、導電型を特定しない第2の上積み層を積層し、前記一対の第1導電型の電流ブロック層上にはコンタクト層を形成し、前記リッジ部上には前記第1及び第2の上積み層の両側面に生じる(111)B面と前記リッジ部上面とで囲まれる三角部を形成する工程と、
前記第1の上積み層を選択的にエッチングする選択エッチング液を用いて、前記第1の上積み層と共に前記第2の上積み層を除去して、前記リッジ部の前記第1の第2導電型コンタクト層を露出させる工程と、
からなることを特徴とする半導体レーザ素子の製造方法。 - 前記リッジ部の上面の幅をw、その高さをh、前記第1の導電型コンタクト層の厚さをt1、前記第1の上積み層の厚さをt2、前記第2の上積み層の厚さをt3、前記リッジ部の上面と前記三角部の傾斜面とのなす角をθtとするとき、
h≧w/2tan(θt)、但し、θt≒55°
かつ
h−t1<t2+t3<h
の関係を満たすことを特徴とする請求項1記載の半導体レーザ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094043A JP2004303897A (ja) | 2003-03-31 | 2003-03-31 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003094043A JP2004303897A (ja) | 2003-03-31 | 2003-03-31 | 半導体レーザ素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004303897A true JP2004303897A (ja) | 2004-10-28 |
Family
ID=33406698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003094043A Pending JP2004303897A (ja) | 2003-03-31 | 2003-03-31 | 半導体レーザ素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004303897A (ja) |
-
2003
- 2003-03-31 JP JP2003094043A patent/JP2004303897A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3060973B2 (ja) | 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ | |
JP3897186B2 (ja) | 化合物半導体レーザ | |
JPH09139550A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
JP2000058981A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
US5786234A (en) | Method of fabricating semiconductor laser | |
KR20080014613A (ko) | 반도체 광 소자 및 그 제조 방법 | |
CN113906640B (zh) | 半导体光集成元件及半导体光集成元件的制造方法 | |
US5781577A (en) | Semiconductor laser | |
JP4111696B2 (ja) | 窒化物系半導体レーザ素子 | |
JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
JP2004303897A (ja) | 半導体レーザ素子の製造方法 | |
JP3186645B2 (ja) | 半導体レーザ及びその製造方法 | |
JP3409266B2 (ja) | 半導体レーザ及びその製造方法 | |
EP0713275B1 (en) | Method for fabricating a semiconductor laser diode | |
JP4497606B2 (ja) | 半導体レーザ装置 | |
JPH06112592A (ja) | 半導体レーザ素子の製造方法 | |
JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
US20010053166A1 (en) | Semiconductor laser and fabricating method of the same | |
JPH0661582A (ja) | 半導体レーザ装置の製造方法 | |
JPH07312462A (ja) | 面発光レーザダイオードの製造方法,及び面発光レーザダイオード | |
JP2008028093A (ja) | 半導体レーザ装置およびその製造方法 | |
JPH09283838A (ja) | 半導体レーザ装置およびその製造方法 | |
JPS6354234B2 (ja) | ||
JP2003152267A (ja) | 半導体レーザ装置とその製造方法 | |
JPH04369886A (ja) | 半導体レーザの製造方法 |