JP6957982B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6957982B2
JP6957982B2 JP2017105731A JP2017105731A JP6957982B2 JP 6957982 B2 JP6957982 B2 JP 6957982B2 JP 2017105731 A JP2017105731 A JP 2017105731A JP 2017105731 A JP2017105731 A JP 2017105731A JP 6957982 B2 JP6957982 B2 JP 6957982B2
Authority
JP
Japan
Prior art keywords
layer
gan
algan electron
electron traveling
gan cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017105731A
Other languages
English (en)
Other versions
JP2018200981A (ja
Inventor
耕平 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017105731A priority Critical patent/JP6957982B2/ja
Priority to US15/897,180 priority patent/US20180342588A1/en
Publication of JP2018200981A publication Critical patent/JP2018200981A/ja
Priority to US16/547,461 priority patent/US10777643B2/en
Application granted granted Critical
Publication of JP6957982B2 publication Critical patent/JP6957982B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、高速高周波通信に使用するＧａＮ系の半導体装置及びその製造方法に関する。
ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、電流コラプス現象を抑えるために、ＧａＮチャネル層及びＡｌＧａＮ電子走行層の上にＧａＮキャップ層を設けている（例えば、特許文献１参照）。ＧａＮキャップ層を厚くするほど電流コラプス現象を抑えることができるが、電極を形成する部位の厚さも厚くなってしまう。このため、２ＤＥＧの電子濃度が減少し、ソース・ドレイン電極のコンタクト抵抗、即ち素子抵抗が上昇して、高周波特性が悪化してしまう。この解決方法として、一般的にリセスにゲートを形成する構造が提案されている（例えば、特許文献２参照）。しかし、ドライエッチングによる２ＤＥＧへのダメージで、動作電流の低下とリーク電流の増大という問題があり、解決方法としては不完全であった。
特許第５３９６９１１号公報 国際公開第２０１３／００８４２２号
従来のＧａＮ−ＨＥＭＴでは高周波特性と電流コラプス現象の間にトレードオフがあった。このため、電流コラプス現象が許容できる範囲でＧａＮキャップ層の層厚を設計することが必要であり、十分な高周波特性を発揮できないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は電流コラプス現象を抑えつつ十分な高周波特性を発揮することができる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置は、半導体基板と、前記半導体基板の上に形成されたバッファ層と、前記バッファ層の上に形成されたＧａＮチャネル層と、前記ＧａＮチャネル層の上に形成されたＡｌＧａＮ電子走行層と、前記ＡｌＧａＮ電子走行層の上に形成され、窒素極性であり、複数のリセスが形成されたＧａＮキャップ層と、前記複数のリセスにそれぞれ形成され、前記ＡｌＧａＮ電子走行層に直接接し、前記ＧａＮキャップ層から離間しているゲート電極、ソース電極、及びドレイン電極とを備えることを特徴とする。
本発明では、ＧａＮキャップ層に形成した複数のリセスにそれぞれドレイン電極、ソース電極、ゲート電極を形成する。これにより、ＧａＮキャップ層を厚くしても素子抵抗に影響がないため、電流コラプス現象を抑えつつ十分な高周波特性を発揮することができる。
本発明の実施の形態に係る半導体装置を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。
図１は、本発明の実施の形態に係る半導体装置を示す断面図である。この半導体装置はＧａＮ−ＨＥＭＴである。半導体基板１は、ＧａＮ系半導体膜を成長できるＳｉＣ基板である。半導体基板１の上にＧａＮ又はＡｌＮからなるＧａＮ成長用のバッファ層２が形成されている。
バッファ層２の上にＧａＮチャネル層３が形成されている。ＧａＮチャネル層３の上にＡｌＧａＮ電子走行層４が形成されている。ＧａＮチャネル層３とＡｌＧａＮ電子走行層４との間に２ＤＥＧ（二次元電子層）５が生成される。
ＡｌＧａＮ電子走行層４の上にＧａＮキャップ層６が形成されている。ＧａＮキャップ層６はガリウム極性ではなく窒素極性であり電流コラプスを抑制する。ＧａＮキャップ層６の一部又は全部取り除かれて複数のリセス７が形成されている。複数のリセス７にそれぞれゲート電極８、ソース電極９、及びドレイン電極１０が形成されている。
続いて、本実施の形態に係る半導体装置の製造工程を説明する。図２〜４は、本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。まず、図２に示すように、半導体基板１の上に順にバッファ層２、ＧａＮチャネル層３、及びＡｌＧａＮ電子走行層４をＭＯＣＶＤにより形成する。次に、窒素極性のＧａＮキャップ層６を形成する。次に、ＧａＮキャップ層６の上に、リセス形成用のレジストマスク１１をフォトリソグラフィにより形成する。
次に、図３に示すように、ＡｌＧａＮ電子走行層４をエッチストップ層として用いて、濃度５０％程度、温度１００℃以上のＫＯＨによりＧａＮキャップ層６をＡｌＧａＮ電子走行層４まで選択的にウェットエッチングして複数のリセス７を形成する。次に、図４に示すように、レジストマスク１１を有機溶剤又はレジスト剥離剤により除去する。その後、複数のリセス７にそれぞれゲート電極８、ソース電極９、及びドレイン電極１０を蒸着法により形成する。以上の工程により本実施の形態に係る半導体装置が製造される。
以上説明したように、本実施の形態では、ＧａＮキャップ層６に形成した複数のリセス７にそれぞれゲート電極８、ソース電極９、及びドレイン電極１０を形成する。これにより、ＧａＮキャップ層６を厚くしても素子抵抗に影響がないため、電流コラプス現象を抑えつつ十分な高周波特性を発揮することができる。
また、ＫＯＨを用いることにより、エッチストップ層であるＡｌＧａＮ電子走行層４までＧａＮキャップ層６をダメージフリーでエッチングすることができる。また、ＫＯＨによりＧａＮキャップ層６をエッチングする際のマスクとして、レジストマスク１１の代わりに、ＳｉＮ又はＳｉＯなどの絶縁膜、ＴｉＷなどの金属膜を用いることもできる。その場合はレジストマスクでパターンを用いたドライエッチングによりそれらの膜をパターニングする。それらの膜をマスクとして用いてＫＯＨで複数のリセス７を形成した後に、それらの膜をＢＨＦ（バッファードフッ酸）などの薬液で除去する。
なお、バッファ層２、ＧａＮチャネル層３、ＡｌＧａＮ電子走行層４、及びＧａＮキャップ層６の成膜方法として、ＭＢＥ、スパッタ、プラズマＣＶＤ、蒸着法の何れか１つ又は複数を用いる。また、半導体基板１はＳｉＣに限らず、Ｓｉ、ＧａＮ、サファイア（Ａｌ２Ｏ３）、又はＧａＡｓでもよい。また、ＧａＮキャップ層６は窒素極性であるが、他の層は窒素極性でもガリウム極性でもよい。
１ 半導体基板、２ バッファ層、３ ＧａＮチャネル層、４ ＡｌＧａＮ電子走行層、６ ＧａＮキャップ層、７ リセス、８ ゲート電極、９ ソース電極、１０ ドレイン電極、１１ レジストマスク

Claims (4)

  1. 半導体基板と、
    前記半導体基板の上に形成されたバッファ層と、
    前記バッファ層の上に形成されたＧａＮチャネル層と、
    前記ＧａＮチャネル層の上に形成されたＡｌＧａＮ電子走行層と、
    前記ＡｌＧａＮ電子走行層の上に形成され、窒素極性であり、複数のリセスが形成されたＧａＮキャップ層と、
    前記複数のリセスにそれぞれ形成され、前記ＡｌＧａＮ電子走行層に直接接し、前記ＧａＮキャップ層から離間しているゲート電極、ソース電極、及びドレイン電極とを備えることを特徴とする半導体装置。
  2. 半導体基板の上に順にバッファ層、ＧａＮチャネル層、ＡｌＧａＮ電子走行層、及び窒素極性のＧａＮキャップ層を形成する工程と、
    前記ＡｌＧａＮ電子走行層をエッチストップ層として用いて温度１００℃以上のＫＯＨにより前記ＧａＮキャップ層をエッチングして複数のリセスを形成する工程と、
    前記複数のリセスにそれぞれドレイン電極、ソース電極、ゲート電極を形成する工程とを備え、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極は、前記ＡｌＧａＮ電子走行層に直接接し、前記ＧａＮキャップ層から離間していることを特徴とする半導体装置の製造方法。
  3. 前記ＫＯＨにより前記ＧａＮキャップ層をエッチングする際のマスクとしてＳｉＮ、ＳｉＯ、又はＴｉＷを用いることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記バッファ層、前記ＧａＮチャネル層、前記ＡｌＧａＮ電子走行層、及び前記ＧａＮキャップ層の成膜方法として、ＭＢＥ、スパッタ、プラズマＣＶＤ、蒸着法の何れか１つ又は複数を用いることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
JP2017105731A 2017-05-29 2017-05-29 半導体装置及びその製造方法 Active JP6957982B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017105731A JP6957982B2 (ja) 2017-05-29 2017-05-29 半導体装置及びその製造方法
US15/897,180 US20180342588A1 (en) 2017-05-29 2018-02-15 Semiconductor device and method for manufacturing the same
US16/547,461 US10777643B2 (en) 2017-05-29 2019-08-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017105731A JP6957982B2 (ja) 2017-05-29 2017-05-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018200981A JP2018200981A (ja) 2018-12-20
JP6957982B2 true JP6957982B2 (ja) 2021-11-02

Family

ID=64401384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017105731A Active JP6957982B2 (ja) 2017-05-29 2017-05-29 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20180342588A1 (ja)
JP (1) JP6957982B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658190B2 (en) * 2018-09-24 2020-05-19 International Business Machines Corporation Extreme ultraviolet lithography patterning with directional deposition

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3933592B2 (ja) * 2002-03-26 2007-06-20 三洋電機株式会社 窒化物系半導体素子
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
US7700973B2 (en) * 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JPWO2006013698A1 (ja) 2004-08-02 2008-05-01 日本電気株式会社 窒化物半導体素子、及びその製造方法
JP4869576B2 (ja) * 2004-09-29 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7429534B2 (en) * 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
JP2008034411A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 窒化物半導体素子
KR101452550B1 (ko) * 2007-07-19 2014-10-21 미쓰비시 가가꾸 가부시키가이샤 Ⅲ 족 질화물 반도체 기판 및 그 세정 방법
JP5045418B2 (ja) * 2007-11-28 2012-10-10 三菱化学株式会社 ＧａＮ系ＬＥＤ素子、ＧａＮ系ＬＥＤ素子の製造方法およびＧａＮ系ＬＥＤ素子製造用テンプレート
JP4821778B2 (ja) * 2008-01-11 2011-11-24 沖電気工業株式会社 光電気化学エッチング装置
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
JP5300514B2 (ja) * 2009-02-05 2013-09-25 三菱電機株式会社 半導体装置
JP5396911B2 (ja) 2009-02-25 2014-01-22 富士通株式会社 化合物半導体装置及びその製造方法
WO2012172753A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
WO2013008422A1 (ja) 2011-07-12 2013-01-17 パナソニック株式会社 窒化物半導体装置およびその製造方法
KR101259126B1 (ko) * 2011-07-25 2013-04-26 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9123791B2 (en) * 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method
JP6418032B2 (ja) * 2015-03-27 2018-11-07 富士通株式会社 半導体装置
US9614069B1 (en) * 2015-04-10 2017-04-04 Cambridge Electronics, Inc. III-Nitride semiconductors with recess regions and methods of manufacture

Also Published As

Publication number Publication date
US20190378897A1 (en) 2019-12-12
JP2018200981A (ja) 2018-12-20
US10777643B2 (en) 2020-09-15
US20180342588A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP4845872B2 (ja) Ｍｉｓ構造を有する半導体装置及びその製造方法
KR101202497B1 (ko) 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
KR101903509B1 (ko) 전계효과형 화합물반도체소자의 제조방법
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
US9755044B2 (en) Method of manufacturing a transistor with oxidized cap layer
JP2013077635A (ja) 半導体装置およびその製造方法
JP2014199864A (ja) 半導体装置及びその製造方法
KR102154336B1 (ko) 고전압 구동용 전계효과 트랜지스터 및 제조 방법
US10720506B1 (en) Method of manufacturing gate structure for gallium nitride high electron mobility transistor
JP6199147B2 (ja) 電界効果型化合物半導体装置及びその製造方法
KR102208076B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
KR102261740B1 (ko) 고주파 소자 및 이의 제조 방법
JP2005183551A (ja) 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP6957982B2 (ja) 半導体装置及びその製造方法
CN112652659B (zh) 高电子迁移率晶体管及其制作方法
TWI673868B (zh) 半導體裝置及其製造方法
WO2014181556A1 (ja) 電界効果トランジスタ
JP2010212495A (ja) Ｉｉｉ族窒化物半導体からなるｈｆｅｔの製造方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
TWI664727B (zh) 半導體裝置及其製造方法
CN110581163B (zh) 半导体装置及其制造方法
JP2011061094A (ja) 電界効果トランジスタの製造方法
CN115394648A (zh) 氮化物半导体元件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210716

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210728

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R150 Certificate of patent or registration of utility model

Ref document number: 6957982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150