CN115394648A - 氮化物半导体元件及其制造方法 - Google Patents

氮化物半导体元件及其制造方法 Download PDF

Info

Publication number
CN115394648A
CN115394648A CN202110569951.0A CN202110569951A CN115394648A CN 115394648 A CN115394648 A CN 115394648A CN 202110569951 A CN202110569951 A CN 202110569951A CN 115394648 A CN115394648 A CN 115394648A
Authority
CN
China
Prior art keywords
nitride semiconductor
layer
semiconductor layer
dielectric
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110569951.0A
Other languages
English (en)
Inventor
叶治东
廖文荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110569951.0A priority Critical patent/CN115394648A/zh
Priority to US17/365,996 priority patent/US20220384632A1/en
Publication of CN115394648A publication Critical patent/CN115394648A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种氮化物半导体元件及其制造方法。所述氮化物半导体元件包括基底、第一氮化物半导体层、第二氮化物半导体层、金属层以及介电层。所述第一氮化物半导体层设置于所述基底上。所述第二氮化物半导体层设置于所述第一氮化物半导体层上，且具有沟槽，其中所述沟槽暴露出部分所述第一氮化物半导体层。所述金属层设置于所述沟槽中。所述介电层设置于所述沟槽中，且位于所述金属层与所述第一氮化物半导体层之间。

Description

氮化物半导体元件及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，且特别是涉及一种氮化物半导体元件及其制造方法。
背景技术
为了使半导体元件能够具有低导通电阻、高切换频率、高击穿电压及高温操作等性能，氮化镓(GaN)半导体元件为目前最受瞩目的选择之一。在制造氮化物半导体元件的过程中，氮化镓高电子迁移率晶体管(high electron mobility transistor，HEMT)的表面状态是非常关键的。在制造过程中，任何的表面缺陷/损坏都会引起悬键(dangling bond)的发生，进而对所形成的元件的效能造成重大影响。
发明内容
本发明提供一种氮化物半导体元件，其中介电层设置于金属层与氮化物半导体层之间。
本发明提供一种氮化物半导体元件的制造方法，其中在金属层与氮化物半导体层之间形成介电层。
本发明的氮化物半导体元件包括基底、第一氮化物半导体层、第二氮化物半导体层、金属层以及介电层。所述第一氮化物半导体层设置于所述基底上。所述第二氮化物半导体层设置于所述第一氮化物半导体层上，且具有沟槽，其中所述沟槽暴露出部分所述第一氮化物半导体层。所述金属层设置于所述沟槽中。所述介电层设置于所述沟槽中，且位于所述金属层与所述第一氮化物半导体层之间。
在本发明的氮化物半导体元件的一实施例中，所述介电层的厚度不超过2nm。
在本发明的氮化物半导体元件的一实施例中，所述介电层的材料包括Al2O3、SiN、SiO2或其组合。
在本发明的氮化物半导体元件的一实施例中，所述金属层的材料包括Ti、Al或其组合。
在本发明的氮化物半导体元件的一实施例中，所述第一氮化物半导体层的材料包括GaN。
在本发明的氮化物半导体元件的一实施例中，所述第二氮化物半导体层的材料包括AlGaN。
在本发明的氮化物半导体元件的一实施例中，还包括设置于所述第一氮化物半导体层与所述第二氮化物半导体层之间的第三氮化物半导体层。
在本发明的氮化物半导体元件的一实施例中，所述第三氮化物半导体层的材料包括GaN。
本发明的氮化物半导体元件的制造方法包括以下步骤。在基底上形成第一氮化物半导体层。在所述第一氮化物半导体层上形成介电层。在所述第一氮化物半导体层上成长第二氮化物半导体层，其中所述第二氮化物半导体层具有暴露出所述介电层的沟槽。在所述介电层上形成金属层。
在本发明的氮化物半导体元件的制造方法的一实施例中，所述介电层的厚度不超过2nm。
在本发明的氮化物半导体元件的制造方法的一实施例中，所述介电层的材料包括Al2O3、SiN、SiO2或其组合。
在本发明的氮化物半导体元件的制造方法的一实施例中，所述金属层的材料包括Ti、Al或其组合。
在本发明的氮化物半导体元件的制造方法的一实施例中，所述第一氮化物半导体层的材料包括GaN。
在本发明的氮化物半导体元件的制造方法的一实施例中，所述第二氮化物半导体层的材料包括AlGaN。
在本发明的氮化物半导体元件的制造方法的一实施例中，在形成所述介电层之后以及在形成所述第二氮化物半导体层之前，还包括在所述基底上形成第三氮化物半导体层，且所述第三氮化物半导体层具有暴露出所述介电层的沟槽。
在本发明的氮化物半导体元件的制造方法的一实施例中，所述第三氮化物半导体层的材料包括GaN。
在本发明的氮化物半导体元件的制造方法的一实施例中，在形成所述第二氮化物半导体层之后以及在形成所述金属层之前，还包括移除所述介电层。
在本发明的氮化物半导体元件的制造方法的一实施例中，移除所述介电层的方法包括湿式蚀刻制作工艺。
在本发明的氮化物半导体元件的制造方法的一实施例中，所述介电层的形成方法包括以下步骤。在所述第一氮化物半导体层上形成介电材料层。使用湿式蚀刻制作工艺将所述介电材料层图案化。
所述介电层的形成方法包括以下步骤。在所述第一氮化物半导体层上形成介电材料层。使用干式蚀刻制作工艺将所述介电材料层图案化。
基于上述，在本发明中，通过在欲形成欧姆接触的区域的氮化物半导体层的表面上形成介电层来作为保护层，可使所述表面在后续制作工艺中不会被破坏而不具有缺陷/损坏。此外，通过所述介电层，可直接在所述氮化物半导体层上形成另一层氮化物半导体层，且所述另一层氮化物半导体层不需通过蚀刻制作工艺而能够具有暴露出所述介电层的沟槽，以确保欲形成欧姆接触的区域的氮化物半导体层的表面不有缺陷/损坏。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1D为本发明第一实施例所绘示的氮化物半导体元件的制造流程剖面示意图；
图2A至图2B为本发明第二实施例所绘示的氮化物半导体元件的制造流程剖面示意图；
图3A至图3B为本发明第三实施例所绘示的氮化物半导体元件的制造流程剖面示意图。
具体实施方式
下文列举实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，在下述说明中相同的元件将以相同的符号标示来说明。
关于本文中所提到「包含」、「包括」、「具有」等的用语均为开放性的用语，也就是指「包含但不限于」。
当以「第一」、「第二」等的用语来说明元件时，仅用于将这些元件彼此区分，并不限制这些元件的顺序或重要性。因此，在一些情况下，第一元件也可称作第二元件，第二元件也可称作第一元件，且此不偏离本发明的范畴。
图1A至图1D为依照本发明第一实施例所绘示的氮化物半导体元件的制造流程剖面示意图。
首先，参照图1A，提供基底100。在本实施例中，基底100包括基体100a以及形成于基体100a上的成核层100b，但本发明不限于此。基底100例如是硅(Si)基底、碳化硅(SiC)基底、蓝宝石(sapphire)基底或氮化镓(GaN)基底。成核层100b的材料例如是III-V族半导体材料，例如AlN、GaN、AlGaN或其组合。然后，在基底100上形成第一氮化物半导体层102。第一氮化物半导体层的材料例如是III-V族半导体材料，例如GaN。当所欲形成的氮化物半导体元件为晶体管时，第一氮化物半导体层102可作为晶体管中的通道层(channel layer)。接着，在第一氮化物半导体层102上形成介电材料层104。介电材料层104的材料例如是Al2O3、SiN、SiO2或其组合。介电材料层104的形成方法例如是进行化学气相沉积(chemical vapordeposition，CVD)制作工艺或原子层沉积(atomic layer deposition，ALD)制作工艺。介电材料层104的厚度不超过2nm。举例来说，当介电材料层104的材料是Al2O3时，介电材料层104的厚度例如不超过1nm；当介电材料层104的材料是SiN时，介电材料层104的厚度例如介于1.5nm至2nm之间；当介电材料层104的材料是SiO2时，介电材料层104的厚度例如介于1nm至2nm之间。
然后，参照图1B，对介电材料层104进行图案化制作工艺，以形成介电层104a。在本实施例中，在介电材料层104上形成图案化光致抗蚀剂层106。图案化光致抗蚀剂层106覆盖第一氮化物半导体层102中预定形成沟槽的区域。接着，进行干式蚀刻制作工艺108，移除未被图案化光致抗蚀剂层106覆盖的介电材料层104，以形成介电层104a。此时，由于第一氮化物半导体层102中预定形成沟槽的区域被介电层104a覆盖，因此所述区域中的第一氮化物半导体层102可具有平滑的表面，亦即表面处不具有缺陷/损坏。也就是说，在本实施例中，介电层104a可具有保护层的效果。在另一实施例中，干式蚀刻制作工艺108可替换为湿式蚀刻制作工艺，以使第一氮化物半导体层102能够具有较为平滑的表面。
接着，参照图1C，移除图案化光致抗蚀剂层106。然后，于第一氮化物半导体层102上形成第二氮化物半导体层110。第二氮化物半导体层110具有暴露出介电层104a的沟槽110a。第二氮化物半导体层110的材料例如是III-V族半导体材料，例如AlGaN。当所欲形成的氮化物半导体元件为晶体管时，第二氮化物半导体层110可作为晶体管中的阻障层(barrier layer)。详细地说，在本实施例中，第二氮化物半导体层110的形成方法例如是进行外延成长制作工艺。在外延成长制作工艺期间，由于被介电层104a覆盖的区域不会成长出氮化物半导体层，因此所形成的第二氮化物半导体层110可自然地具有暴露出介电层104a的沟槽110a。换句话说，在本实施例中，不需在形成第二氮化物半导体层110之后进行蚀刻制作工艺来形成沟槽110a。如此一来，可避免在以蚀刻制作工艺形成沟槽110a的过程中对第一氮化物半导体层102的表面造成缺陷/损坏。
之后，参照图1D，在介电层104a上形成金属层112。金属层112的材料例如是Ti、Al或其组合。金属层112的形成方法例如是于第二氮化物半导体层110上形成金属材料层并填满沟槽110a，然后将金属材料层图案化。当所欲形成的氮化物半导体元件为晶体管时，金属层112可作为晶体管中的源极/漏极。在本实施例中，由于介电层104a的厚度不超过2nm，因此金属层112可与第一氮化物半导体层102之间形成欧姆接触(ohmic contact)。此外，由于介电层104a下方的第一氮化物半导体层102具有平滑的表面，亦即表面处不具有缺陷/损坏，因此可有效地减少(甚至避免)悬键的发生，进而能够保持所形成的氮化物半导体元件的效能。
此外，当所欲形成的氮化物半导体元件为晶体管时，可进行后续制作工艺而于两个金属层112之间的第二氮化物半导体层110上形成闸极。所述后续制作工艺为本领域技术人员所熟知，于此不再另外说明。
以下将以图1D为例来对本发明的氮化物半导体元件进行说明。参照图1D，在本实施例中，本发明的氮化物半导体元件包括基底100、第一氮化物半导体层102、第二氮化物半导体层110、金属层112以及介电层104a。第一氮化物半导体层102设置于基底100上。第二氮化物半导体层110设置于第一氮化物半导体层102上，且具有沟槽110a。金属层112设置于沟槽110a中。介电层104a设置于沟槽110a中，且位于金属层112与第一氮化物半导体层102之间。由于介电层104a的厚度不超过2nm，因此金属层112可与第一氮化物半导体层102之间形成欧姆接触。
图2A至图2B为依照本发明第二实施例所绘示的氮化物半导体元件的制造流程剖面示意图。在本实施例中，与第一实施例相同的构件将以相同的符号表示，且不再对其进行说明。
首先，参照图2A，在图1C所述的步骤之后，移除介电层104a。移除介电层104a的方法例如是进行湿式蚀刻制作工艺，以避免对介电层104a下方的第一氮化物半导体层102的表面造成缺陷/损坏。
之后，参照图2B，在沟槽110a中形成金属层112。在本实施例的氮化物半导体元件中，金属层112与沟槽110a下方的第一氮化物半导体层102直接接触而形成欧姆接触。此外，由于第一氮化物半导体层102的与金属层112接触的表面在制作工艺中被介电层104a覆盖而不会受损，因此表面处不具有缺陷/损坏而能够有效地减少(甚至避免)悬键的发生，进而能够保持所形成的氮化物半导体元件的效能。
图3A至图3B为依照本发明第三实施例所绘示的氮化物半导体元件的制造流程剖面示意图。在本实施例中，与第一实施例相同的构件将以相同的符号表示，且不再对其进行说明。
首先，参照图3A，在图1B所述的步骤之后，移除图案化光致抗蚀剂层106。然后，为了确保第二氮化物半导体层110能够形成于平滑的表面上，在第一氮化物半导体层102上成长第三氮化物半导体层109。第三氮化物半导体层109具有暴露出介电层104a的沟槽109a。第三氮化物半导体层109的材料例如是GaN。当所欲形成的氮化物半导体元件为晶体管时，第三氮化物半导体层109可与第一氮化物半导体层102一起作为晶体管中的通道层。详细地说，在本实施例中，第三氮化物半导体层109的形成方法例如是进行外延成长制作工艺。在外延成长制作工艺期间，由于被介电层104a覆盖的区域不会成长出氮化物半导体层，因此所形成的第三氮化物半导体层109可自然地具有暴露出介电层104a的沟槽109a。然后，于第三氮化物半导体层109上成长第二氮化物半导体层110。同样地，在形成第二氮化物半导体层110的外延制作工艺期间，由于被介电层104a覆盖的区域不会成长出氮化物半导体层，因此第二氮化物半导体层110的沟槽110a可自然地与沟槽109a连通而暴露出介电层104a。
之后，参照图3B，在沟槽109a与沟槽110a中形成金属层112。在本实施例中，由于介电层104a的厚度不超过2nm，因此金属层112可与第一氮化物半导体层102之间形成欧姆接触。此外，由于介电层104a下方的第一氮化物半导体层102具有平滑的表面，亦即表面处不具有缺陷/损坏，因此可有效地减少(甚至避免)悬键的发生，进而能够保持所形成的氮化物半导体元件的效能。
在另一实施例中，在图3A所述的步骤之后，如同第二实施例，可移除介电层104a，然后于沟槽109a与沟槽110a中形成金属层112，使得金属层112与沟槽109a以及沟槽110a下方的第一氮化物半导体层102直接接触而形成欧姆接触。此外，由于第一氮化物半导体层102的与金属层112接触的表面在制作工艺中被介电层104a覆盖而不会受损，因此表面处不具有缺陷/损坏而能够有效地减少(甚至避免)悬键的发生，进而能够保持所形成的氮化物半导体元件的效能。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种氮化物半导体元件，包括：
基底；
第一氮化物半导体层，设置于所述基底上；
第二氮化物半导体层，设置于所述第一氮化物半导体层上，且具有沟槽，其中所述沟槽暴露出部分所述第一氮化物半导体层；
金属层，设置于所述沟槽中；以及
介电层，设置于所述沟槽中，且位于所述金属层与所述第一氮化物半导体层之间。
2.如权利要求1所述的氮化物半导体元件，其中所述介电层的厚度不超过2nm。
3.如权利要求1所述的氮化物半导体元件，其中所述介电层的材料包括Al2O3、SiN、SiO2或其组合。
4.如权利要求1所述的氮化物半导体元件，其中所述金属层的材料包括Ti、Al或其组合。
5.如权利要求1所述的氮化物半导体元件，其中所述第一氮化物半导体层的材料包括GaN。
6.如权利要求1所述的氮化物半导体元件，其中所述第二氮化物半导体层的材料包括AlGaN。
7.如权利要求1所述的氮化物半导体元件，还包括第三氮化物半导体层，设置于所述第一氮化物半导体层与所述第二氮化物半导体层之间。
8.如权利要求7所述的氮化物半导体元件，其中所述第三氮化物半导体层的材料包括GaN。
9.一种氮化物半导体元件的制造方法，包括：
在基底上形成第一氮化物半导体层；
在所述第一氮化物半导体层上形成介电层；
在所述第一氮化物半导体层上成长第二氮化物半导体层，其中所述第二氮化物半导体层具有暴露出所述介电层的沟槽；以及
在所述介电层上形成金属层。
10.如权利要求9所述的氮化物半导体元件的制造方法，其中所述介电层的厚度不超过2nm。
11.如权利要求9所述的氮化物半导体元件的制造方法，其中所述介电层的材料包括Al2O3、SiN、SiO2或其组合。
12.如权利要求9所述的氮化物半导体元件的制造方法，其中所述金属层的材料包括Ti、Al或其组合。
13.如权利要求9所述的氮化物半导体元件的制造方法，其中所述第一氮化物半导体层的材料包括GaN。
14.如权利要求9所述的氮化物半导体元件的制造方法，其中所述第二氮化物半导体层的材料包括AlGaN。
15.如权利要求9所述的氮化物半导体元件的制造方法，其中在形成所述介电层之后以及在形成所述第二氮化物半导体层之前，还包括在所述基底上形成第三氮化物半导体层，且所述第三氮化物半导体层具有暴露出所述介电层的沟槽。
16.如权利要求15所述的氮化物半导体元件的制造方法，其中所述第三氮化物半导体层的材料包括GaN。
17.如权利要求9所述的氮化物半导体元件的制造方法，其中在形成所述第二氮化物半导体层之后以及在形成所述金属层之前，还包括移除所述介电层。
18.如权利要求17所述的氮化物半导体元件的制造方法，其中移除所述介电层的方法包括湿式蚀刻制作工艺。
19.如权利要求17所述的氮化物半导体元件的制造方法，其中所述介电层的形成方法包括：
在所述第一氮化物半导体层上形成介电材料层；以及
使用湿式蚀刻制作工艺将所述介电材料层图案化。
20.如权利要求9所述的氮化物半导体元件的制造方法，其中所述介电层的形成方法包括：
在所述第一氮化物半导体层上形成介电材料层；以及
使用干式蚀刻制作工艺将所述介电材料层图案化。
CN202110569951.0A 2021-05-25 2021-05-25 氮化物半导体元件及其制造方法 Pending CN115394648A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110569951.0A CN115394648A (zh) 2021-05-25 2021-05-25 氮化物半导体元件及其制造方法
US17/365,996 US20220384632A1 (en) 2021-05-25 2021-07-01 Nitride semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110569951.0A CN115394648A (zh) 2021-05-25 2021-05-25 氮化物半导体元件及其制造方法

Publications (1)

Publication Number Publication Date
CN115394648A true CN115394648A (zh) 2022-11-25

Family

ID=84113931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110569951.0A Pending CN115394648A (zh) 2021-05-25 2021-05-25 氮化物半导体元件及其制造方法

Country Status (2)

Country Link
US (1) US20220384632A1 (zh)
CN (1) CN115394648A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030173B2 (en) * 2009-05-29 2011-10-04 Freescale Semiconductor, Inc. Silicon nitride hardstop encapsulation layer for STI region
US8470652B1 (en) * 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
US9070758B2 (en) * 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
US9190485B2 (en) * 2012-07-28 2015-11-17 Gold Standard Simulations Ltd. Fluctuation resistant FDSOI transistor with implanted subchannel
US9041061B2 (en) * 2013-07-25 2015-05-26 International Business Machines Corporation III-V device with overlapped extension regions using replacement gate
US9159822B2 (en) * 2014-02-24 2015-10-13 International Business Machines Corporation III-V semiconductor device having self-aligned contacts
US11049939B2 (en) * 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
CN108987280B (zh) * 2018-07-18 2021-06-18 广东省半导体产业技术研究院 半导体器件及其制造方法
US10811253B2 (en) * 2019-02-21 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having crystalline high-K gate dielectric layer

Also Published As

Publication number Publication date
US20220384632A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US10325910B2 (en) Semiconductor device containing HEMT and MISFET and method of forming the same
US9748372B2 (en) Semiconductor structure and method of forming the same
US9236465B2 (en) High electron mobility transistor and method of forming the same
JP6050579B2 (ja) 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法
JP6054070B2 (ja) Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置
US7910955B2 (en) Semiconductor device having MIS structure and its manufacture method
JP5396369B2 (ja) 半導体基板構造および半導体素子
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
US9224829B2 (en) High electron mobility transistor and method of forming the same
KR20070032790A (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US9570598B2 (en) Method of forming a semiconductor structure
CN111415987B (zh) 结合二次外延及自对准工艺的氮化镓器件结构及制备方法
TW202025258A (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
TWI673868B (zh) 半導體裝置及其製造方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
CN115394648A (zh) 氮化物半导体元件及其制造方法
US20220393005A1 (en) Nitride semiconductor device and manufacturing method thereof
US20220223719A1 (en) Fabrication of electronic devices using sacrificial seed layers
CN117080057A (zh) 在化合物半导体器件上形成欧姆接触的方法
KR20240002036A (ko) D-모드와 e-모드를 갖는 이종접합 전계효과 트랜지스터 및 그 제조 방법
CN116364548A (zh) Hemt器件及其制备方法
CN113035934A (zh) GaN基HEMT器件及其制备方法
CN111446289A (zh) 基于石墨烯覆盖层的氮化镓器件结构及其制备方法
CN112216740A (zh) 高电子迁移率晶体管的绝缘结构以及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination