CN111446289A - 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 - Google Patents
基于石墨烯覆盖层的氮化镓器件结构及其制备方法 Download PDFInfo
- Publication number
- CN111446289A CN111446289A CN202010274353.6A CN202010274353A CN111446289A CN 111446289 A CN111446289 A CN 111446289A CN 202010274353 A CN202010274353 A CN 202010274353A CN 111446289 A CN111446289 A CN 111446289A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium nitride
- graphene
- graphene film
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 120
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 120
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 71
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000002161 passivation Methods 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims abstract description 73
- -1 indium aluminum nitrogen Chemical compound 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 24
- 230000017525 heat dissipation Effects 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 14
- 230000005641 tunneling Effects 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 234
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种基于石墨烯覆盖层的氮化镓器件结构及其制备方法，制备方法包括：提供半导体衬底，形成包括氮化镓层及铟铝氮势垒层的外延结构，覆盖石墨烯薄膜，形成源极电极、漏极电极、介质钝化层及栅极结构。本发明采用石墨烯薄膜覆盖铟铝氮势垒层表面，有利于解决器件表面缺陷导致隧穿漏电及电流崩塌效应的问题，石墨烯薄膜作为器件的散热层，基于简便的方式提高散热效果，直接形成在铟铝氮势垒层上，从而直接在石墨烯薄膜上制备电极，欧姆接触电阻得到有效降低。铟铝氮势垒层/氮化镓层器件在工作时，工作发热导致的温度升高会时铟铝氮材料中缺陷增多，导致栅极至铟铝氮势垒层的缺陷辅助隧穿漏电增大，通过覆盖石墨烯薄膜减弱了栅极隧穿电流。
Description
技术领域
本发明属于集成电路制造技术领域，特别是涉及一种基于石墨烯覆盖层的氮化镓器件结构及其制备方法。
背景技术
目前，一些半导体器件结构的制备中得到的欧姆接触电阻不够理想，例如，现有的GaN HEMT(高电子迁移率晶体管)器件，得到的欧姆接触电阻不够理想。另外，在器件制备过程中，离子注入技术需要后续高温退火处理来激活注入离子，同时恢复因离子注入带来的材料晶格损伤，对材料会有损伤，而且离子激活率也不够高，所以欧姆接触电阻一直制约着GaN器件往更高频方向发展。同时，GaN器件表面缺陷对器件性能有很大影响，会造成缺陷辅助隧穿漏电及电流崩塌效应，也会影响器件线性度，通常需覆盖钝化层，但传统介质钝化层，如SiO2、SiN很难保证界面缺陷在较低范围内，也因其较低热导率很难帮助器件散热，因此，在选择薄膜覆盖材料、工艺的时候，难以兼顾性能、散热、可行性等多重因素。
因此，如何提供一种半导体器件结构及制备方法，以解决现有技术中上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于石墨烯覆盖层的半导体器件结构及其制备方法，用于解决现有技术中欧姆接触电阻不够理想以及GaN器件表面缺陷难以有效解决等问题。
为实现上述目的及其他相关目的，本发明提供一种基于石墨烯覆盖层的半导体器件结构的制备方法，所述制备方法包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成外延结构，所述外延结构包括氮化镓层及形成于所述氮化镓层表面的铟铝氮势垒层；
于所述铟铝氮势垒层表面形成石墨烯薄膜；
于所述石墨烯薄膜表面形成源极电极及漏极电极；
于所述源极电极及所述漏极电极之间的所述外延结构上定义出栅极开口，所述栅极开口穿过所述石墨烯薄膜显露所述铟铝氮势垒层；
于所述栅极开口对应的所述铟铝氮势垒层上形成介质钝化层，并于所述介质钝化层上形成栅极结构，以制备氮化镓器件。
可选地，所述外延结构还包括缓冲层，所述缓冲层形成于所述半导体衬底上，且所述氮化镓层形成于所述缓冲层上。
可选地，形成所述源极电极及所述漏极电极的步骤包括：
于所述石墨烯薄膜上形成刻蚀掩膜材料层；
通过光刻工艺于所述刻蚀掩膜材料层上形成源极电极开口及漏极电极开口，且所述源极电极开口及所述漏极电极开口均显露所述石墨烯薄膜；
于所述源极电极开口对应的所述石墨烯薄膜表面沉积源极电极，并于所述漏极电极开口对应的所述石墨烯薄膜表面沉积漏极电极。
可选地，于所述外延结构上定义出所述栅极开口的步骤包括：
于所述源极电极及所述漏极电极表面及二者周围的所述石墨烯薄膜上形成遮蔽钝化层，且所述遮蔽钝化层中形成有刻蚀开口；
以所述遮蔽钝化层作为刻蚀掩膜进行刻蚀，以去除所述刻蚀开口对应位置的所述石墨烯薄膜形成所述栅极开口。
可选地，采用原子层刻蚀工艺刻蚀去除所述石墨烯薄膜以形成所述栅极开口，采用原子层沉积工艺形成所述介质钝化层，且所述石墨烯薄膜的刻蚀工艺及所述介质钝化层的沉积工艺基于同一反应腔室。
可选地，所述铟铝氮势垒层的构成包括InxAl1-xN层，其中，x的取值范围介于0.12-0.2之间。
可选地，所述铟铝氮势垒层的厚度介于5nm-10nm之间，所述氮化镓层的厚度介于0.8μm-1.2μm之间，所述石墨烯薄膜的厚度介于1原子层-5原子层之间。
本发明还提供一种基于石墨烯覆盖层的半导体器件结构，其中，所述半导体器件结构优选采用本发明的半导体器件结构的制备方法制备得到，当然也可以采用其他方式，所述半导体器件结构包括：
半导体衬底；
外延结构，形成于所述半导体衬底上，所述外延结构包括氮化镓层及形成于所述氮化镓层表面的铟铝氮势垒层；
石墨烯薄膜，形成于所述铟铝氮势垒层表面；
源极电极及漏极电极，均形成于所述石墨烯薄膜表面；
介质钝化层，穿过所述石墨烯薄膜形成于所述铟铝氮势垒层上；
栅极结构，形成于介质钝化层上，以形成氮化镓器件。
可选地，所述外延结构还包括缓冲层，所述缓冲层形成于所述半导体衬底上，且所述氮化镓层形成于所述缓冲层上。
可选地，所述半导体器件结构还包括具有刻蚀开口的遮蔽钝化层，所述遮蔽钝化层形成于所述源极电极、所述漏极电极及其周围的所述石墨烯薄膜的表面，且所述介质钝化层及所述栅极结构对应所述刻蚀开口形成。
可选地，所述介质钝化层包括原子层沉积工艺形成的高介电常数介质层，所述介质钝化层的厚度介于3nm-12nm之间。
可选地，所述铟铝氮势垒层的构成包括InxAl1-xN层，其中，x的取值范围介于0.12-0.2之间。
可选地，所述铟铝氮势垒层的厚度介于5nm-10nm之间，所述氮化镓层的厚度介于0.8μm-1.2μm之间，所述石墨烯薄膜的厚度介于1原子层-5原子层之间。
如上所述，本发明的基于石墨烯覆盖层的半导体器件结构及其制备方法，采用石墨烯薄膜覆盖铟铝氮势垒层表面，起到器件表面有效钝化作用，有利于解决器件表面缺陷对器件性能影响导致隧穿漏电及电流崩塌效应的问题，石墨烯薄膜还可以作为器件的散热层，基于简便的方式提高散热效果，另外，石墨烯薄膜还可以直接形成在铟铝氮势垒层上，从而直接在石墨烯薄膜上制备电极，欧姆接触电阻得到有效降低。同时，铟铝氮势垒层/氮化镓层器件在工作时，工作发热导致的温度升高会时铟铝氮材料中缺陷增多，从而导致栅极至铟铝氮势垒层的缺陷辅助隧穿漏电增大，影响器件性能，而通过覆盖石墨烯薄膜，减弱了栅极隧穿电流。
附图说明
图1显示为本发明半导体器件结构制备的工艺流程图。
图2显示为本发明实施例中半导体器件结构制备中提供半导体衬底的结构示意图。
图3显示为本发明实施例中半导体器件结构制备中形成外延结构的结构示意图。
图4显示为本发明实施例中半导体器件结构制备中形成外延结构一示例的结构示意图。
图5显示为本发明实施例中半导体器件结构制备中形成石墨烯薄膜的结构示意图。
图6显示为本发明实施例中半导体器件结构制备中形成刻蚀掩膜层的结构示意图。
图7显示为本发明实施例中半导体器件结构制备中形成源极电极及漏极电极的示意图。
图8显示为本发明实施例中半导体器件结构制备中形成遮蔽钝化材料层结构示意图。
图9显示为本发明实施例中半导体器件结构制备中形成遮蔽钝化层的结构示意图。
图10显示为本发明实施例中半导体器件结构制备中形成栅极开口的结构示意图。
图11显示为本发明实施例中半导体器件结构制备中形成介质钝化层的结构示意图。
图12显示为本发明实施例中半导体器件结构制备中形成栅极结构的结构示意图。
元件标号说明
100 半导体基底
101 半导体衬底
102 外延结构
103 缓冲层
104 氮化镓层
105 铟铝氮势垒层
106 石墨烯薄膜
107 刻蚀掩膜层
107a 源极电极开口
107b 漏极电极开口
108 源极电极
109 漏极电极
110 遮蔽钝化材料层
111 遮蔽钝化层
111a 刻蚀开口
112 栅极开口
113 介质钝化层
114 栅极结构
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种基于石墨烯覆盖层的半导体器件结构的制备方法，所述制备方法包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成外延结构，所述外延结构包括氮化镓层及形成于所述氮化镓层表面的铟铝氮势垒层；
于所述铟铝氮势垒层表面形成石墨烯薄膜；
于所述石墨烯薄膜表面形成源极电极及漏极电极；
于所述源极电极及所述漏极电极之间的所述外延结构上定义出栅极开口，所述栅极开口穿过所述石墨烯薄膜显露所述铟铝氮势垒层；
于所述栅极开口对应的所述铟铝氮势垒层上形成介质钝化层，并于所述介质钝化层上形成栅极结构，以制备氮化镓器件。
下面将结合附图详细说明本发明的半导体器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明半导体器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了一种示例中的半导体器件结构的制备步骤。
如图1中的S1及图2所示，提供半导体衬底101。所述半导体衬底101可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底、SiC衬底等等，在其它实施例中，所述半导体衬底101还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述半导体衬底101还可以为叠层结构，例如硅/锗硅叠层等，本实施例中，所述半导体衬底101为Si(111)衬底，利用硅作为衬底，可在大尺寸晶圆上实现GaN材料的异质外延，节省了单位尺寸外延成本。
如图1中的S2及图3-4所示，于所述半导体衬底101上形成外延结构102，所述外延结构102包括氮化镓层及形成于所述氮化镓层表面的铟铝氮势垒层。在一示例中，参见图4所示，所述外延结构102还包括缓冲层103，所述缓冲层103形成于所述半导体衬底101上，且所述氮化镓层104形成于所述缓冲层103上，于所述半导体衬底101上形成所述外延结构102的步骤包括：于所述半导体衬底101上外延形成缓冲层103，于所述缓冲层103上外延形成所述氮化镓层104，于所述氮化镓层104上外延形成铟铝氮势垒层(InAlN势垒层)105。上述各材料层均可以采用外延的工艺制备。
具体的，在一示例中，所述缓冲层103包括AlyGa1-yN层，其中，0<y<1，例如，可以选择为0.1、0.15、0.2等，另外，所述缓冲层103的厚度选择为2-5μm，例如，3μm、4μm，所述缓冲层103用以释放因晶格不匹配产生的应力。所述氮化镓层104作为沟道层，其厚度介于0.8μm-1.2μm之间，例如，可以为1μm。
如图1中的S3及图5所示，于所述铟铝氮势垒层105表面形成石墨烯(graphene)薄膜106。其中，所述石墨烯薄膜106可通过MOCVD制备，MOCVD制备石墨烯薄膜有利于进行厚度控制，或者采用胶带剥离的方法，转移到所述铟铝氮势垒层105表面，利用薄膜转移法，把CVD制备或剥离的石墨烯薄膜转移到InAlN材料表面上，胶带剥离获得的石墨烯薄膜厚度相对较厚，但工艺简单，成本较低，具体工艺可根据所需膜厚需求而定。本发明的方案中，采用所述石墨烯薄膜106覆盖所述铟铝氮势垒层10表面，起到器件表面有效钝化作用，有利于解决器件表面缺陷对器件性能影响导致电流崩塌效应的问题，还可以作为器件的散热层，由于石墨烯散热性能优异，可以在器件工作时及时散热，从而保证器件工作的稳定性，基于简便的方式提高散热效果，另外，石墨烯薄膜还可以直接形成在本发明设计的所述铟铝氮势垒层上，从而直接在石墨烯薄膜上制备电极，欧姆接触电阻得到有效降低。同时，InAlN/GaN(所述铟铝氮势垒层105/所述氮化镓层104)器件在工作时，工作发热导致的温度升高会时InAlN材料中缺陷增多，从而导致栅极至InAlN的隧穿漏电增大，影响器件性能，而通过覆盖石墨烯薄膜，减弱了栅极隧穿电流，其中，石墨烯可以增强散热，即把工作产生的热量及时外散，从而降低了缺陷积累的可能。而且通过覆盖石墨烯，界面缺陷降低，界面缺陷及InAlN内缺陷总体降低，减弱了缺陷辅助隧穿电流(trap assistedtunneling)。
其中，石墨烯作为二维材料，无悬挂键，抑制了InAlN/Graphene界面因悬挂键产生的缺陷，Graphene/InAlN界面特性较好，而此缺陷是造成器件工作过程中电流崩塌的主因，因此通过石墨烯覆盖，可起到器件表面有效钝化作用，有利于解决上述问题，同时，在一对比例中，采用覆盖一层绝缘层介质，作为钝化层，如选择SiNx、Al2O3等的方式，这种方式工艺条件苛刻，而且效果不够理想，在大功率应用的时候也额外增加了介质热阻，而选择石墨烯薄膜覆盖材料及其工艺，有利于兼顾性能、散热、可行性等多重因素，同时，相比于其他钝化层/InAlN界面，界面缺陷要少。另外，石墨烯薄膜作为覆盖层，电阻率为10-8ohm/m，低于铜的1.68*10-8ohm/m，因此在后续制作源极电极和漏极电极的时候，无需额外刻蚀graphene/InAlN材料，省去了工艺步骤，同时也避免了因刻蚀造成的材料损伤。此外，石墨烯薄膜作为覆盖层，热导率高达3000-5000W/mK，远高于铜的400W/mK，因此是非常有效的散热材料，有别于传统金属或金刚石热沉制作于器件底部，石墨烯作为散热材料直接覆盖在器件表面上，散热更为有效，可用于高频应用，而且工艺简便。
另外，作为示例，所述铟铝氮势垒层105的构成包括InxAl1-xN层，x的取值范围介于0.12-0.2之间，例如，所述铟铝氮势垒层105可以选择为In0.13Al0.87N层、In0.15Al0.85N层、In0.17Al0.83N层、In0.18Al0.82N层。基于所述铟铝氮势垒层105构成的上述设计，一方面，上述设计的铟铝氮势垒层105与GaN材料晶格匹配，且自发极化很强，因此在GaN沟道内诱导的2DEG(二维电子气)浓度很高，比传统的AlGaN/GaN或AlGaN/AlN/GaN异质结高了接近一倍。而且沉积相较于AlGaN(15-30nm)更薄的InAlN就能实现较高的二维电子气密度，缩短了栅金属电极到沟道的距离，增强了栅控能力。另一方面，进行上述铟铝氮势垒层的设计，还有利于提高所述本发明中铟铝氮势垒层105与上层石墨烯薄膜的界面接触特性。
在一示例中，所述铟铝氮势垒层105的厚度介于5nm-10nm之间，例如，可以是6nm、7nm、8nm等，所述石墨烯薄膜的厚度介于1原子层-5原子层之间，例如可以是2原子层、3原子层、4原子层，所述氮化镓层的厚度介于0.8μm-1.2μm之间，如可以是1μm。以进一步有利于各材料层在本发明的方案中更好的发挥作用。所述铟铝氮势垒层105形成于所述氮化镓层104上，以基于所述铟铝氮势垒层105在所述氮化镓层104中形成合适位置的二维电子气表面，例如，基于所述铟铝氮势垒层105的元素构成以及的厚度进行控制。
另外，在一示例中，直接在所述氮化镓层104上形成所述铟铝氮势垒层105，即二者直接接触，其中，在一示例中，所述铟铝氮势垒层105的构成包括InxAl1-xN层，x的取值范围介于0.12-0.2之间，例如，所述铟铝氮势垒层105可以选择为In0.13Al0.87N层、In0.15Al0.85N层、In0.17Al0.83N层、In0.18Al0.82N层。所述铟铝氮势垒层105直接在GaN上，二者晶格匹配良好，因此在保证沉积薄膜质量的同时相应的沉积厚度可以提高，从而提高二维电子气密度，而且无需在二者之间插入其他材料层可以满足极化效果，从而可以避免因为插入层的存在拉远了栅极金属至沟道的距离的问题，有利于提高栅极控制能力。
如图1中的S4及图6-7所示，于所述石墨烯薄膜106表面形成源极电极108及漏极电极109。在一示例中，可以在所述石墨烯薄膜106的表面直接沉积所述源极电极108以及漏极电极109，其中，上述金属电极薄膜直接沉积在所述石墨烯薄膜106上，无需利用干法刻蚀刻蚀掉传统工艺中的势垒材料，避免了刻蚀造成的材料损伤。另外，由于石墨烯的电阻率为10-8ohm/m，相比于铜的1.68*10-8ohm/m，因此通过石墨烯覆盖源、漏极，欧姆接触电阻得到有效降低。在一示例中，所述源极电极108及所述漏极电极109的材料可以是Ti/Al/Ni/Au。
具体的，在一示例中，形成所述源极电极108及所述漏极电极109的步骤包括：
首先，于所述石墨烯薄膜106上形成刻蚀掩膜材料层(图中未示出)；
接着，如图6所示，通过光刻工艺于所述刻蚀掩膜材料层上形成源极电极开口107a及漏极电极开口107b，所述刻蚀掩膜材料层转换成刻蚀掩膜层107，以基于所述刻蚀掩膜层107继续向下刻蚀，其中，所述源极电极开口107a及所述漏极电极开口107b均显露所述石墨烯薄膜106，以用于后续制备源极电极及漏极电极；
接着，如图7所示，于所述源极电极开口107a对应的所述石墨烯薄膜106表面沉积源极电极108，并于所述漏极电极开口107b对应的所述石墨烯薄膜106表面沉积漏极电极109。当然，还可以包括去除剩余的所述刻蚀掩膜层107的步骤。
如图1中的S5及图8-10所示，于所述源极电极108及所述漏极电极109之间的所述外延结构102上定义出栅极开口112，所述栅极开口112穿过所述石墨烯薄膜106显露所述铟铝氮势垒层105，以用于后续制备栅极结构。
作为一示例，于所述外延结构102上定义出所述栅极开口112的步骤包括：
首先，如图8-9所示，于所述源极电极108及所述漏极电极109表面及二者周围的所述石墨烯薄膜106上形成遮蔽钝化层111，且所述遮蔽钝化层111中形成有刻蚀开口111a，其中，所述遮蔽钝化层111的形成可以是先在所述源极电极108及所述漏极电极109表面及二者周围的所述石墨烯薄膜106上形成连续的遮蔽钝化材料层110，所述遮蔽钝化材料层110的材料包括但不限于SiN，其形成工艺可以是化学气相沉积工艺(CVD)，在一示例中，其厚度介于200-500nm之间，如可以是250nm、300nm或350nm，然后，再利用光刻工艺刻蚀栅极区域，形成所述刻蚀开口111a，得到可以作为后续刻蚀掩膜板的所述遮蔽钝化层111。
接着，如图10所示，以所述遮蔽钝化层111作为刻蚀掩膜进行刻蚀，以去除所述刻蚀开口111a对应位置的所述石墨烯薄膜106形成所述栅极开口112。该步骤中，对所述石墨烯薄膜106进行刻蚀，以显露所述铟铝氮势垒层105，从而可以基于其后续制备栅极结构。
如图1中的S6及图11-12所示，于所述栅极开口112对应的所述铟铝氮势垒层105上形成介质钝化层113，并于所述介质钝化层113上形成栅极结构114，以制备氮化镓器件。在一示例中，所述介质钝化层113选择为高介电常数介质层，如Al2O3，所述介质钝化层113的厚度介于3nm-12nm之间，例如，可以为4nm、5nm、6nm、8nm，所述介质钝化层113可以作为器件的栅极介质层，还可以作为钝化层，在一示例中，所述介质钝化层113覆盖刻蚀显露的所述铟铝氮势垒层105还覆盖上一步骤中刻蚀后的所述遮蔽钝化层111，如图11所示。
作为示例，采用原子层刻蚀工艺(ALE)刻蚀去除所述石墨烯薄膜106以形成所述栅极开口111a，采用原子层沉积工艺(ALD)形成所述介质钝化层113，且所述石墨烯薄膜106的刻蚀工艺及所述介质钝化层113的沉积工艺基于同一反应腔室完成。一方面，采用原子层刻蚀工艺(ALE)刻蚀去除所述石墨烯薄膜106，由于ALE刻蚀技术几乎为无损伤刻蚀，且刻蚀方式是逐层原子层进行刻蚀，可以很好的对1-5层原子层石墨烯进行刻蚀。另一方面，再利用ALD沉积所述介质钝化层113，其沉积工艺与所述石墨烯薄膜106的刻蚀是在一个反应腔内进行，因此可以在不拿出样品的条件下，结束完石墨烯薄膜刻蚀后即可沉积所述介质钝化层113，传统工艺中沉积栅氧之前一般需要对材料表面进行清洁，并尽可能避免或缩短材料表面暴露于空气中的时间，从而抑制界面缺陷，如半导体/氧化层界面缺陷，而本示例通过ALE与ALD相结合的方式，避免了样品暴露，工艺简便，直接沉积所述介质钝化层113，避免了样品移出反应腔体造成的表面污染。
另外，形成所述介质钝化层113后，在其上形成栅极结构114，所述栅极结构114可以是Ni/Au结构层。在一示例中，在所述遮蔽钝化层111保留的情况下形成后续的所述介质钝化层113以及栅极结构114，在所述源极电极108以及漏极电极109形成之后，可以基于所述遮蔽钝化层111以及所述介质钝化层113的厚度定义出栅极结构114的尺寸。在一示例中，所述栅极结构114包括形成在所述遮蔽钝化层111之间的栅极层以及形成在所述栅极层上的栅帽，如图12所示的栅极结构，该示例中，光刻步骤只需定义所述栅帽的尺寸，栅长的尺寸已由所述遮蔽钝化层111定义出，且所述栅帽的尺寸可以没有严格对准要求。另外，在其他实施例中，如果所需制备栅脚尺寸较小，或者说所需栅帽为非对称结构，如Γ型，则可通过光刻，利用不同剂量、光刻树脂分别定义栅脚、栅帽。这些可以根据所需器件形貌、要求而进行工艺挑选。
如图12所示，参见图1-11，本发明还提供一种基于石墨烯覆盖层的半导体器件结构，其中，所述半导体器件结构优选采用本发明的半导体器件结构的制备方法制备得到，当然也可以采用其他方式，所述半导体器件结构的各特征及其相关描述可以参见本实施例在半导体器件结构制备方法中的描述，在此不再赘述，所述半导体器件结构包括：
半导体衬底101；
外延结构102，形成于所述半导体衬底101上，所述外延结构102包括氮化镓层104及形成于所述氮化镓层104表面的铟铝氮势垒层105；
石墨烯薄膜106，形成于所述铟铝氮势垒层105表面；
源极电极108及漏极电极109，均形成于所述石墨烯薄膜106表面；
介质钝化层113，穿过所述石墨烯薄膜106形成于所述铟铝氮势垒层105上；
栅极结构114，形成于介质钝化层113上，以形成氮化镓器件。
作为示例，所述外延结构102还包括缓冲层103，所述缓冲层103形成于所述半导体衬底101上，且所述氮化镓层104形成于所述缓冲层103上。
作为示例，所述半导体器件结构还包括具有刻蚀开口的遮蔽钝化层111，所述遮蔽钝化层111形成于所述源极电极108、所述漏极电极109及其周围的所述石墨烯薄膜106的表面，且所述介质钝化层113及所述栅极结构114对应所述刻蚀开口形成。
作为示例，所述介质钝化层113包括原子层沉积工艺形成的高介电常数介质层，所述介质钝化层113的厚度介于3nm-12nm之间。
作为示例，所述铟铝氮势垒层105的构成包括InxAl1-xN层，其中，x的取值范围介于0.12-0.2之间。
作为示例，所述铟铝氮势垒层105的厚度介于5nm-10nm之间，所述氮化镓层105的厚度介于0.8μm-1.2μm之间，所述石墨烯薄膜106的厚度介于1原子层-5原子层之间。
综上所述，本发明的基于石墨烯覆盖层的半导体器件结构及其制备方法，采用石墨烯薄膜覆盖铟铝氮势垒层表面，起到器件表面有效钝化作用，有利于解决器件表面缺陷对器件性能影响导致电流崩塌效应的问题，石墨烯薄膜还可以作为器件的散热层，基于简便的方式提高散热效果，另外，石墨烯薄膜还可以直接形成在铟铝氮势垒层上，从而直接在石墨烯薄膜上制备电极，欧姆接触电阻得到有效降低。同时，铟铝氮势垒层/氮化镓层器件在工作时，工作发热导致的温度升高会时铟铝氮材料中缺陷增多，从而导致栅极至铟铝氮势垒层的隧穿漏电增大，影响器件性能，而通过覆盖石墨烯薄膜，减弱了栅极隧穿电流。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种基于石墨烯覆盖层的氮化镓器件结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成外延结构，所述外延结构包括氮化镓层及形成于所述氮化镓层表面的铟铝氮势垒层；
于所述铟铝氮势垒层表面形成石墨烯薄膜；
于所述石墨烯薄膜表面形成源极电极及漏极电极；
于所述源极电极及所述漏极电极之间的所述外延结构上定义出栅极开口，所述栅极开口穿过所述石墨烯薄膜显露所述铟铝氮势垒层；
于所述栅极开口对应的所述铟铝氮势垒层上形成介质钝化层，并于所述介质钝化层上形成栅极结构，以制备氮化镓器件。
2.根据权利要求1所述的基于石墨烯覆盖层的氮化镓器件结构的制备方法，其特征在于，所述外延结构还包括缓冲层，所述缓冲层形成于所述半导体衬底上，且所述氮化镓层形成于所述缓冲层上。
3.根据权利要求1所述的基于石墨烯覆盖层的氮化镓器件结构的制备方法，其特征在于，形成所述源极电极及所述漏极电极的步骤包括：
于所述石墨烯薄膜上形成刻蚀掩膜材料层；
通过光刻工艺于所述刻蚀掩膜材料层上形成源极电极开口及漏极电极开口，且所述源极电极开口及所述漏极电极开口均显露所述石墨烯薄膜；
于所述源极电极开口对应的所述石墨烯薄膜表面沉积源极电极，并于所述漏极电极开口对应的所述石墨烯薄膜表面沉积漏极电极。
4.根据权利要求1所述的基于石墨烯覆盖层的氮化镓器件结构的制备方法，其特征在于，于所述外延结构上定义出所述栅极开口的步骤包括：
于所述源极电极及所述漏极电极表面及二者周围的所述石墨烯薄膜上形成遮蔽钝化层，且所述遮蔽钝化层中形成有刻蚀开口；
以所述遮蔽钝化层作为刻蚀掩膜进行刻蚀，以去除所述刻蚀开口对应位置的所述石墨烯薄膜形成所述栅极开口。
5.根据权利要求4所述的基于石墨烯覆盖层的氮化镓器件结构的制备方法，其特征在于，采用原子层刻蚀工艺刻蚀去除所述石墨烯薄膜以形成所述栅极开口，采用原子层沉积工艺形成所述介质钝化层，且所述石墨烯薄膜的刻蚀工艺及所述介质钝化层的沉积工艺基于同一反应腔室。
6.根据权利要求1-5中任意一项所述的基于石墨烯覆盖层的氮化镓器件结构的制备方法，其特征在于，所述铟铝氮势垒层的构成包括InxAl1-xN层，其中，x的取值范围介于0.12-0.2之间。
7.根据权利要求6所述的基于石墨烯覆盖层的氮化镓器件结构的制备方法，其特征在于，所述铟铝氮势垒层的厚度介于5nm-10nm之间，所述氮化镓层的厚度介于0.8μm-1.2μm之间，所述石墨烯薄膜的厚度介于1原子层-5原子层之间。
8.一种基于石墨烯覆盖层的氮化镓器件结构，其特征在于，所述半导体器件结构包括：
半导体衬底；
外延结构，形成于所述半导体衬底上，所述外延结构包括氮化镓层及形成于所述氮化镓层表面的铟铝氮势垒层；
石墨烯薄膜，形成于所述铟铝氮势垒层表面；
源极电极及漏极电极，均形成于所述石墨烯薄膜表面；
介质钝化层，穿过所述石墨烯薄膜形成于所述铟铝氮势垒层上；
栅极结构，形成于介质钝化层上，以形成氮化镓器件。
9.根据权利要求8所述的基于石墨烯覆盖层的氮化镓器件结构，其特征在于，所述外延结构还包括缓冲层，所述缓冲层形成于所述半导体衬底上，且所述氮化镓层形成于所述缓冲层上。
10.根据权利要求8所述的基于石墨烯覆盖层的氮化镓器件结构，其特征在于，所述半导体器件结构还包括具有刻蚀开口的遮蔽钝化层，所述遮蔽钝化层形成于所述源极电极、所述漏极电极及其周围的所述石墨烯薄膜的表面，且所述介质钝化层及所述栅极结构对应所述刻蚀开口形成。
11.根据权利要求8所述的基于石墨烯覆盖层的氮化镓器件结构，其特征在于，所述介质钝化层包括原子层沉积工艺形成的高介电常数介质层，所述介质钝化层的厚度介于3nm-12nm之间。
12.根据权利要求8-11中任意一项所述的基于石墨烯覆盖层的氮化镓器件结构，其特征在于，所述铟铝氮势垒层的构成包括InxAl1-xN层，其中，x的取值范围介于0.12-0.2之间。
13.根据权利要求12所述的基于石墨烯覆盖层的氮化镓器件结构，其特征在于，所述铟铝氮势垒层的厚度介于5nm-10nm之间，所述氮化镓层的厚度介于0.8μm-1.2μm之间，所述石墨烯薄膜的厚度介于1原子层-5原子层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010274353.6A CN111446289B (zh) | 2020-04-09 | 2020-04-09 | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010274353.6A CN111446289B (zh) | 2020-04-09 | 2020-04-09 | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111446289A true CN111446289A (zh) | 2020-07-24 |
| CN111446289B CN111446289B (zh) | 2020-11-20 |
Family
ID=71652833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010274353.6A Active CN111446289B (zh) | 2020-04-09 | 2020-04-09 | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111446289B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130001516A1 (en) * | 2010-03-15 | 2013-01-03 | Arthur Foster Hebard | Graphite and/or graphene semiconductor devices |
| CN102945859A (zh) * | 2012-11-07 | 2013-02-27 | 电子科技大学 | 一种GaN异质结HEMT器件 |
| CN105304689A (zh) * | 2015-11-12 | 2016-02-03 | 中国科学院上海微系统与信息技术研究所 | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 |
| CN106298905A (zh) * | 2016-04-15 | 2017-01-04 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
| CN107591444A (zh) * | 2016-07-08 | 2018-01-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 增强型晶体管及其制作方法 |
| CN109473472A (zh) * | 2018-12-27 | 2019-03-15 | 张家港意发功率半导体有限公司 | 半导体器件及其制造方法 |
| CN110556422A (zh) * | 2018-06-01 | 2019-12-10 | 苏州捷芯威半导体有限公司 | 半导体器件及制造方法 |
| CN110875383A (zh) * | 2018-08-30 | 2020-03-10 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
-
2020
- 2020-04-09 CN CN202010274353.6A patent/CN111446289B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130001516A1 (en) * | 2010-03-15 | 2013-01-03 | Arthur Foster Hebard | Graphite and/or graphene semiconductor devices |
| CN102945859A (zh) * | 2012-11-07 | 2013-02-27 | 电子科技大学 | 一种GaN异质结HEMT器件 |
| CN105304689A (zh) * | 2015-11-12 | 2016-02-03 | 中国科学院上海微系统与信息技术研究所 | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 |
| CN106298905A (zh) * | 2016-04-15 | 2017-01-04 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
| CN107591444A (zh) * | 2016-07-08 | 2018-01-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 增强型晶体管及其制作方法 |
| CN110556422A (zh) * | 2018-06-01 | 2019-12-10 | 苏州捷芯威半导体有限公司 | 半导体器件及制造方法 |
| CN110875383A (zh) * | 2018-08-30 | 2020-03-10 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN109473472A (zh) * | 2018-12-27 | 2019-03-15 | 张家港意发功率半导体有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111446289B (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103094335B (zh) | 高电子迁移率晶体管及其形成方法 | |
| TWI656644B (zh) | 異質結構功率電晶體以及製造異質結構半導體裝置的方法 | |
| CN103579328B (zh) | 高电子迁移率晶体管及其制造方法 | |
| US8912573B2 (en) | Semiconductor device containing HEMT and MISFET and method of forming the same | |
| US20150263134A1 (en) | Gate-all-around metal-oxide-semiconductor transistors with gate oxides | |
| CN103915492A (zh) | 高电子迁移率晶体管及其形成方法 | |
| US10424643B2 (en) | Diamond air bridge for thermal management of high power devices | |
| CN103545360A (zh) | 高电子迁移率晶体管及其形成方法 | |
| CN103296077B (zh) | 半导体结构及其形成方法 | |
| CN108987474A (zh) | 一种增强型高电子迁移率晶体管及其制备方法 | |
| CN103000516B (zh) | 形成半导体结构的方法 | |
| CN103050511B (zh) | 半导体结构及形成半导体结构的方法 | |
| CN109841569A (zh) | 具有增强的栅极接触件和阈值电压的栅极结构及其方法 | |
| CN107170818A (zh) | 半导体器件 | |
| CN113035783B (zh) | 石墨烯器件与GaN器件异质集成结构及制备方法 | |
| CN105308721B (zh) | 在氮化镓器件和集成电路中制备自对准隔离的方法 | |
| CN111446289B (zh) | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 | |
| CN113793805B (zh) | GaN基HEMT器件及其制备方法 | |
| CN109727863A (zh) | 一种基于自对准工艺的AlGan/GaN HEMT器件结构及制作方法 | |
| CN113053748B (zh) | GaN器件及制备方法 | |
| CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
| CN113035934B (zh) | GaN基HEMT器件及其制备方法 | |
| CN111509041B (zh) | 半导体器件及其制造方法 | |
| US20220384632A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US11823896B2 (en) | Conductive structure formed by cyclic chemical vapor deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |