CN107591444A

CN107591444A - 增强型晶体管及其制作方法

Info

Publication number: CN107591444A
Application number: CN201610532567.2A
Authority: CN
Inventors: 付凯; 何涛; 张宝顺
Original assignee: Suzhou Institute of Nano Tech and Nano Bionics of CAS
Current assignee: Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date: 2016-07-08
Filing date: 2016-07-08
Publication date: 2018-01-16
Anticipated expiration: 2036-07-08
Also published as: CN107591444B

Abstract

本发明提供一种增强型晶体管，包括衬底以及依次形成于所述衬底上的背势垒层、沟道层和异质层，所述异质层上设置有一高迁移率薄膜层，所述高迁移率薄膜层定义出源极区、漏极区和栅极区，所述源极区和漏极区分别连接有源电极和漏电极，所述栅极区被刻蚀形成一暴露出所述异质层的窗口；所述高迁移率薄膜层上依次形成有绝缘介质层和栅电极，所述栅电极在所述高迁移率薄膜层上的投影至少完全覆盖所述窗口。本发明提供的增强型晶体管及其制作方法，提出了一种实现增强型高迁移率晶体管的解决方案，提升了整个增强型晶体管的电子迁移率和工作频率、降低了整个增强型晶体管的导通损耗和开关损耗、简化了制作工艺及晶体管的结构、降低了制作成本。

Description

增强型晶体管及其制作方法

技术领域

本发明属于半导体技术领域，具体地讲，涉及一种增强型晶体管及其制作方法。

背景技术

近五十多年来，功率器件已经由第一代Si半导体材料发展到第二代GaAs半导体材料，再到目前的第三代SiC/GaN半导体材料。第一代Si半导体功率器件虽然取得了显著的成效，但目前其性能已经接近材料的理论极限，另外随着对频率和功率要求越来越高，第二代GaAs半导体材料由于其禁带宽度窄、击穿电场低等因素，导致GaAs功率器件不能满足现有的技术发展。作为重要的第三代宽禁带半导体材料，氮化镓(GaN)禁带宽度大(3.4eV)、击穿电场高(>3MV/cm)，AlGaN/GaN异质结的二维电子气浓度高(>10¹³cm^-2)、电子饱和漂移速度高(2.8×10⁷cm/s)，且GaN材料的化学惰性和高温稳定性好。因此，AlGaN/GaN高电子迁移率晶体管(HEMT)能够获得很高的击穿电压、功率密度以及极高的工作频率，且开关损耗非常小。

对于GaN材料的晶体管，目前最大的技术难题就是增强型(或常关型)器件的解决方案。由于极化效应的作用，AlGaN/GaN HEMT器件天然形成的是耗尽型的器件，一般需要对栅下的AlGaN等势垒层进行刻蚀，通过消除栅下的极化效应来实现常关型。另一方案是在表面增加一层p型GaN或p型AlGaN，通过能带将2DEG耗尽，但是需要对栅以外的几十纳米厚度的p型GaN或p型AlGaN进行刻蚀，这两种方案都面临刻蚀的均匀性、重复性和引入损伤等问题。还有一种方案是在栅下的AlGaN势垒中注入F离子，通过抬高栅下的能带耗尽2DEG，但是这种方案面临F离子的迁移而产生的高温和长期可靠性问题。此外，这三种方案都会对栅下的电子迁移率造成影响，使栅下迁移率大幅度下降，并且工艺复杂，成本较高。

电子迁移率是影响功率器件工作频率的重要因素，高迁移率薄膜的制备和应用成为当前的研究热点并具有非常大的应用优势，石墨烯等材料的出现和成功制备为各领域的发展注入了新的活力，其非常突出的一个优势是具有非常高的载流子迁移率(室温下可超过200,000cm²/Vs)，远远超过GaN等材料。石墨烯，尤其单层石墨烯可以制作工作频率极高的器件，从而降低开关损耗，缩小整个电子系统的体积。但受到石墨烯本身材料的限制，并不适合制作高功率和高耐压器件。

对于GaN材料的晶体管，电子迁移率约为2000cm²/V·s，远低于石墨烯或其他高迁移率薄膜材料的电子迁移率。对于石墨烯或其他高迁移率薄膜材料晶体管，由于单层石墨烯等没有带隙，所以无法实现关断，即使将栅下的石墨烯等材料刻蚀掉，采用类似Si基MOSFET的反型原理来实现关断，也会由于栅下的迁移率很低无法实现高迁移率的晶体管，无法发挥石墨烯等材料的高迁移率的优势。

发明内容

为了解决上述现有技术存在的问题，本发明提供一种增强型晶体管及其制作方法，能够提高电子迁移率、降低导通电阻、提升工作频率以及降低导通损耗和开关损耗，而且还能够降低了制作的复杂性和成本。

本发明提出的具体技术方案为：提供一种增强型晶体管，包括衬底以及依次形成于所述衬底上的背势垒层、沟道层和异质层，所述异质层上设置有一高迁移率薄膜层，所述高迁移率薄膜层定义出源极区、漏极区和栅极区，所述源极区和漏极区分别连接有源电极和漏电极，所述栅极区被刻蚀形成一暴露出所述异质层的窗口；所述高迁移率薄膜层上依次形成有绝缘介质层和栅电极，所述栅电极在所述高迁移率薄膜层上的投影至少完全覆盖所述窗口。

进一步地，所述高迁移率薄膜层的材质为石墨烯、二硫化钼或黑磷；和/或所述高迁移率薄膜层的厚度为0.1～3纳米。

进一步地，所述异质层包括依次位于所述沟道层上的界面层和盖帽层。

进一步地，所述异质层的厚度为2～7纳米。

进一步地，所述盖帽层的厚度为1～5纳米；和/或所述界面层的厚度为1～2纳米。

进一步地，所述异质层的厚度为2.5～3.5纳米。

进一步地，所述衬底的材质为氮化镓，和/或所述背势垒层的材质为氮化铝镓，和/或所述沟道层的材质为氮化镓，和/或所述界面层的材质为氮化铝，和/或所述盖帽层的材质为氮化镓。

本发明还提供一种如上所述的增强型晶体管的制作方法，包括步骤：

提供一衬底并在所述衬底上依次生长形成背势垒层、沟道层和异质层；

在所述异质层上生长形成高迁移率薄膜层；

在所述高迁移率薄膜层上应用刻蚀工艺制备形成一窗口；

在所述高迁移率薄膜层上分别沉积源电极、漏电极以及绝缘介质层；

在所述绝缘介质层上对应于所述窗口的位置沉积形成栅电极，所述栅电极在所述高迁移率薄膜层上的投影至少完全覆盖所述窗口。

进一步地，生长形成所述高迁移率薄膜层所应用的工艺为化学气相沉积工艺或机械剥离转移工艺。

进一步地，所述刻蚀工艺为氧等离子体刻蚀或反应离子刻蚀或离子束刻蚀。

本发明提供的增强型晶体管及其制作方法，在绝缘介质层与盖帽层之间形成有高迁移率薄膜层，提升了整个增强型晶体管的电子迁移率和工作频率、降低了整个增强型晶体管的导通损耗和开关损耗；而且，高迁移率薄膜层刻蚀形成有与栅电极对应的窗口，使得晶体管能够实现增强型工作模式。此外，本发明提供的增强型晶体管及其制作方法不需要对栅下和栅以外区域进行刻蚀，避免因刻蚀工艺引入的均匀性、重复性和引入损伤问题，简化了制作工艺及晶体管的结构，降低了制作成本。

附图说明

通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：

图1为本发明增强型晶体管的结构示意图；

图2a至图2f为本发明增强型晶体管的制作流程图。

具体实施方式

以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。

参照图1，本实施例提供的增强型晶体管包括衬底10以及依次形成于所述衬底10上的背势垒层20、沟道层30和异质层40，所述异质层40上设置有一高迁移率薄膜层50，所述高迁移率薄膜层50定义出源极区501、漏极区502和栅极区503，所述源极区501和漏极区502分别连接有源电极100和漏电极101，所述栅极区503被刻蚀形成一暴露出所述异质层40的窗口503a；所述高迁移率薄膜层50上依次形成有绝缘介质层60和栅电极102，所述栅电极102在所述高迁移率薄膜层50上的投影至少完全覆盖所述窗口503a。

所述衬底10作为整个增强型晶体管的基板，其材质为氮化镓。背势垒层20的材质为氮化铝镓，沟道层30的材质为氮化镓。源电极100、漏电极101以及栅电极102作为整个增强型晶体管的接触电极，源电极100、漏电极101以及栅电极102的材质为金属。高迁移率薄膜层50的材质为石墨烯、二硫化钼或黑磷，优选的，高迁移率薄膜层50的材质为石墨烯，其中，高迁移率薄膜层的厚度为0.1～3纳米。当加载在源电极100以及栅电极102之间的电压小于增强型晶体管的开启电压时，异质层40与沟道层30的界面处不存在电子，增强型晶体管处于关断状态；当加载在源电极100以及栅电极102之间的电压大于增强型晶体管的开启电压时，异质层40与沟道层30的界面处存在二维电子气(2DEG)，高迁移率薄膜层50以及二维电子气(2DEG)组成电子运输通道，此时，增强型晶体管处于导通状态。

具体的，异质层40的厚度为2～7纳米，优选的，异质层40的厚度为2.5～3.5纳米。其中，异质层40包括依次位于沟道层30上的界面层410以及盖帽层420，盖帽层420的厚度为1～5纳米，界面层230的厚度为1～2纳米。界面层230的材质为氮化铝，盖帽层420的材质为氮化镓。由于异质层40的厚度很薄，从而保证了高迁移率薄膜层50的电子波函数与二维电子气(2DEG)电子波函数的耦合。

参照图2a～图2f所示，本实施例还提供了上述增强型晶体管的制作方法，具体包括以下步骤：

步骤S1、提供一衬底10并在衬底10上依次生长形成背势垒层20、沟道层30和异质层40，其中，生长所采用的工艺为金属有机化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外延(HVPE)，也可以采用其他外延技术(如图2a所示)。

具体的，步骤S1包括依次在衬底10上生长形成背势垒层20、沟道层30、界面层410以及盖帽层420。

步骤S2、在异质层40上生长形成高迁移率薄膜层50，具体的，在盖帽层420上生长形成高迁移率薄膜层50。其中，生长形成高迁移率薄膜层50采用的工艺为化学气相沉积(CVD)或机械剥离转移工艺，当然也可以采用本领域技术人员所熟知的其他工艺，这里不做限定。(如图2b所示)。

步骤S3、在高迁移率薄膜层50上应用刻蚀工艺制备形成一窗口503a，其中，刻蚀工艺采用的是氧等离子体或反应离子刻蚀或离子束刻蚀(如图2c所示)。

步骤S4、在高迁移率薄膜层50上分别沉积源电极100、漏电极101以及绝缘介质层60，其中，沉积源电极100和漏电极101采用的工艺为电子束蒸发或溅射，也可以采用其他金属沉积技术(如图2d所示)；沉积绝缘介质层60采用的工艺为原子层沉积(ALD)或化学气相沉积，也可以采用其他介质层沉积技术(如图2e所示)。

步骤S5、在绝缘介质层60上对应于窗口503a的位置沉积形成栅电极102，所述栅电极102在高迁移率薄膜层50上的投影至少完全覆盖窗口503a，其中，沉积栅电极102的工艺为电子束蒸发或溅射，也可以采用其他金属沉积技术(如图2f所示)。

本发明提供的增强型晶体管及其制作方法，在绝缘介质层60与盖帽层420之间形成有高迁移率薄膜层50，采用石墨烯或其他高迁移率薄膜作为沟道的一部分，大幅度提高器件的电子迁移率，进而降低了整体器件的导通电阻，提升了整个增强型晶体管的电子迁移率和工作频率、降低了整个增强型晶体管的导通损耗和开关损耗；而且，高迁移率薄膜层50刻蚀形成有与栅电极102对应的窗口，使得晶体管能够实现增强型工作模式。此外，本发明提供的增强型晶体管及其制作方法不需要对异质层40进行刻蚀，避免因刻蚀工艺引入的均匀性、重复性和引入损伤问题，器件的整体结构生长得到简化并减少了刻蚀或离子注入等工艺，简化了制作工艺及晶体管的结构，降低了制作成本。

虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims

1.一种增强型晶体管，包括衬底以及依次形成于所述衬底上的背势垒层、沟道层和异质层，其特征在于，所述异质层上设置有一高迁移率薄膜层，所述高迁移率薄膜层定义出源极区、漏极区和栅极区，所述源极区和漏极区分别连接有源电极和漏电极，所述栅极区被刻蚀形成一暴露出所述异质层的窗口；所述高迁移率薄膜层上依次形成有绝缘介质层和栅电极，所述栅电极在所述高迁移率薄膜层上的投影至少完全覆盖所述窗口。

2.根据权利要求1所述的增强型晶体管，其特征在于，所述高迁移率薄膜层的材质为石墨烯、二硫化钼或黑磷；和/或所述高迁移率薄膜层的厚度为0.1～3纳米。

3.根据权利要求1所述的晶体管，其特征在于，所述异质层包括依次位于所述沟道层上的界面层和盖帽层。

4.根据权利要求3所述的增强型晶体管，其特征在于，所述异质层的厚度为2～7纳米。

5.根据权利要求4所述的增强型晶体管，其特征在于，所述盖帽层的厚度为1～5纳米；和/或所述界面层的厚度为1～2纳米。

6.根据权利要求4所述的增强型晶体管，其特征在于，所述异质层的厚度为2.5～3.5纳米。

7.根据权利要求3-6任一所述的增强型晶体管，其特征在于，所述衬底的材质为氮化镓，和/或所述背势垒层的材质为氮化铝镓，和/或所述沟道层的材质为氮化镓，和/或所述界面层的材质为氮化铝，和/或所述盖帽层的材质为氮化镓。

8.一种如权利要求1-7任一所述的增强型晶体管的制作方法，其特征在于，包括步骤：

在所述异质层上生长形成高迁移率薄膜层；

在所述高迁移率薄膜层上应用刻蚀工艺制备形成一窗口；

9.根据权利要求8所述的增强型晶体管的制作方法，其特征在于，生长形成所述高迁移率薄膜层所应用的工艺为化学气相沉积工艺或机械剥离转移工艺。

10.根据权利要求8所述的增强型晶体管的制作方法，其特征在于，所述刻蚀工艺为氧等离子体刻蚀或反应离子刻蚀或离子束刻蚀。