CN103545360A - 高电子迁移率晶体管及其形成方法 - Google Patents

高电子迁移率晶体管及其形成方法 Download PDF

Info

Publication number
CN103545360A
CN103545360A CN201210553817.2A CN201210553817A CN103545360A CN 103545360 A CN103545360 A CN 103545360A CN 201210553817 A CN201210553817 A CN 201210553817A CN 103545360 A CN103545360 A CN 103545360A
Authority
CN
China
Prior art keywords
iii
layer
compound layer
electrode parts
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210553817.2A
Other languages
English (en)
Other versions
CN103545360B (zh
Inventor
黄敬源
游承儒
姚福伟
余俊磊
杨富智
陈柏智
许竣为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103545360A publication Critical patent/CN103545360A/zh
Application granted granted Critical
Publication of CN103545360B publication Critical patent/CN103545360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种高电子迁移率晶体管及其形成方法。半导体结构包括第一III-V化合物层。第二III-V化合物层布置在第一III-V化合物层上且其组成不同于第一III-V化合物层的组成。源极部件和漏极部件布置在第二III-V化合物层上。栅电极布置在源极部件和漏极部件之间的第二III-V化合物层的上方。氟区域嵌入在位于栅电极下面的第二III-V化合物层中。栅极介电层布置在第二III-V化合物层的上方。栅极介电层的氟段位于氟区域上以及栅电极的至少一部分的下面。

Description

高电子迁移率晶体管及其形成方法
技术领域
本公开总体上涉及一种半导体结构，具体地，涉及一种高电子迁移率晶体管(HEMT)以及形成HEMT的方法。
背景技术
在半导体技术中，由于自身的特点，使用III族-V族(或III-V族)半导体化合物形成各种集成电路器件，如高功率场效应晶体管、高频晶体管、或高电子迁移率晶体管(HEMT)。和金属氧化物半导体场效应晶体管(MOSFET)的一般情况一样，HEMT是一种场效应晶体管，其能将具有不同带隙(即，异质结)的两种材料间的结点整合成沟道而非掺杂区。与MOSFET相比，HEMT具有一些吸引人的特点，包括高电子迁移率和高频传输信号的能力等。
从申请的角度来看，增强模式(E-模式)HEMT具有很多优点。E-模式HEMT允许除去负极性电压源，因此降低了电路的复杂度和成本。尽管存在上述的吸引人的特点，但是在开发III-V半导体化合物基的器件方面仍存在一些挑战。已经实施了关于这些III-V半导体化合物的配置和材料方面的各种技术，以尽力和进一步提高晶体管器件的性能。
发明内容
为解决上述问题，本发明提供了一种半导体结构，包括：第一III-V化合物层；第二III-V化合物层，布置在第一III-V化合物层上且其组成不同于第一III-V化合物层，其中，载流子沟道位于第一III-V化合物层和第二III-V化合物层之间；源极部件和漏极部件，布置在第二III-V化合物层上；栅电极，布置在第二III-V化合物层的上方且位于源极部件和漏极部件之间，其中，氟区域嵌入栅电极下方的第二III-V化合物层中；第三III-V化合物层，布置在第二III-V化合物层的上方；以及栅极介电层，布置在第二III-V化合物层的部分的上方以及第三III-V化合物层的整个顶面的上方。
其中，栅极介电层的氟段位于氟区域上以及栅电极的至少一部分的下方。
其中，栅电极下方的载流子沟道包括耗尽区。
其中，栅极介电层的厚度在大约3nm到大约20nm的范围内。
其中，栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。
其中，第三III-V化合物层的宽度小于栅电极的宽度。
其中，氟区域耗尽载流子沟道的一部分。
其中，栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。
该半导体结构进一步包括介电覆盖层，介电覆盖层位于栅极介电层的下方且位于第二III-V化合物层的上方。
其中，源极部件和漏极部件中的每一个均不含有Au但包含Al、Ti或Cu。
此外，还提供了一种半导体结构，包括：氮化镓(GaN)层，布置在基板上；氮化铝镓(AlGaN)层，布置在GaN层上，其中，氟区域嵌入AlGaN层中；P型GaN层，布置在AlGaN层上；源极部件和漏极部件，二者相互隔开且布置在AlGaN层上；栅电极，布置在AlGaN层的上方且位于源极部件和漏极部件之间，其中，栅电极在氟区域的上方；以及栅极介电层的一部分，布置在栅电极和AlGaN层之间，其中，栅极介电层的该部分覆盖P型GaN层。
其中，载流子沟道位于GaN层和AlGaN层之间，载流子沟道包括位于栅电极下方的耗尽区。
栅极介电层的厚度在大约3nm到大约20nm的范围内。
其中，栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。
其中，栅极介电层的该部分与氟区域的大部分重叠。
其中，源极部件和漏极部件中的每一个均不含有Au但包含Al、Ti或Cu。
其中，栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。
此外，还提供了一种形成半导体结构的方法，该方法包括：在第一III-V化合物层上外延生长第二III-V化合物层，其中，载流子沟道位于第一III-V化合物层和第二III-V化合物层之间；在第二III-V化合物层上形成源极部件和漏极部件；在第二III-V化合物层上形成第三III-V化合物层；在第二III-V化合物层的一部分和第三III-V化合物层的顶面上沉积栅极介电层；用氟处理位于第二III-V化合物层的一部分上的栅极介电层；以及在源极部件和漏极部件之间的经处理的栅极介电层上形成栅电极。
其中，处理栅极介电层包括用氟处理第二III-V化合物层的位于栅电极下方的一部分。
其中，处理栅极介电层包括将多种含氟的掺杂物注入栅极介电层和第二III-V化合物层中。
附图说明
通过下列详细的描述和附图，可以理解本发明的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。
图1示出了根据本公开的一个或多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构的截面图。
图2示出了根据本公开的一个或多个实施例的形成具有HEMT的半导体结构的方法的流程图。
图3-图8示出了根据图2所示方法的一个实施例的在不同阶段制造具有HEMT的半导体结构的截面图。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例是示例性实施例，而不用于限制本发明的范围。
根据芯片区域之间的划线，在基板上标记出多个半导体芯片区域。基板要经历多个步骤，如清洗、分层、图案化、蚀刻和掺杂，以形成集成电路。本文中的术语“基板”通常指体基板，在其上形成各种层和器件结构。在一些实施例中，体基板包括硅或化合物半导体，如GaAs、InP、Si/Ge或SiC。这种层的实例包括介电层、掺杂层、多晶硅层或传导层。器件结构的实例包括晶体管、电阻器、和/或电容器，它们通过互连层与附加的集成电路互连。
图1示出了根据本公开的一个或多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构100的截面图。半导体结构100包括基板102。在一些实施例中，基板102包括碳化硅(SiC)基板、蓝宝石基板或硅基板。
半导体结构100还包括形成在两种不同半导体材料层(如，具有不同带隙的材料层)之间的异质结。例如，半导体结构100包括非掺杂窄带隙沟道层和宽带隙n型供体层(donor-supply layer)。在至少一个实施例中，半导体结构100包括形成在基板102上的第一III-V化合物层(或被称为沟道层)104和形成在沟道层104上的第二III-V化合物层(或被称为供体层)106。沟道层104和供体层106是由元素周期表中III-V族元素制成的化合物。但是，在构成元素的组成和/或比率方面，沟道层104和供体层106互不相同。沟道层104无掺杂或非故意掺杂(UID)。在半导体结构100的本实例中，沟道层104包括氮化镓(GaN)层(也被称为GaN层104)。供体层106包括氮化铝镓(AlGaN)层(也被称为AlGaN层106)。GaN层104和AlGaN层106直接相互接触。在其他实例中，沟道层104包括GaAs层或InP层。供体层106包括AlGaAs层或AlInP层。
在一些实施例中，GaN层104是无掺杂。在一些可选的实施例中，GaN层104是非故意掺杂，例如，轻掺杂n型掺杂物，原因是使用一种前体形成GaN层104。在一个实例中，GaN层104的厚度范围在大约0.5微米到大约10微米的范围内。
在一些实施例中，AlGaN层106是非故意掺杂。在一个实例中，AlGaN层106的厚度范围在大约5纳米(nm)到大约50nm。
AlGaN层106和GaN层104之间的带隙存在不连续性。AlGaN层106中的压电效应产生的电子落入GaN层104中，使得在GaN层104中产生高迁移载流子的极薄层108。该极薄层108被称为二维电子气(2-DEG)，其形成载流子沟道(也被称为载流子沟道108)。2-DEG的极薄层108位于AlGaN层106和GaN层104的界面上。因此，因为GaN层104是无掺杂或非故意掺杂，所以载流子沟道具有高电子迁移率，并且，电子可以自由移动而不会发生碰撞或基本上减少了杂质碰撞。
半导体结构100还包括布置在AlGaN层106上且被配置成电连接至载流子沟道108的源极部件和漏极部件。源极部件和漏极部件中的每个都包括金属部件112。在一个实例中，金属部件112不含Au但包括Al、Ti或Cu。
半导体结构100进一步包括布置在AlGaN层106的顶面上的但不被金属部件112占用的介电覆盖层110。介电覆盖层110进一步包括开口和P型GaN结构123，其中，该开口露出用于形成栅电极的AlGaN层106的一部分。介电覆盖层110中的开口宽度大于P型GaN结构123的宽度。介电覆盖层110防止在后续的含有等离子的工艺中损坏下层的AlGaN层106。
半导体结构100进一步包括在第一III-V化合物层104和第二III-V化合物层106中的隔离区114。隔离区114用于将结构100中的HEMT与基板102中的其他器件隔离开。在一个实例中，隔离区114包括具有氧气或氮气的掺杂区。
半导体结构100进一步包括沉积在介电覆盖层110以及源极部件和漏极部件的顶面上的栅极介电层119。栅极介电层119也沿着开口的内表面和AlGaN层106的露出部分上布置。在一个实例中，栅极介电层119的厚度范围在大约3nm到大约20nm的范围内。在一些实例中，栅极介电层119包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。此外，栅极介电层119包括氟段122，该氟段122位于AlGaN层106的露出部分上的介电覆盖层110的开口中。
在一些实施例中，半导体结构100进一步包括保护层(未示出。保护层布置在金属部件112的顶面上以及栅极介电层119的下面。保护层进一步包括开口，该开口与介电覆盖层110中的开口对准。保护层中的开口和介电覆盖层110中的开口的结合开口露出了形成栅电极的P型GaN结构123和AlGaN层106的一部分。保护层还覆盖源极部件和漏极部件，并防止在形成隔离区116的退火工艺过程中露出源极部件和漏极部件。
半导体结构100还包括栅电极128，其布置在源极部件和漏极部件之间的，位于AlGaN层106上方的开口上。栅电极128包括被配置为偏置载流子沟道108的导电材料层。在不同实例中，导电材料层包括难熔金属或其化合物，如，钛(Ti)、氮化钛(TiN)、钛钨合金(TiW)和钨(W)。在另一实例中，导电材料层包括镍(Ni)、金(Au)或铜(Cu)。在一个实例中，栅电极128的至少一部分布置在P型GaN结构123的上方，以及栅极介电层119的氟段122位于P型GaN结构123的任意一侧，以及P型GaN结构123和介电覆盖层110之间的AlGaN层106上方的开口中。
半导体结构100还包括耗尽区126，该耗尽区126位于介电覆盖层110中的开口下面的载流子沟道108中。因为耗尽区126，所以载流子沟道108变成常关型。应该应用正栅极电压导通此HEMT的载流子沟道108。此HEMT也被称为增强模式HEMT，其与耗尽模式HEMT相反。耗尽模式HEMT具有常开载流子沟道，且应该应用负栅电压关断载流子沟道。
半导体结构100进一步包括氟区域124，该氟区域124嵌入在介电覆盖层110的开口下面的(即在栅电极128下面)AlGaN层106中。氟区域124的大部分与P型GaN结构123重叠。氟区域124中的氟原子提供很强的固定负电荷，且有效地耗尽了耗尽区126中的电子。
在上述的实施例中，栅电极128、源/漏极部件以及GaN层104中的载流子沟道108被配置为晶体管。当将电压施加于栅极堆叠时，可以调制晶体管的器件电流。
图2示出了根据本公开的一个或多个实施例的形成具有HEMT的半导体结构的方法200的流程图。现参见图2所示方法200的流程图，在操作201中，提供了第一III-V化合物层。第一III-V化合物层形成在基板上。接着，方法200继续操作202，其中，在第一III-V化合物层上外延生长第二III-V化合物层。方法200继续操作203，其中，在第二III-V化合物层上形成源极部件和漏极部件。方法200继续操作204，其中，栅极介电层沉积在第二III-V化合物层的一部分上。方法200继续操作205，其中，用氟处理在第二III-V化合物层的一部分上的栅极介电层。方法200继续操作206，其中，在源极部件和漏极部件之间的被处理的栅极介电层上形成栅电极。应注意，在图2所示的方法200之前、期间或之后可以进行附加的工艺。
图3-图8示出了根据图2所示方法的一个实施例的在不同阶段制造具有HEMT的半导体结构100的截面图。为了更好地理解本公开的可应用的概念，已经简化了各个实施例。
参见图3，其示出了执行操作201、202、203和204之后的半导体结构100的基板102的一部分的放大截面图。在一些实施例中，基板102包括碳化硅(SiC)基板、蓝宝石基板或硅基板。在基板102上形成第一III-V化合物层104，也被称为沟道层。在图2-图8的实施例中，第一III-V化合物层104是指氮化镓(GaN)层(也被称为GaN层104)。在一些实施例中，通过金属有机物气相外延法(MOVPE)使用含镓前体和含氮前体能够外延生长GaN层104。含镓前体包括三甲基镓(TMG)、三乙基化镓(TEG)或其他适合的化学品。含氮前体包括氨(NH3)、第三丁基联胺(TBAm)、苯肼或其他适合的化学品。在图2-图8的实施例中，GaN层104的厚度范围在大约0.5微米到大约10微米。在其他实施例中，第一III-V化合物层104可包括GaAs层或InP层。
第二III-V化合物层106，也被称为供体层，生长在第一III-V化合物层104上。在第一III-V化合物层104和第二III-V化合物层106之间限定界面。2-DEG的载流子沟道108位于界面上。在至少一个实施例中，第二III-V化合物层106是指氮化铝镓(AlGaN)层(也称为AlGaN层106)。在图2-图8的实施例中，通过MOVPE使用含铝前体、含镓前体和含氮前体在GaN层104上外延生长AlGaN层106。含铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或其他合适的化学品。含镓前体包括TMG、TEG或其他合适的化学品。含氮前体包括氨、TBAm、苯肼或其他合适的化学品。在图2-图8的实施例中，AlGaN层106的厚度在大约5纳米到大约50纳米的范围内。在其他实施例中，第二III-V化合物层106可包括AlGaAs层或AlInP层。
之后，P型GaN层布置在第二III-V化合物层106上。图案化的掩膜层(即光阻层，未示出)形成在P型GaN层的顶面上，并且，执行蚀刻工艺以去除P型GaN层的一部分。采用光刻工艺的结果是，形成P型GaN结构123。
接着，介电覆盖层110沉积在第二III-V化合物层106的顶面107上以及P型GaN结构123的顶面的上方。因此，P型GaN结构123有效地嵌入在介电覆盖层110中。在图2-图8的实施例中，介电覆盖层110的厚度在大约
Figure BDA00002609824400081
到大约
Figure BDA00002609824400082
的范围内。在一些实例中，介电覆盖层110包括SiO2或Si3N4。在一个实例中，介电覆盖层110是Si3N4，且其形成是在未使用等离子体而使用SiH4和NH3的情况下，采用低压化学汽相淀积法(LPCVD)实现的。操作温度在大约650℃到大约800℃之间。操作压力在大约0.1Torr到大约1Torr之间。介电覆盖层110防止在后续的含有等离子体的工艺中损坏下面的第二III-V化合物层106。接着，通过采用光刻和蚀刻工艺限定介电覆盖层110中的两个开口，以露出第二III-V化合物层106的一部分。
金属层沉积在介电覆盖层110的上方，过多地被填充在开口内且与第二III-V化合物层106接触。光阻层(未示出)形成在金属层的上方，且被显影以形成开口上方的部件。采用反应离子蚀刻(RIE)工艺去除未被光阻层的部件覆盖的金属层，其中，RIE工艺蚀刻金属层的露出部分直到下面的介电覆盖层110。蚀刻工艺完成后，限定并保留金属部件112。金属部件112被配置成HEMT的源极部件或漏极部件。形成金属部件112之后，去除光阻层。介电覆盖层110防止在蚀刻工艺过程中损坏下面的第二III-V化合物层106，以形成金属部件112。在蚀刻工艺过程中，在第二III-V化合物层106下面的2-DEG载流子沟道108中的载体不会受影响。对半导体结构100的电性能能够产生积极的影响。因此，能够提高整个组件的产量。
在一些实施例中，金属部件112的金属层包括一种或多种导电材料。在至少一个实例中，金属层不含有金(Au)但包括钛(Ti)、氮化钛(TiN)或铝铜(AlCu)合金。在另一实例中，金属层包括底部Ti/TiN层、底部Ti/TiN层上面的AlCu层以及AlCu层上面的顶部Ti层。形成金属层的操作包括原子层沉积(ALD)工艺或物理气相沉积(PVD)工艺。在金属部件112中不使用Au的情况下，在硅基板上的集成电路的生产线中也可以实施方法200。这样，能够消除硅制造过程中产生的Au污染问题。
接着，保护层(未示出)可以随意地沉积在金属部件112和介电覆盖层110的顶面上。在一些实施例中，保护层包括介电材料，如SiO2或Si3N4。在一个实例中，保护层是Si3N4且其形成是通过进行等离子体增强化学气相沉积(PECVD)法来实现的。
图4示出了在第一III-V化合物层104和第二III-V化合物层106中形成隔离区114后的结构100。隔离区114用于将结构100中的HEMT与基板102中的其他器件隔离开。在一个实例中，采用含氧气或氮气类的注入工艺形成隔离区114。保护层覆盖源极部件和漏极部件，且防止在形成隔离区114的注入工艺后的退火工艺过程中露出源极部件和漏极部件。
图5示出了在介电覆盖层110(也可以在保护层中，如果保护层存在)中形成开口116后的结构100。图案化的掩膜层(未示出)形成在介电保护层110的顶面上，并且进行蚀刻工艺以去除介电覆盖层110的一部分(也去除保护层的一部分，如果保护层存在)。开口116露出第二III-V化合物层106的顶面107的一部分，也露出P型GaN结构123的顶面。具体地，开口116的宽度大于P型GaN结构123的宽度，以便在P型GaN结构123的任意一侧会露出第二III-V化合物层106的某个部分。开口116被配置为随后形成栅电极的位置。
图6示出了沉积栅极介电层118之后的结构100(操作205)。在介电覆盖层110上，沿着开口116的内表面以及在第二III-V化合物层106的露出部分和P型GaN结构122的顶面上沉积栅极介电层118。栅极介电层118还沉积在源极部件和漏极部件的上方。在一些实施例中，栅极介电层118的厚度在大约3nm到大约20nm的范围内。在一些实例中，栅极介电层118包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。在至少一个实施例中，通过原子层沉积(ALD)法形成栅极介电层118。ALD法是在气相化学工艺的连续使用的基础上实施的。大部分的ALD反应采用两种化学品，通常被称为前体。这些前体有序地每次与一个面反应。通过反复地将前体暴露于生长面，得以沉积栅极介电层118。使用ALD法，使得栅极介电层118的厚度均匀和质量高。在一个实例中，栅极介电层118是氧化锆。在一些实施例中，第一前体包括四(乙基甲基氨基)锆(TEMAZr)或四氯化锆(ZrCl4)。在一些实施例中，第二前体包括氧气，以氧化第一前体材料从而形成单层。在一些实例中，第二前体包括臭氧(O3)、氧、水(H2O)、N2O或H2O-H2O2。在其他实施例中，通过等离子体增强化学气相沉积(PECVD)法或低压化学汽相淀积(LPCVD)法形成栅极介电层118。
图7示出了用氟(F)120处理栅极介电层118之后的结构100(操作206)。在一些实施例中，处理后的栅极介电层119包括氟段122，该氟段122位于P型GaN 123的任意一侧的开口116中、第二III-V化合物层106上以及P型GaN 123和介质覆盖层110之间。F原子增大了处理后的栅极介电层119(即氟段122)的介电常数。在HEMT的操作过程中，电子在源极部件和漏极部件之间的载流子沟道108中流动。可以将电子注入栅极介电层119中。F混合物(incorporation)可以防止电子被困在处理后的栅极介电层119中。因此，结构100中HEMT的阈值电压(Vt)的稳定性提高了。氟(F)处理也形成了嵌入在第二III-V化合物层106中的氟区域124。因为图案化的介电覆盖层110防止F原子渗入第二III-V化合物层106中，所以氟区域124被限定在开口116的下面。氟区域124的大部分重叠且在氟段122的下面。氟区域124中的F原子提供了很强的固定负电荷且有效地耗尽了载流子沟道108中的电子。在氟区域124的下面生成位于载流子沟道108中的耗尽区126。将结构100中的HEMT从耗尽模式HEMT转化为增强模式HEMT。载流子沟道108变成常关型，并且应该施加正栅极电压以导通增强模式HEMT的载流子沟道108。
在一个实例中，在注入工艺中使用氟处理结构100。在一些实施例中，注入工艺中的多个掺杂物包括F或BF2。注入工艺的能量功率在大约5Kev到大约20Kev的范围内。掺杂物的剂量在大约1E12离子/cm2到大约1E15离子/cm2的范围内。同时形成氟段122和氟区域124。
在另一实例中，还可通过含F或BF2的注入工艺使用氟处理结构100。掺杂物的剂量在大约1E12离子/cm2到大约1E15离子/cm2的范围内。但是，注入工艺的能量功率在大约1Kev到大约10Kev的范围内。处理栅极介电层118以形成氟段122。然后，进行退火工艺以进一步推动F原子从而形成氟区域124。退火工艺的操作温度在大约400℃到大约600℃的范围内。在至少一个实施例中，氟区域124保持在第二III-V化合物层106中且既不与载流子沟道108接触也不进一步延伸至第一III-V化合物层104中。这种配置防止F原子渗入到第一III-V化合物层104中，且通过增强模式HEMT的操作避免负面影响。
在又一实例中，在含CF4的等离子体环境中处理结构100。等离子体环境的操作功率小于大约300W。引导等离子体自由基至结构100的偏置功率小于大约300W。处理栅极介电层118以形成氟段122。然后，进行退火工艺以进一步推动F原子，从而形成氟区域124。
图8示出了进行操作207后的结构100，其中，在栅极介电层119的P型GaN结构123和氟段122上形成栅电极128。栅电极128也位于耗尽区126上面的第二III-V化合物层106的氟区域124的上方。在一个实例中，栅电极层沉积在栅极介电层119上并且过多地被填充在图7所示的开口116内。对栅电极层进行光刻和蚀刻工艺，以将栅电极128限定在源极部件和漏极部件之间。在一些实施例中，栅电极128包括导电材料层，该导电材料层包括难熔金属或其化合物，如钛(Ti)、氮化钛(TiN)、钛钨(TiW)和钨(W)。在其他实例中，栅电极128包括镍(Ni)、金(Au)或铜(Cu)。
可以使用本公开的不同实施例来提高具有高电子迁移率晶体管(HEMT)的半导体结构的性能。例如，根据一些其他方法，蚀刻第二III-V化合物层106的一部分，以形成增强模式的HEMT的凹槽。在蚀刻凹槽的过程中，很难控制相同基板102上半导体芯片区域之间的蚀刻均匀性。同时，也不能精确地控制在相同半导体芯片区域或相同基板102中的每个HEMT的电性能。相比之下，根据本公开，氟区域124耗尽增强模式HEMT的载流子沟道108中的电子。开口116中的氟区域124能够克服上述其他方法的缺点。氟处理的栅极介电层119也提高了结构100中HEMT的阈值电压(Vt)的稳定性。金属部件112不含Au但包括Al、Ti或Cu。在金属部件112中不使用Au的情况下，在硅基板上的集成电路的生产线中适于实施方法200，这是因为可以消除硅制造过程中产生的Au污染问题。与含有源/漏极部件中的Au的HEMT相比，根据本申请，能够降低制造HEMT的成本。在相同的生产线中可以实施III-V半导体化合物工艺和硅制造工艺。这样提高了给生产线分配不同产品的灵活性。
本公开的一个方面描述了半导体结构。半导体结构包括第一III-V化合物层。第二III-V化合物层布置在第一III-V化合物层上且其组成不同于第一III-V化合物层。载流子沟道位于第一III-V化合物层和第二III-V化合物层之间。源极部件和漏极部件布置在第二III-V化合物层上。栅电极布置在源极部件和漏极部件之间，位于第二III-V化合物层的上方。氟区域嵌入在栅电极下面的第二III-V化合物层中。栅极介电层布置在第二III-V化合物层的上方。栅极介电层的氟段在氟区域上以及栅电极的至少一部分的下面。
本公开的另一个方面描述了半导体结构。半导体结构包括布置在基板上的GaN层。AlGaN层布置在GaN层上。氟区域嵌入在AlGaN层中。相互分开的源极部件和漏极部件布置在AlGaN上。栅电极布置在源极部件和漏极部件之间的AlGaN层的上方。栅电极在氟区域的上面。栅极介电层的一部分布置在栅电极和AlGaN层之间。
本公开还描述了形成半导体结构的方法。方法包括提供第一III-V化合物层。在第一III-V化合物层上外延地生长第二III-V化合物层。载流子沟道位于第一III-V化合物层和第二III-V化合物层之间。源极部件和漏极部件形成在第二III-V化合物层上。栅极介电层沉积在第二III-V化合物层的一部分上。用氟处理位于第二III-V化合物层的一部分上的栅极介电层。栅电极形成在源极部件和漏极部件之间的经处理的栅极介电层上。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (10)

1.一种半导体结构，包括：
第一III-V化合物层；
第二III-V化合物层，布置在所述第一III-V化合物层上且其组成不同于所述第一III-V化合物层，其中，载流子沟道位于所述第一III-V化合物层和所述第二III-V化合物层之间；
源极部件和漏极部件，布置在所述第二III-V化合物层上；
栅电极，布置在所述第二III-V化合物层的上方且位于所述源极部件和所述漏极部件之间，其中，氟区域嵌入所述栅电极下方的所述第二III-V化合物层中；
第三III-V化合物层，布置在所述第二III-V化合物层的上方；以及
栅极介电层，布置在所述第二III-V化合物层的部分的上方以及所述第三III-V化合物层的整个顶面的上方。
2.根据权利要求1所述的半导体结构，其中，所述栅极介电层的氟段位于所述氟区域上以及所述栅电极的至少一部分的下方。
3.根据权利要求1所述的半导体结构，其中，所述栅电极下方的所述载流子沟道包括耗尽区。
4.根据权利要求1所述的半导体结构，其中，所述栅极介电层的厚度在大约3nm到大约20nm的范围内。
5.根据权利要求1所述的半导体结构，其中，所述栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。
6.根据权利要求1所述的半导体结构，其中，所述第三III-V化合物层的宽度小于所述栅电极的宽度。
7.根据权利要求1所述的半导体结构，其中，所述氟区域耗尽所述载流子沟道的一部分。
8.根据权利要求1所述的半导体结构，其中，所述栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。
9.一种半导体结构，包括：
氮化镓(GaN)层，布置在基板上；
氮化铝镓(AlGaN)层，布置在所述GaN层上，其中，氟区域嵌入所述AlGaN层中；
P型GaN层，布置在所述AlGaN层上；
源极部件和漏极部件，二者相互隔开且布置在所述AlGaN层上；
栅电极，布置在所述AlGaN层的上方且位于所述源极部件和所述漏极部件之间，其中，所述栅电极在所述氟区域的上方；以及
栅极介电层的一部分，布置在所述栅电极和所述AlGaN层之间，其中，所述栅极介电层的该部分覆盖所述P型GaN层。
10.一种形成半导体结构的方法，所述方法包括：
在第一III-V化合物层上外延生长第二III-V化合物层，其中，载流子沟道位于所述第一III-V化合物层和所述第二III-V化合物层之间；
在所述第二III-V化合物层上形成源极部件和漏极部件；
在所述第二III-V化合物层上形成第三III-V化合物层；
在所述第二III-V化合物层的一部分和所述第三III-V化合物层的顶面上沉积栅极介电层；
用氟处理位于所述第二III-V化合物层的一部分上的栅极介电层；以及
在所述源极部件和所述漏极部件之间的经处理的栅极介电层上形成栅电极。
CN201210553817.2A 2012-07-09 2012-12-18 高电子迁移率晶体管及其形成方法 Active CN103545360B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/544,711 US8748942B2 (en) 2012-07-09 2012-07-09 High electron mobility transistor and method of forming the same
US13/544,711 2012-07-09

Publications (2)

Publication Number Publication Date
CN103545360A true CN103545360A (zh) 2014-01-29
CN103545360B CN103545360B (zh) 2016-07-06

Family

ID=49877851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210553817.2A Active CN103545360B (zh) 2012-07-09 2012-12-18 高电子迁移率晶体管及其形成方法

Country Status (2)

Country Link
US (2) US8748942B2 (zh)
CN (1) CN103545360B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN106158949A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件
CN107240560A (zh) * 2017-05-27 2017-10-10 西安电子科技大学 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN109216177A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 栅极结构及其方法
CN113272970A (zh) * 2021-04-12 2021-08-17 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
US11227935B2 (en) 2017-06-30 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and methods thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796097B2 (en) * 2012-04-26 2014-08-05 University Of South Carolina Selectively area regrown III-nitride high electron mobility transistor
US20160318521A1 (en) * 2014-01-22 2016-11-03 KHN Solutions, Inc. Method and system for drunk driving prevention
WO2017018243A1 (ja) * 2015-07-27 2017-02-02 株式会社村田製作所 携帯端末機器
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
US9899527B2 (en) * 2015-12-31 2018-02-20 Globalfoundries Singapore Pte. Ltd. Integrated circuits with gaps
KR102366953B1 (ko) 2016-01-06 2022-02-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2017190643A1 (zh) * 2016-05-06 2017-11-09 杭州电子科技大学 一种新型iii-v异质结场效应晶体管
WO2019038598A1 (en) * 2017-08-22 2019-02-28 Rockley Photonics Limited SCHOTTKY PHOTODETECTOR
KR102456957B1 (ko) * 2019-05-17 2022-10-21 한국전자통신연구원 전계효과 트랜지스터
CN112652659B (zh) 2019-10-09 2024-02-13 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
EP3958295A4 (en) * 2020-06-24 2022-06-29 Guangdong Zhineng Technology Co., Ltd. Semiconductor device, fabrication method, and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
EP2120266B1 (en) * 2008-05-13 2015-10-28 Imec Scalable quantum well device and method for manufacturing the same
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN106158949A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件
CN106158948B (zh) * 2015-04-10 2020-05-19 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
CN107240560A (zh) * 2017-05-27 2017-10-10 西安电子科技大学 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN107240560B (zh) * 2017-05-27 2019-08-13 西安电子科技大学 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN109216177A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 栅极结构及其方法
US11227935B2 (en) 2017-06-30 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and methods thereof
US11799014B2 (en) 2017-06-30 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and methods thereof
CN113272970A (zh) * 2021-04-12 2021-08-17 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN113272970B (zh) * 2021-04-12 2022-06-14 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
WO2022217435A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9224829B2 (en) 2015-12-29
US20140008659A1 (en) 2014-01-09
CN103545360B (zh) 2016-07-06
US20140242761A1 (en) 2014-08-28
US8748942B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
CN103545360B (zh) 高电子迁移率晶体管及其形成方法
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
CN104009074B (zh) 高电子迁移率晶体管及其制造方法
CN106486543B (zh) 半导体器件及其制造方法
US9236464B2 (en) Method of forming a high electron mobility transistor
CN103579328B (zh) 高电子迁移率晶体管及其制造方法
TWI656644B (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
CN103915492B (zh) 高电子迁移率晶体管及其形成方法
US9048174B2 (en) Compound semiconductor device having gallium nitride gate structures
CN104009034A (zh) 包含hemt和misfet的半导体装置及其形成方法
TW201327815A (zh) 高電子遷移率電晶體及其製造方法
CN103296077B (zh) 半导体结构及其形成方法
CN103000516B (zh) 形成半导体结构的方法
CN103050511B (zh) 半导体结构及形成半导体结构的方法
WO2023010560A1 (en) Nitride-based semiconductor ic chip and method for manufacturing thereof
CN107170818A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant