CN107240560A - 氟注入增强型hemt器件中离化氟离子位置的测量方法 - Google Patents

氟注入增强型hemt器件中离化氟离子位置的测量方法 Download PDF

Info

Publication number
CN107240560A
CN107240560A CN201710388409.9A CN201710388409A CN107240560A CN 107240560 A CN107240560 A CN 107240560A CN 201710388409 A CN201710388409 A CN 201710388409A CN 107240560 A CN107240560 A CN 107240560A
Authority
CN
China
Prior art keywords
mrow
msub
grid
ionization
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710388409.9A
Other languages
English (en)
Other versions
CN107240560B (zh
Inventor
郑雪峰
王士辉
吉鹏
王颖哲
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710388409.9A priority Critical patent/CN107240560B/zh
Publication of CN107240560A publication Critical patent/CN107240560A/zh
Application granted granted Critical
Publication of CN107240560B publication Critical patent/CN107240560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种氟注入增强型HEMT器件中离化氟离子位置的测量方法,主要解决目前测量器件离化氟离子位置无法测量的问题。其实现方案是:首先测量器件的阈值电压;其次对器件施加反向应力,同时监测并统计器件的源漏电流和栅极电流;最后测量施加应力后的器件的阈值电压,根据测量结果计算F注入增强型HEMT器件势垒层内离化F离子的空间位置。本发明具有测量方法简单可靠,测试结果准确的优点,有利于提高后续对器件性能评估的准确性,可用于增强型HEMT器件的工艺优化与分析表征。

Description

氟注入增强型HEMT器件中离化氟离子位置的测量方法
技术领域
本发明属于微电子技术领域,特别涉及一种离化氟离子位置的测量方法,可用于增强型HEMT器件的工艺优化与分析表征。
背景技术
以GaN、GaAs为代表的材料为基础,其与AlGaN、InGaN、等材料形成异质结构,在异质结构界面处通常存在高密度、高迁移率的电子,尤其适合制备高频率、大功率电子器件。这种器件在没加任何外界电压偏置的时候,沟道处于导通状态,被称为耗尽型HEMT器件。在实际的使用中,考虑到降低静态功耗、实现高速逻辑电路等需要,往往还需要增强型HEMT器件,也即无外界偏压下,器件的沟道处于关断状态。
目前,实现增强型HEMT器件的方法有多种,其中氟F注入方法是一种重要的方法。其原理是,将F离子按照设计要求通过半导体工艺注入到栅极下方的势垒层内,强负电性的F离子会对栅极下方沟道中的电子产生耗尽作用,从而实现增强型HEMT器件。此方法具有制作工艺简单,可重复性好,损伤小,与常规耗尽型HEMT器件的制作工艺兼容等优点,因此成为增强型HEMT器件领域的重点研究对象。然而,在长期高温高压工作条件下,F注入增强型HEMT器件会出现性能退化。对于器件退化的原因,一种看法是势垒层内的F离子在高电场作用下出现离化,也即F离子失去电子变为电中性,对器件沟道的耗尽能力减弱,因此使得器件阈值电压等性能退化。然而,到目前为止,并没有一种有效的方法能验证F离子的离化,以及离化过程中F离子位置的变化过程。
随着第三代半导体技术的发展,人们对增强型HEMT器件的需求越来越迫切,而势垒层内F离子的稳定性对于器件的性能影响越来越大。因此,急需一种简单高效的方法对应力过程中F离子的离化及其位置的变化进行准确的表征,便于实现对器件性能的评估。
发明内容
本发明的目的在于针对F注入增强型HEMT器件在实际应用中的需求,提出一种氟注入增强型HEMT器件中离化氟离子位置的测量方法,以对F离子的离化及其位置的变化进行准确的表征,便于实现对器件性能的评估。
为实现上述目的,本发明的技术方案包括如下:
(1)选取F注入增强型HEMT器件,测量其转移特性曲线,得到器件的阈值电压Vth(0)
(2)计算器件势垒层内离化F离子的电量:
(2a)在t0~t1,t1~t2,…,tk-1~tk…,tn-1~tn时间段内对选取的器件在栅极施加反向应力,同时监测并统计该器件的源漏电流IDS(t)和栅极电流IG(t),其中n为施加应力时间段的次数,k为测量序号,k=1,2,3,…,n;
(2b)根据电流和电荷量的关系,得到在tk-1~tk时间段内器件势垒层内离化F离子的电量ΔQk
(3)导出离化F离子空间位置的计算公式:
(3a)在预设的时间节点t1,t2,…,tk-1,tk,…,tn停止施加应力,测量器件的转移特性曲线,得到器件在t1,t2,…,tk-1,tk,…,tn时刻对应的阈值电压:Vth(1),Vth(2),…,Vth(k-1),Vth(k),…,Vth(n),其中Vth(k-1)为tk-1时刻对应的阈值电压,Vth(k)为tk时刻对应的阈值电压;
(3b)根据半导体物理理论,得到tk-1~tk时间段内器件势垒层内离化F离子的电量ΔQk满足如下关系式:
其中,C0为栅极电容值,d0为势垒层的厚度,dk为tk-1~tk时间内势垒层内离化F离子距离栅极的等效位置;
(3c)根据HEMT器件的栅极电容为平行板电容的结构特性,得到栅极电容值C0的计算公式如下:
其中,ε为电介质常数,S为栅极的面积;
(3d)联立(3b)和(3c)在tk-1~tk时间内器件势垒层内离化F离子的电量ΔQk
(3e)联立(2b)和(3d)中的计算表达式,得到F注入增强型HEMT器件在tk-1~tk时间内势垒层内离化F离子距离栅极等效位置dk
本发明具有以下优点:
本发明由于仅需测量施加应力过程中器件的源漏电流和栅极电流,以及施加应力前后的器件的阈值电压,结合数学公式计算,即可获得F注入增强型HEMT器件势垒层内离化F离子的等效位置,因而测量方法简单可靠,测试结果准确,有利于提高后续对器件性能评估的准确性。
附图说明
图1是本发明实现流程图;
图2是本发明测试HEMT器件转移特性曲线的电路示意图;
图3是本发明对HEMT器件栅极施加反向应力的电路示意图;
图4是本发明获得应力过程中HEMT器件离化F离子空间的位置变化示意图;
图5是现有HEMT器件的结构图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步的详细说明。以下实施例用于说明本发明,但不用来限制本发明的范围。
参照图5,现有的F注入增强型HEMT器件的结构从下到上依次为衬底、成核层、缓冲层、插入层、势垒层,其势垒层内存在F离子。势垒层上设有电极,从左到右依次为源极、栅极和漏极。
参照图1,本发明的实现步骤如下:
步骤1,测量选取器件的阈值电压。
1a)选取F注入增强型HEMT器件,连接测量HEMT器件转移特性曲线的电路,
参照图2,其连接方式为:器件的源极接地,漏极依次连接恒定电压源和电流表,电流表的另一端接地,其电流表示数为漏极输出电流;栅极连接可控电压源,可控电压源另一端接地;
1b)通过可控电压源改变栅极的电压得到不同栅压下HEMT器件的漏极输出电流,绘制HEMT器件的转移特性曲线,其中,转移特性曲线的横坐标为栅极电压,纵坐标为漏极电流;
1c)在HEMT器件的转移特性曲线变化率最大的点处做切线,切线与横坐标的交点处的栅极电压值为阈值电压,记初始t0=0时刻对应的阈值电压为Vth(0)
步骤2,计算离化F离子的电量。
2a)连接在栅极施加反向应力的电路:
参照图3,其连接方式为:HEMT器件的源极的一端与漏极连接,另一端与第一电流表连接,该第一电流表的另一端接地,其电流表示数为源漏电流IDS(t);HEMT器件的栅极依次与电压源和第二电流表连接,该第二电流表的另一端接地,其电流表示数为栅极电流IG(t);
利用HEMT器件的源极与漏极相连能保持器件沟道电势一致的特性,再利用电压源对栅极施加的反向偏置电压,使栅极电势低于器件沟道的电势,产生由器件沟道指向栅极的高电场,即为在栅极施加反向应力;
2b)在t0~t1,t1~t2,…,tk-1~tk…,tn-1~tn时间段内对选取的器件在栅极施加反向应力,同时监测并统计该器件的源漏电流IDS(t)和栅极电流IG(t),其中n为施加应力时间段的次数,k为测量序号,k=1,2,3,…,n,选取的时间点满足tn>tn-1>…>t3>t2>t1>t0=0;
2c)对器件栅极施加反向应力,在势垒层内产生由器件沟道指向栅极的高电场E,在电场的作用下,使得势垒层内的F离子发生离化失去带负电的电子e,电子在电场的作用下向器件沟道区移动并进入沟道,导致源漏电流IDS(t)和栅极电流IDS(t)不再相等,两者的差值是F离子离化失去的电子形成的电流,根据电流和电荷量之间的关系,计算在tk-1~tk时间段内器件势垒层内离化F离子的电量ΔQk
步骤3,导出离化F离子空间位置的计算公式。
3a)在预设时间节点t1,t2,…,tk-1,tk,…,tn停止施加反向应力。然后根据步骤1中测量阈值电压的方法,得到器件在t1,t2,…,tk-1,tk,…,tn时刻对应的阈值电压:Vth(1),Vth(2),…,Vth(k-1),Vth(k),…,Vth(n),其中Vth(k-1)为tk-1时刻对应的阈值电压,Vth(k)为tk时刻对应的阈值电压,k=1,2,3,…,n;
3b)根据半导体物理理论,得到tk-1~tk时间段内器件势垒层内离化F离子的电量ΔQk满足如下关系式:
其中,C0为栅极电容值,d0为势垒层的厚度,dk为tk-1~tk时间内势垒层内离化F离子距离栅极等效位置;
3c)根据HEMT器件的栅极电容为平行板电容的结构特性,得到栅极电容值C0的计算公式如下:
其中,ε为电介质常数,S为栅极的面积;
3d)联立(3b)和(3c)在tk-1~tk时间内器件势垒层内离化F离子的电量ΔQk
3e)联立(2b)和(3d)中的计算表达式,得到F注入增强型HEMT器件在tk-1~tk时间内势垒层内离化F离子距离栅极等效位置dk
步骤4,根据公式计算器件离化F离子的空间位置。
根据步骤3e),依次求得各时段器件势垒层内离化F离子距离栅极的等效位置:
d1,d2,d3,…,dk,...,dn
其中,d1为t0-t1时间内器件势垒层内离化F离子距离栅极的等效位置,d2为t1~t2时间内器件势垒层内离化的F离子距离栅极的等效位置,d3为t2~t3时间内器件势垒层内离化F离子距离栅极的等效位置,…,dk为tk-1~tk时间内器件势垒层内离化F离子距离栅极的等效位置,…,dn为tn-1~tn时间内器件势垒层内离化F离子的距离栅极等效位置,计算结果如图4所示。
在保证测量精度的前提下,时间间隔越小,获得的离化F离子空间位置越准确。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,显然对于本领域的专业人员来说,在了解本发明的内容和原理后,在本发明的精神和原则之内所作的任何修改、等同替换和改进等,例如,本发明也可用于研究势垒层中的氧等其它离子的离化以及陷阱的退陷等,均应包含在本发明的保护范围之内。

Claims (3)

1.一种氟注入增强型HEMT器件中离化氟离子位置的测量方法,包括:
(1)选取F注入增强型HEMT器件,测量其转移特性曲线,得到器件的阈值电压Vth(0)
(2)计算器件势垒层内离化F离子的电量:
(2a)在t0~t1,t1~t2,…,tk-1~tk…,tn-1~tn时间段内对选取的器件在栅极施加反向应力,同时监测并统计该器件的源漏电流IDS(t)和栅极电流IG(t),其中n为施加应力时间段的次数,k为测量序号,k=1,2,3,…,n;
(2b)根据电流和电荷量的关系,得到在tk-1~tk时间段内器件势垒层内离化F离子的电量ΔQk
<mrow> <msub> <mi>&amp;Delta;Q</mi> <mi>k</mi> </msub> <mo>=</mo> <msubsup> <mo>&amp;Integral;</mo> <msub> <mi>t</mi> <mrow> <mi>k</mi> <mo>-</mo> <mn>1</mn> </mrow> </msub> <msub> <mi>t</mi> <mi>k</mi> </msub> </msubsup> <mo>|</mo> <msub> <mi>I</mi> <mrow> <mi>D</mi> <mi>S</mi> </mrow> </msub> <mrow> <mo>(</mo> <mi>t</mi> <mo>)</mo> </mrow> <mo>-</mo> <mo>|</mo> <msub> <mi>I</mi> <mi>G</mi> </msub> <mrow> <mo>(</mo> <mi>t</mi> <mo>)</mo> </mrow> <mo>|</mo> <mo>|</mo> <mi>d</mi> <mi>t</mi> <mo>;</mo> </mrow>
(3)导出离化F离子空间位置的计算公式:
(3a)在预设的时间节点t1,t2,…,tk-1,tk,…,tn停止施加应力,测量器件的转移特性曲线,得到器件在t1,t2,…,tk-1,tk,…,tn时刻对应的阈值电压:Vth(1),Vth(2),…,Vth(k-1),Vth(k),…,Vth(n),其中Vth(k-1)为tk-1时刻对应的阈值电压,Vth(k)为tk时刻对应的阈值电压;
(3b)根据半导体物理理论,得到tk-1~tk时间段内器件势垒层内离化F离子的电量ΔQk满足如下关系式:
<mrow> <msub> <mi>&amp;Delta;Q</mi> <mi>k</mi> </msub> <mo>=</mo> <mfrac> <mrow> <msub> <mi>C</mi> <mn>0</mn> </msub> <msub> <mi>d</mi> <mn>0</mn> </msub> <mrow> <mo>(</mo> <msub> <mi>V</mi> <mrow> <mi>t</mi> <mi>h</mi> <mrow> <mo>(</mo> <mrow> <mi>k</mi> <mo>-</mo> <mn>1</mn> </mrow> <mo>)</mo> </mrow> </mrow> </msub> <mo>-</mo> <msub> <mi>V</mi> <mrow> <mi>t</mi> <mi>h</mi> <mrow> <mo>(</mo> <mi>k</mi> <mo>)</mo> </mrow> </mrow> </msub> <mo>)</mo> </mrow> </mrow> <msub> <mi>d</mi> <mi>k</mi> </msub> </mfrac> <mo>,</mo> </mrow>
其中,C0为栅极电容值,d0为势垒层的厚度,dk为tk-1~tk时间内势垒层内离化F离子距离栅极等效位置;
(3c)根据HEMT器件的栅极电容为平行板电容的结构特性,得到栅极电容值C0的计算公式如下:
<mrow> <msub> <mi>C</mi> <mn>0</mn> </msub> <mo>=</mo> <mfrac> <mrow> <mi>&amp;epsiv;</mi> <mi>S</mi> </mrow> <msub> <mi>d</mi> <mn>0</mn> </msub> </mfrac> <mo>,</mo> </mrow>
其中,ε为电介质常数,S为栅极的面积,d0为势垒层的厚度;
(3d)联立(3b)和(3c)在tk-1~tk时间内器件势垒层内离化F离子的电量ΔQk
<mrow> <msub> <mi>&amp;Delta;Q</mi> <mi>k</mi> </msub> <mo>=</mo> <mfrac> <mrow> <mi>&amp;epsiv;</mi> <mi>S</mi> <mrow> <mo>(</mo> <msub> <mi>V</mi> <mrow> <mi>t</mi> <mi>h</mi> <mrow> <mo>(</mo> <mi>k</mi> <mo>-</mo> <mn>1</mn> <mo>)</mo> </mrow> </mrow> </msub> <mo>-</mo> <msub> <mi>V</mi> <mrow> <mi>t</mi> <mi>h</mi> <mrow> <mo>(</mo> <mi>k</mi> <mo>)</mo> </mrow> </mrow> </msub> <mo>)</mo> </mrow> </mrow> <msub> <mi>d</mi> <mi>k</mi> </msub> </mfrac> <mo>;</mo> </mrow>
(3e)联立(2b)和(3d)中的计算表达式,得到F注入增强型HEMT器件在tk-1~tk时间内势垒层内离化F离子距离栅极等效位置dk
<mrow> <msub> <mi>d</mi> <mi>k</mi> </msub> <mo>=</mo> <mfrac> <mrow> <mi>&amp;epsiv;</mi> <mi>S</mi> <mrow> <mo>(</mo> <msub> <mi>V</mi> <mrow> <mi>t</mi> <mi>h</mi> <mrow> <mo>(</mo> <mrow> <mi>k</mi> <mo>-</mo> <mn>1</mn> </mrow> <mo>)</mo> </mrow> </mrow> </msub> <mo>-</mo> <msub> <mi>V</mi> <mrow> <mi>t</mi> <mi>h</mi> <mrow> <mo>(</mo> <mi>k</mi> <mo>)</mo> </mrow> </mrow> </msub> <mo>)</mo> </mrow> </mrow> <mrow> <msubsup> <mo>&amp;Integral;</mo> <msub> <mi>t</mi> <mrow> <mi>k</mi> <mo>-</mo> <mn>1</mn> </mrow> </msub> <msub> <mi>t</mi> <mi>k</mi> </msub> </msubsup> <mo>|</mo> <msub> <mi>I</mi> <mrow> <mi>D</mi> <mi>S</mi> </mrow> </msub> <mrow> <mo>(</mo> <mi>t</mi> <mo>)</mo> </mrow> <mo>-</mo> <mo>|</mo> <msub> <mi>I</mi> <mi>G</mi> </msub> <mrow> <mo>(</mo> <mi>t</mi> <mo>)</mo> </mrow> <mo>|</mo> <mo>|</mo> <mi>d</mi> <mi>t</mi> </mrow> </mfrac> <mo>.</mo> </mrow>
2.根据权利要求1所述的方法,其中,步骤(1)和步骤(3a)中的阈值电压,按如下步骤确定:
首先,连接测量HEMT器件转移特性曲线的电路,其连接方式为:器件的源极接地,漏极依次连接恒定电压源和电流表,电流表的另一端接地,其电流表示数为漏极输出电流;栅极连接可控电压源,可控电压源另一端接地;
其次,通过可控电压源改变栅极的电压得到不同栅压下HEMT器件的漏极输出电流,绘制HEMT器件的转移特性曲线,其中,转移特性曲线的横坐标为栅极电压,纵坐标为漏极电流;
最后,在HEMT器件的转移特性曲线变化率最大的点处做切线,切线与横坐标的交点处的栅极电压值为阈值电压。
3.根据权利要求1所述的方法,其中,步骤(2a)中在栅极施加反向应力,是通过在栅极施加反向偏置电压实现的,该实现方式如下:
HEMT器件的源极的一端与漏极连接,另一端与第一电流表连接,该第一电流表的另一端接地,其电流表示数为源漏电流IDS(t);
HEMT器件的栅极依次与电压源和第二电流表连接,该第二电流表的另一端接地,其电流表示数为栅极电流IG(t);
利用HEMT器件的源极与漏极相连能保持器件沟道电势一致的特性,再利用电压源对栅极施加的反向偏置电压,使栅极电势低于器件沟道的电势,产生由器件沟道指向栅极的高电场,即为在栅极施加反向应力。
CN201710388409.9A 2017-05-27 2017-05-27 氟注入增强型hemt器件中离化氟离子位置的测量方法 Active CN107240560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710388409.9A CN107240560B (zh) 2017-05-27 2017-05-27 氟注入增强型hemt器件中离化氟离子位置的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710388409.9A CN107240560B (zh) 2017-05-27 2017-05-27 氟注入增强型hemt器件中离化氟离子位置的测量方法

Publications (2)

Publication Number Publication Date
CN107240560A true CN107240560A (zh) 2017-10-10
CN107240560B CN107240560B (zh) 2019-08-13

Family

ID=59985219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710388409.9A Active CN107240560B (zh) 2017-05-27 2017-05-27 氟注入增强型hemt器件中离化氟离子位置的测量方法

Country Status (1)

Country Link
CN (1) CN107240560B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007059220A2 (en) * 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2011014789A (ja) * 2009-07-03 2011-01-20 Furukawa Electric Co Ltd:The 窒化物系半導体電界効果トランジスタ
US8124505B1 (en) * 2010-10-21 2012-02-28 Hrl Laboratories, Llc Two stage plasma etching method for enhancement mode GaN HFET
CN102569376A (zh) * 2010-12-10 2012-07-11 富士通株式会社 半导体装置以及制造半导体装置的方法
CN102651315A (zh) * 2011-02-24 2012-08-29 富士通株式会社 制造半导体器件的方法及半导体器件
CN103377926A (zh) * 2012-04-17 2013-10-30 无锡派腾微纳米科技有限公司 一种常闭型氮化镓场效应晶体管的制造方法
CN103545360A (zh) * 2012-07-09 2014-01-29 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007059220A2 (en) * 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2011014789A (ja) * 2009-07-03 2011-01-20 Furukawa Electric Co Ltd:The 窒化物系半導体電界効果トランジスタ
US8124505B1 (en) * 2010-10-21 2012-02-28 Hrl Laboratories, Llc Two stage plasma etching method for enhancement mode GaN HFET
CN102569376A (zh) * 2010-12-10 2012-07-11 富士通株式会社 半导体装置以及制造半导体装置的方法
CN102651315A (zh) * 2011-02-24 2012-08-29 富士通株式会社 制造半导体器件的方法及半导体器件
CN103377926A (zh) * 2012-04-17 2013-10-30 无锡派腾微纳米科技有限公司 一种常闭型氮化镓场效应晶体管的制造方法
CN103545360A (zh) * 2012-07-09 2014-01-29 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN106158948A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法

Also Published As

Publication number Publication date
CN107240560B (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
CN108318796B (zh) 一种三端口碳化硅基功率器件界面态测试方法
CN101135716B (zh) 测量漏电流的方法与装置
CN106845025B (zh) 氮化镓高电子迁移率晶体管大信号统计模型建模方法
CN103837744B (zh) Mos晶体管的外部寄生电阻的测量方法
CN107609269A (zh) 一种随偏置缩放的晶体管噪声模型建立方法
Verhulst et al. Experimental details of a steep-slope ferroelectric InGaAs tunnel-FET with high-quality PZT and modeling insights in the transient polarization
CN106680686A (zh) 一种提高半导体器件皮秒级超快速电学特性测试精度的方法
CN102323967A (zh) 一种fs型igbt开关瞬态模型建立方法
CN107180769B (zh) 基于电容结构的氟注入工艺稳定性测试方法
CN107240560B (zh) 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN103646968A (zh) 一种基于电容结构的hemt栅泄漏电流分离结构与方法
CN106684011A (zh) 测试欧姆接触区方块电阻的方法
CN106356313A (zh) 横向绝缘栅双极型晶体管界面态的测试方法及5端口器件
CN107703431B (zh) 基于频率可变脉冲技术的器件表面态陷阱测量方法
CN113505504B (zh) 一种提取GaN HEMT器件热源模型的方法
Wei et al. Extraction method of interfacial injected charges for SiC power MOSFETs
CN104280443B (zh) 一种高灵敏度的OTFT pH传感器的制作及pH检测
CN107703430B (zh) 表面态陷阱对器件输出特性影响的测量方法
CN111668127B (zh) 基于hemt器件的热电子效应测试结构及其表征方法
CN203574631U (zh) 一种电平移位电路
CN109543205B (zh) 电磁脉冲纳米半导体器件的电场分析方法
Zhao et al. Influence of Fin-Like Configuration on Small-Signal Performance of AlGaN/GaN HEMTs
CN108562840A (zh) 一种温度敏感电参数标定方法
CN103869230A (zh) 一种表征小尺寸cmos器件中界面态和氧化层陷阱局域分布的方法
CN111046546B (zh) 辐射环境下双极型晶体管正向电流增益退化模型的构建方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant