CN103646968A - 一种基于电容结构的hemt栅泄漏电流分离结构与方法 - Google Patents

一种基于电容结构的hemt栅泄漏电流分离结构与方法 Download PDF

Info

Publication number
CN103646968A
CN103646968A CN201310627799.2A CN201310627799A CN103646968A CN 103646968 A CN103646968 A CN 103646968A CN 201310627799 A CN201310627799 A CN 201310627799A CN 103646968 A CN103646968 A CN 103646968A
Authority
CN
China
Prior art keywords
leakage current
grid
schottky
electric capacity
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310627799.2A
Other languages
English (en)
Other versions
CN103646968B (zh
Inventor
郑雪峰
范爽
郝跃
王冲
孙伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201310627799.2A priority Critical patent/CN103646968B/zh
Publication of CN103646968A publication Critical patent/CN103646968A/zh
Application granted granted Critical
Publication of CN103646968B publication Critical patent/CN103646968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了一种基于电容结构的HEMT栅泄漏电流分离结构与方法，结构包括具有不同面积的两个环形肖特基栅电容；每个电容为两端结构，包含一个栅电极和一个欧姆电极；第一个电容的栅电极半径为R1；第二个电容的肖特基栅为环形，栅的外环半径为R1，内环半径为0.707R1；两个肖特基电容的栅极-欧姆电极之间的距离相同，均为（R2-R1）。方法：使用常规的半导体参数测试设备进行测量，通过分别对两个电容进行一次电学测试，就可以实现HEMT器件栅泄漏电流中体泄漏电流与表面泄漏电流的定量分离。本发明具有结构和方法简单、结果可靠的特点，能广泛应用于HEMT器件的材料生长与器件工艺优化及后续的可靠性评估等工作中。

Description

一种基于电容结构的HEMT栅泄漏电流分离结构与方法
技术领域：
本发明属于一种基于电容结构的HEMT栅泄漏电流分离结构与方法。
背景技术：
GaN材料具有良好的电学特性，如宽的禁带宽度、高击穿电场、较高的热导率、耐腐蚀、抗辐射等，被誉为第三代半导体材料，尤其是其与AlGaN等材料形成的异质结构晶体管（HEMT）在异质结界面处存在高浓度、高迁移率的二维电子气，在制作高频、高温、高压、高功率电子器件和微波器件等方面有着巨大的优势和应用前景。近年来，国内外研究人员对HEMT器件开展了广泛深入的研究，并取得了长足的进展。
尽管GaN基HEMT器件在高温、高频及高功率微波器件方面有着得天独厚的优势，然而可靠性问题是影响其实现大规模商业化应用的一个重要障碍，而其中栅泄漏电流则是引起可靠性问题的一个重要因素。通常，HEMT器件选用金属作为栅极材料，这种金属/半导体形成的肖特基栅往往会形成明显的栅泄漏电流，进而影响HEMT器件的电学性能及长期可靠性。比如，增加HEMT器件在低频下的噪声和静态功耗、诱发电流崩塌现象、减小器件效率以及降低HEMT器件的击穿电压进而降低输出功率等。因此，针对HEMT器件栅泄漏电流的研究非常重要。
由于HEMT器件的结构特点，其栅泄漏电流往往包括三个部分：体泄漏电流Ibulk、表面泄漏电流Isurf（如图1所示）以及台面边缘泄漏电流，其中台面边缘泄漏电流目前已能通过特殊工艺可以实现控制，因而前两种泄漏电流在栅泄漏电流中占主导地位。体泄漏电流与表面泄漏电流的形成机制各不一样，因此为了有针对性地开展相关研究，势必要对这两部分电流进行定量分离。然而到目前为止，常规的测试结构往往不能对它们实现定量分离，只能进行笼统的测试。近年来，有研究人员提出了基于双栅的HEMT器件肖特基栅电流分离结构。该结构通过在栅极与漏极欧姆接触之间增加一个电极来分离出表面泄漏电流。然而该结构使得它与常规HEMT器件在结构上有所区别，不便于用来研究HEMT器件在实际工作状态下的电学性能及退化情况。
总的来说，到目前为止，并没有特别有效的针对HEMT器件肖特基栅泄漏电流进行定量分离的方法。这也给HEMT器件相关的材料生长与器件工艺优化，以及器件失效机理研究及性能评估等进一步研究带来一定的困难。
发明内容：
本发明的目的在于提供一种基于电容结构的HEMT栅泄漏电流分离结构与方法，为HEMT器件材料生长与器件工艺优化，以及缺陷表征、可靠性评估等提供帮助。
为了解决背景技术所存在的问题，本发明采用以下技术方案：
一种基于电容结构的HEMT栅泄漏电流分离结构，包括具有不同栅面积的两个环形肖特基栅电容：第一个肖特基电容和第二个肖特基电容；
每个电容为两端结构，包括一个栅电极和一个欧姆电极；
第一个肖特基电容，栅电极半径为R1；第二个肖特基电容，其肖特基栅为中间部分没有淀积栅金属的环形，栅的外环半径为R1，内环半径为0.707R1；
两个肖特基电容的栅极-欧姆电极之间的距离相同，均为（R2-R1）。
用于上述结构的一种基于电容结构的HEMT栅泄漏电流分离方法，步骤包括：
（1）保持欧姆电极接地的同时，分别在上述两个器件的栅极施加负向电压，同时在栅极串入一个电流表，测量在同一电压下每个电容的栅极电流的大小。
（2）根据栅极电流的测试结果，结合两个器件栅结构尺寸的差异，通过对比及数值计算等方法，实现HEMT器件肖特基栅泄漏电流中体泄漏电流与表面泄漏电流的定量分离。
进一步地，步骤（2）中，对于第一个肖特基电容，假设在某栅压Vg偏置下，体泄漏电流及表面泄漏电流分别记为Ibulk及Isurf，它们之和为测量得到的结果Ig，1，其关系如下面公式（1）所示；而对于第二个肖特基电容，同样的栅压Vg偏置下，体泄漏电流大小应为0.5Ibulk，表面泄漏电流大小仍为Isurf，它们之和为实际测量得到的肖特基栅泄漏电流Ig，2，其关系如下面公式（2）所示；
Ig,1＝Ibulk+Isurf    公式（1）
Ig,2＝0.5Ibulk+Isurf    公式（2）
联立上述公式（1）（2），可以计算得到：
Ibulk＝2(Ig,1-Ig,2)
Isurf＝2Ig,2-Ig,1。
本发明对比现有技术有如下的有益效果：本发明提出的电流分离结构简单、易于实现，适用于任意常规HEMT器件；使用常规的半导体参数测试设备，仅仅通过在两个肖特基栅电容上的电学测量，结合简单的数值计算，即可获得HEMT器件肖特基栅泄漏电流中体泄漏电流与表面泄漏电流的大小。因此，具有结构和方法简单、结果可靠的特点，能广泛应用于HEMT器件的材料生长与器件工艺优化及后续的可靠性评估等工作中。
附图说明：
图1为环形结构HEMT中栅泄漏电流组分示意图；
图2为常用HEMT器件栅泄漏电流测试结构电路示意图；
图3为本发明所采用的圆形肖特基栅电容结构示意图；
图4为基于本发明测试结构的测试结果示意图；
图5为基于本发明的测试结构实现的泄漏电流分离结果示意图；
图6为不同栅电极-欧姆电极距离对表面泄漏电流的影响示意图。
具体实施方式：
下面结合附图和具体实施方式对本发明作进一步描述：
图1是环形结构HEMT中栅泄漏电流组分示意图，（a）剖面图，（b）顶视图。典型的环形结构HEMT包括两个电极：肖特基栅电极（SchottkyGate）与欧姆电极（Ohmic）。HEMT器件的栅泄漏电流是影响器件特性的重要因素。如图（a）所示，HEMT器件栅泄漏电流主要包括两部分：肖特基栅与欧姆接触之间的横向表面泄漏电流（Isurf）与垂直于肖特基栅表面通过势垒层而形成的体泄漏电流（Ibulk）；图（b）为环形HEMT结构的顶视图，表面泄漏电流Isurf主要由肖特基栅电极与欧姆电极之间的高电场产生。本发明基于常规HEMT材料结构，采用圆形肖特基栅电容，外围为环形欧姆电极，因此此结构的肖特基栅泄漏电流中不存在常规HEMT器件中的刻蚀台面泄漏电流，栅泄漏电流主要由体泄漏电流Ibulk与表面泄漏电流Isurf两部分组成。
图2是常用HEMT器件栅泄漏电流测试结构电路示意图。测量中，通常保持欧姆电极接地，在栅极串入一电流表，并施加负向电压Vg，记录对应的电流，即为栅泄漏电流Ig，其包含体泄漏电流（Ibulk）与表面泄漏电流（Isurf）两部分。
图3是本发明所采用的环形肖特基电容结构示意图。其结构主要包括两个独立的环形肖特基电容。每个电容包括一个栅电极，一个欧姆电极。对于第一个肖特基电容（电容-1），其肖特基栅为圆形，半径为R1，因此其面积为πR1 2，周长为2πR1。第二个肖特基电容（电容-2），其肖特基栅为环形（中间部分没有淀积栅金属），栅的外环半径为R1，内环半径为0.707R1，因此肖特基栅的实际面积为0.5πR1 2，肖特基栅的周长仍然为2πR1。为了使表面泄漏电流具有可比性，必须确保栅电极与欧姆电极之间的电场相同，因此上述两个器件的栅极-欧姆电极之间的距离相同，均为（R2-R1）。上述两个电容构成了一组针对HEMT肖特基栅泄漏电流中体泄漏电流与表面泄漏电流的分离结构。
图4是基于本发明测试结构的测试结果示意图。基于图3中两种环形结构肖特基电容，采用图2测量方法而获得的栅泄漏电流与电压偏置的关系曲线。纵坐标为测量得到的栅泄漏电流的绝对值（包含体泄漏电流Ibulk及表面泄漏电流Isurf两部分），横坐标为环形电容栅极与欧姆电极之间的电压偏置，数值为负。其中粗实线表示图3中电容-1的测量结果，而虚线表示图3中电容-2的测量结果。P、Q两点分别表示同一偏置电压下，电容-1、电容-2上测量得到的栅泄漏电流为Ig，1、Ig，2。
图5是基于本发明测试结构实现的泄漏电流分离结果示意图。
按照图2的方法，分别在上述两个肖特基电容的栅极上施加连续的负向扫描电压，即可获得栅泄漏电流Ig与栅极偏置电压Vg的对应关系曲线Ig～Vg，如图4所示。为了避免逆压电效应的影响，栅极偏置电压Vg的选择应适中。
根据HEMT器件栅泄漏电流的产生机理，体泄漏电流Ibulk产生于金属栅/半导体材料形成的金半结，因此在同样的栅极-欧姆电极电场下，其大小与金属/半导体结的面积成正比，而表面泄漏电流Isurf产生于肖特基栅电极与欧姆电极之间的表面电场，因此在圆形肖特基栅中，在栅电极与欧姆电极之间表面电场一定的情况下，Isurf与肖特基栅的周长成正比。
以本实验中的结构为例，对于第一个肖特基电容（图3的电容-1），假设在某栅压Vg偏置下，体泄漏电流及表面泄漏电流分别记为Ibulk及Isurf，它们之和为测量得到的结果Ig，1（点P），其关系如下面公式（1）所示；而对于第二个肖特基电容（图3的电容-2），同样的栅压Vg偏置下，由于肖特基栅的面积减小一半，根据体泄漏电流与肖特基栅面积成正比的关系，其体泄漏电流大小应为0.5Ibulk，而其肖特基栅周长不变，因此表面泄漏电流大小仍为Isurf，它们之和为实际测量得到的肖特基栅泄漏电流Ig，2（点Q），其关系如下面公式（2）所示。
Ig,1＝Ibulk+Isurf    （1）
Ig,2＝0.5Ibulk+Isurf    （2）
联立上述公式（1）（2），可以计算得到：
Ibulk＝2(Ig,1-Ig,2)
Isurf＝2Ig,2-Ig,1
也即对于栅电极半径为R1，栅与欧姆电极间距为（R2-R1）的环形肖特基电容，其总的栅泄漏电流Ig，1中包含的体泄漏电流Ibulk及表面泄漏电流Isurf分别为2(Ig,1-Ig,2)，2Ig,2-Ig,1。基于此方法，结合图4的测量结果，可以计算电容-1在任意栅偏置电压Vg下的体泄漏电流与表面泄漏电流，如图5所示，进而实现了圆形肖特基电容栅泄漏电流中不同组分泄漏电流的分离。
即基于图4中得到的测量结果，结合等式（1）与（2），可以得到图3中电容-1的两种栅泄漏电流Isurf与Ibulk。
上述栅泄漏电流分离结构及方法还可以用于HEMT器件的相关研究中。图6是不同栅电极-欧姆电极距离对表面泄漏电流的影响示意图。随着HEMT器件的发展，器件尺寸越来越小，肖特基栅电极与欧姆电极的距离越来越小，其对表面栅泄漏电流的影响越来越大，因此对其的定量表征越来越重要。基于图3中的环形结构，改变肖特基栅电极与欧姆电极的距离（也即（R2-R1）的大小），利用本发明提出的分离方法，即可获得固定电压偏置下不同栅电极-欧姆电极距离对表面泄漏电流的影响关系，为小尺寸HEMT器件的设计提供指导。
本发明采用两个面积不同，但周长、器件结构及制备工艺等完全一致的环形肖特基栅电容，根据体泄漏电流与表面泄漏电流不同的产生机理，可以得到它们之间的关系。结合相同栅偏置电压下两个肖特基栅电容上实际测量的栅泄漏电流，可以定量计算出栅泄漏电流中不同组分的大小。该结构提出的电流分离结构简单、易于实现，适合于任意常规HEMT器件；仅需使用常规的半导体参数测试设备，通过简单的电学测量，结合相关计算，即可获得可靠的结果。因此，具有结构简单、结果可靠的特点，能广泛应用于HEMT器件的材料生长、缺陷表征、器件工艺优化及后续的可靠性评估等工作中。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，显然对于本领域的专业人员来说，在了解本发明的内容和原理后，在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于电容结构的HEMT栅泄漏电流分离结构，其特征在于，包括具有不同面积的两个环形肖特基栅电容：第一个肖特基电容和第二个肖特基电容；
每个电容为两端结构，包含一个栅电极和一个欧姆电极；
第一个肖特基电容，半径为R1；第二个肖特基电容，其肖特基栅为中间部分没有淀积栅金属的环形，栅的外环半径为R1，内环半径为0.707R1；
两个肖特基电容的栅极-欧姆电极之间的距离相同，均为（R2-R1）。
2.一种用于权利要求1的一种基于电容结构的HEMT栅泄漏电流分离的方法，其特征在于，步骤包括：
（1）保持欧姆电极接地，在栅极串入一电流表，并施加负向电压Vg，记录对应的电流Ig，即为栅泄漏电流，其包含体泄漏电流（Ibulk）与表面泄漏电流（Isurf）两部分；
（2）根据栅极电流的测试结果，结合两个器件栅结构尺寸的差异，通过对比及数值计算等方法，实现HEMT器件肖特基栅泄漏电流中体泄漏电流与表面泄漏电流的定量分离。
3.根据权利要求2所述的一种基于电容结构的HEMT栅泄漏电流分离的方法，其特征在于，步骤（2）中，
对于第一个肖特基电容，假设在某栅压Vg偏置下，体泄漏电流及表面泄漏电流分别记为Ibulk及Isurf，它们之和为测量得到的结果Ig，1，其关系如下面公式（1）所示；而对于第二个肖特基电容，同样的栅压Vg偏置下，体泄漏电流大小应为0.5Ibulk，表面泄漏电流大小仍为Isurf，它们之和为实际测量得到的肖特基栅泄漏电流Ig，2，其关系如下面公式（2）所示；
Ig,1＝Ibulk+Isurf    公式（1）
Ig,2＝0.5Ibulk+Isurf    公式（2）联立上述公式（1）（2），可以计算得到：
Ibulk＝2(Ig,1-Ig,2)
Isurf＝2Ig,2-Ig,1。
CN201310627799.2A 2013-11-27 2013-11-27 一种基于电容结构的hemt栅泄漏电流分离结构与方法 Active CN103646968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310627799.2A CN103646968B (zh) 2013-11-27 2013-11-27 一种基于电容结构的hemt栅泄漏电流分离结构与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310627799.2A CN103646968B (zh) 2013-11-27 2013-11-27 一种基于电容结构的hemt栅泄漏电流分离结构与方法

Publications (2)

Publication Number Publication Date
CN103646968A true CN103646968A (zh) 2014-03-19
CN103646968B CN103646968B (zh) 2017-01-11

Family

ID=50252160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310627799.2A Active CN103646968B (zh) 2013-11-27 2013-11-27 一种基于电容结构的hemt栅泄漏电流分离结构与方法

Country Status (1)

Country Link
CN (1) CN103646968B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062485A (zh) * 2014-07-04 2014-09-24 西安电子科技大学 Hemt器件栅泄漏电流中台面泄漏电流的测试方法
CN104062484A (zh) * 2014-07-04 2014-09-24 西安电子科技大学 测试hemt器件体泄漏电流和表面泄漏电流的方法
CN107180769A (zh) * 2017-05-27 2017-09-19 西安电子科技大学 基于电容结构的氟注入工艺稳定性测试方法
CN112466769A (zh) * 2020-11-20 2021-03-09 西安电子科技大学 圆形电容结构的hemt器件沟道区电场分布测量结构和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1580798A (zh) * 2003-07-31 2005-02-16 株式会社半导体能源研究所 评估半导体器件的方法
US20050133818A1 (en) * 2003-12-17 2005-06-23 Johnson Jerry W. Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20100140660A1 (en) * 2008-12-10 2010-06-10 Yifeng Wu Semiconductor Heterostructure Diodes
CN102298100A (zh) * 2010-06-23 2011-12-28 中国科学院微电子研究所 一种检测器件肖特基漏电模式的方法
US20130056744A1 (en) * 2011-09-06 2013-03-07 Transphorm Inc. Semiconductor Devices with Guard Rings
CN203733810U (zh) * 2013-11-27 2014-07-23 西安电子科技大学 一种基于电容结构的hemt栅泄漏电流分离结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1580798A (zh) * 2003-07-31 2005-02-16 株式会社半导体能源研究所 评估半导体器件的方法
US20050133818A1 (en) * 2003-12-17 2005-06-23 Johnson Jerry W. Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20100140660A1 (en) * 2008-12-10 2010-06-10 Yifeng Wu Semiconductor Heterostructure Diodes
CN102298100A (zh) * 2010-06-23 2011-12-28 中国科学院微电子研究所 一种检测器件肖特基漏电模式的方法
US20130056744A1 (en) * 2011-09-06 2013-03-07 Transphorm Inc. Semiconductor Devices with Guard Rings
CN203733810U (zh) * 2013-11-27 2014-07-23 西安电子科技大学 一种基于电容结构的hemt栅泄漏电流分离结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062485A (zh) * 2014-07-04 2014-09-24 西安电子科技大学 Hemt器件栅泄漏电流中台面泄漏电流的测试方法
CN104062484A (zh) * 2014-07-04 2014-09-24 西安电子科技大学 测试hemt器件体泄漏电流和表面泄漏电流的方法
CN104062484B (zh) * 2014-07-04 2016-08-17 西安电子科技大学 测试hemt器件体泄漏电流和表面泄漏电流的方法
CN104062485B (zh) * 2014-07-04 2016-08-17 西安电子科技大学 Hemt器件栅泄漏电流中台面泄漏电流的测试方法
CN107180769A (zh) * 2017-05-27 2017-09-19 西安电子科技大学 基于电容结构的氟注入工艺稳定性测试方法
CN107180769B (zh) * 2017-05-27 2019-08-13 西安电子科技大学 基于电容结构的氟注入工艺稳定性测试方法
CN112466769A (zh) * 2020-11-20 2021-03-09 西安电子科技大学 圆形电容结构的hemt器件沟道区电场分布测量结构和方法
CN112466769B (zh) * 2020-11-20 2024-01-30 西安电子科技大学 圆形电容结构的hemt器件沟道区电场分布测量结构和方法

Also Published As

Publication number Publication date
CN103646968B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN103646968A (zh) 一种基于电容结构的hemt栅泄漏电流分离结构与方法
EP3082160A1 (en) Semiconductor device and manufacturing method thereof
CN104347701B (zh) 一种具有复合钝化层结构的场效应晶体管
CN107248496A (zh) 欧姆接触区方块电阻的修正方法
CN102738228A (zh) 栅边缘凹槽型源场板结构高电子迁移率晶体管
CN102945843B (zh) 检测结构和电阻测量方法
CN103728545B (zh) GaN基器件肖特基接触可靠性的评价方法
CN105549227A (zh) 一种基于GaN半导体材料异质结场效应晶体管结构的太赫兹波空间外部调制器
CN102346232A (zh) 一种通过肖特基测试图形检测GaN基HEMT可靠性的方法
CN203733810U (zh) 一种基于电容结构的hemt栅泄漏电流分离结构
CN102237288B (zh) 一种检测氮化镓基场效应晶体管表面钝化效果的方法
CN101819941B (zh) 半导体器件栅氧化层完整性的测试结构
CN112466769A (zh) 圆形电容结构的hemt器件沟道区电场分布测量结构和方法
CN114398851B (zh) 一种基于仿真分析的前端半导体器件辐照可靠性研究方法
Fang The study of self-heating effect of AlGaN/GaN high electron mobility transistors based on TCAD
CN106684011A (zh) 测试欧姆接触区方块电阻的方法
CN106449768B (zh) 一种jfet管
CN202616234U (zh) 栅边缘凹槽型源场板结构高电子迁移率晶体管
CN104062485B (zh) Hemt器件栅泄漏电流中台面泄漏电流的测试方法
CN203351611U (zh) 基于极化掺杂的GaN横向肖特基二极管
CN107240560B (zh) 氟注入增强型hemt器件中离化氟离子位置的测量方法
CN104062484B (zh) 测试hemt器件体泄漏电流和表面泄漏电流的方法
CN207217534U (zh) 具有集成二极管的晶体管器件
CN117410194B (zh) 一种SiC MOSFET各部分栅电容及器件沟道电容的精确提取方法
CN203721723U (zh) 一种超结功率器件版图结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant