CN103489924B - 一种低电容jfet器件及其制造方法 - Google Patents
一种低电容jfet器件及其制造方法 Download PDFInfo
- Publication number
- CN103489924B CN103489924B CN201310421627.XA CN201310421627A CN103489924B CN 103489924 B CN103489924 B CN 103489924B CN 201310421627 A CN201310421627 A CN 201310421627A CN 103489924 B CN103489924 B CN 103489924B
- Authority
- CN
- China
- Prior art keywords
- district
- type semiconductor
- carry out
- time
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
- H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术，具体的说是涉及一种低电容JFET器件及其制造方法。本发明所述的低电容JFET器件，包括p型半导体材料衬底、覆盖于衬底表面的n型外延层、外延层中的第一p区及第二p区、外延层中的第一n型半导体区、第二n型半导体区与第二p区之间的氧化层介质槽以及器件表面的金属栅电极、源电极、漏电极。本发明的有益效果为，可以明显降低JFET器件的输入电容从而提升探测器的灵敏度，同时还可以降低JFET器件的泄漏电流。本发明尤其适用于低电容JFET器件。
Description
技术领域
本发明涉及半导体技术，具体的说是涉及一种低电容JFET器件及其制造方法。
背景技术
JFET(junctionfieldeffecttransistor，结型场效应晶体管)是通过外加栅极电压来改变栅pn结空间电荷区的宽度，从而控制沟道导电能力的一种多子导电场效应器件。因其导电过程发生在半导体材料的体内，JFET具有噪声低、热稳定性好、抗辐照能力强等优点，因而JFET广泛应用于小信号放大器中，尤其在检测、探测领域中对微小信号的高精度放大发挥着重要作用。应用在探测领域的JFET要求具有较低的栅-源电容，以便识别出微小信号(V＝Q/C)，同时受米勒效应的影响JFET的栅-漏电容将反馈到输入端从而增大输入电容，因而JFET的栅-漏电容也应较小以使得JFET总的输入电容最小化。常规JFET的输入电容主要取决于其栅-源pn结、栅-漏pn结的结电容，结电容通常较大，限制了JFET对微小信号探测的分辨率。
发明内容
本发明所要解决的技术问题，就是针对目前的JFET器件栅-源输入电容较大的问题，提出一种新型的低电容JFET及其制造方法。
本发明解决上述技术问题所采用的技术方案是：一种低电容JFET器件，其元胞结构包括依次层叠设置的备用栅电极12、p型半导体衬底1、n型外延层2和场氧化层3，所述n型外延层2的两端设置有第一p区4，在n型外延层2中设置有第二p区5、第一n型半导体区6和第二n型半导体区7，所述第二p区5位于第一n型半导体区6和第二n型半导体区7之间，在场氧化层3的上表面分别设置有源极9、漏极10和栅极11，所述源极9通过贯穿场氧化层3的开孔与第一n型半导体区6的上表面连接，所述漏极10通过贯穿场氧化层3的开孔与第二n型半导体区7的上表面连接，所述栅极11通过贯穿场氧化层3的开孔与第二p区5的上表面连接；其特征在于，在第二p区5、第一n型半导体区6和第二n型半导体区7之间通过介质8连接。
具体的，所述介质8为二氧化硅。
一种低电容JFET器件的制造方法，其特征在于，包括以下步骤：
第一步：选择片厚400～450μm，衬底电阻率0.5～1.5Ω·cm、外延层厚度3.7～4.5μm、外延层方块电阻的电阻率1500～2250Ω/□的外延硅片，所述外延硅片为在p型半导体衬底1上表面外延n型外延层2，打标清洗、烘干后待用；
第二步：将第一步中得到的硅片进行硅片表面生长场氧化层3处理，进行第一次光刻，具体为隔离区第一p区4的光刻，所述第一p区4位于n型外延层2的两端，然后进行隔离区的硼扩散，扩散条件为：预淀积温度960℃～990℃、时间40～60min，再分布温度1120℃～1180℃、时间干-湿-干20min-45min-20min；
第三步：进行第二次光刻，然后在n型外延层2中进行第二p区5的硼扩散，扩散条件为：预淀积温度950℃～975℃、时间20～30min，再分布温度1030～1080℃、时间干-湿-干10min-30min-10min、O2流量为700mL/min、N2流量为300mL/min；
第四步：进行第三次光刻，在硅片外延层中刻蚀槽，槽深0.8～1.5μm，并填充二氧化硅，硅片表面平坦化；
第五步：进行第四次光刻，然后在n型外延层2中进行第一n型半导体区6和第二n型半导体区7磷扩散，第二p区5位于第一n型半导体区6和第二n型半导体区7之间，第二p区5、第一n型半导体区6和第二n型半导体区7之间通过刻蚀槽中填充的二氧化硅连接，扩散条件为：三氯氧磷预淀积温度1000℃～1060℃，O2流量200mL/min，N2流量为700mL/min，时间20～30min，再分布条件为温度1120℃～1180℃、时间干-湿-干10min-20min-10min、O2流量为500mL/min、N2流量为700mL/min；
第六步：进行第五次光刻，在场氧化层3上表面刻蚀出接触孔，；
第七步：进行金属蒸发、第六次光刻和反刻铝，在场氧化层3的上表面分别生成源极9、漏极10和栅极11，所述源极9通过贯穿场氧化层3的接触孔与第一n型半导体区6的上表面连接，所述漏极10通过贯穿场氧化层3的接触孔与第二n型半导体区7的上表面连接，所述栅极11通过贯穿场氧化层3的接触孔与第二p区5的上表面连接；
第八步：合金，条件：炉温550℃、真空度10-3Pa、时间10～30min，钝化；
第九步：进行第七次光刻，刻蚀出压焊点；
第十步：低温退火，温度500℃～510℃，恒温10min；
第十一步：硅片初测、切割、装架、烧结、封装测试。
本发明的有益效果为，可以明显降低JFET器件的输入电容从而提升探测器的灵敏度，同时还可以降低JFET器件的泄漏电流。
附图说明
图1是本发明的低电容JFET器件结构示意图；
图2是本发明的低电容JFET器件一次光刻掩模板示意图；
图3是本发明的低电容JFET器件二次光刻掩模板示意图；
图4是本发明的低电容JFET器件三次光刻掩模板示意图；
图5是本发明的低电容JFET器件四次光刻掩模板示意图；
图6是本发明的低容JFET器件五次光刻掩模板示意图；
图7是本发明的低电容JFET器件六次光刻掩模板示意图；
图8是本发明的低电容JFET器件七次光刻掩模板示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
JFET器件是通过栅极电压控制器件导电沟道宽度从而控制漏极-源极电流的一种多子导电器件，使用时通常是在栅极-源极两端输入信号，在探测领域应用中输入信号通常是探测器上的电压，为了实现较高的分辨率，JFET器件的输入栅源电容需要尽可能的低以产生足够大的输入栅源电压。
如图1所示，本发明的一种低电容JFET器件，其元胞结构包括依次层叠设置的备用栅电极12、p型半导体衬底1、n型外延层2和场氧化层3，所述n型外延层2的两端设置有第一p区4，在n型外延层2中设置有第二p区5、第一n型半导体区6和第二n型半导体区7，所述第二p区5位于第一n型半导体区6和第二n型半导体区7之间，在场氧化层3的上表面分别设置有源极9、漏极10和栅极11，所述源极9通过贯穿场氧化层3的开孔与第一n型半导体区6的上表面连接，所述漏极10通过贯穿场氧化层3的开孔与第二n型半导体区7的上表面连接，所述栅极11通过贯穿场氧化层3的开孔与第二p区5的上表面连接；其特征在于，在第二p区5、第一n型半导体区6和第二n型半导体区7之间通过介质8连接。
本发明的工作原理为：常规JFET器件的输入电容主要是栅极-源极之间的pn结势垒电容以及由于米勒效应反馈到输入端的栅极-漏极pn结势垒电容，因此想要降低JFET的输入电容就需要降低其栅源、栅漏电容。本发明在JFET器件的源极与栅极之间、漏极与栅极之间的区域形成低k介质槽，这样JFET栅源、栅漏电容由pn结势垒电容变为低k介质电容，低k介质电容远小于pn结势垒电容使得JFET器件的栅源、栅漏电容大大减小，从而减小JFET的输入电容，提高了探测系统的灵敏度和分辨率。同时栅区与源区、漏区之间的介质槽还能有效减小栅极与源极或漏极之间的反向漏电流。
该JFET器件既可以用p型半导体衬底、n型外延做成n沟道，也可使用n型衬底、p型外延做成p沟道。该JFET器件中形成的介质槽中的介质既可以是氧化层也可以是其他低k介质材料。
一种低电容JFET器件的制造方法，包括以下步骤：
第一步：选择片厚400～450μm，衬底电阻率0.5～1.5Ω·cm、外延层厚度3.7～4.5μm、外延层方块电阻率1500～2250Ω/□的外延硅片，所述外延硅片为在p型半导体衬底1上表面外延n型外延层2，打标清洗、烘干后待用；
第二步：将第一步中得到的硅片进行硅片表面生长场氧化层3处理，进行第一次光刻，如图2所示，具体为隔离区第一p区4的光刻，所述第一p区4位于n型外延层2的两端，然后进行隔离区的硼扩散，扩散条件为：预淀积温度960℃～990℃、时间40～60min，再分布温度1120℃～1180℃、时间干-湿-干20min-45min-20min；
第三步：进行第二次光刻，如图3所示，然后在n型外延层2中进行第二p区5的硼扩散，扩散条件为：预淀积温度950℃～975℃、时间20～30min，再分布温度1030～1080℃、时间干-湿-干10min-30min-10min、O2流量为700mL/min、N2流量为300mL/min；
第四步：进行第三次光刻，如图4所示，在硅片外延层中刻蚀槽，槽深0.8～1.5μm，并填充二氧化硅，硅片表面平坦化；
第五步：进行第四次光刻，如图5所示，然后在n型外延层2中进行第一n型半导体区6和第二n型半导体区7磷扩散，第二p区5位于第一n型半导体区6和第二n型半导体区7之间，第二p区5、第一n型半导体区6和第二n型半导体区7之间通过刻蚀槽中填充的二氧化硅漏极，扩散条件为：三氯氧磷预淀积温度1000℃～1060℃，O2流量200mL/min，N2流量为700mL/min，时间20～30min，再分布条件为温度1120℃～1180℃、时间干-湿-干10min-20min-10min、O2流量为500mL/min、N2流量为700mL/min；
第六步：进行第五次光刻，如图6所示，在场氧化层3上表面刻蚀出接触孔，；
第七步：进行金属蒸发、第六次光刻和反刻铝，如图7所示，在场氧化层3的上表面分别生成源极9、漏极10和栅极11，所述源极9通过贯穿场氧化层3的接触孔与第一n型半导体区6的上表面连接，所述漏极10通过贯穿场氧化层3的接触孔与第二n型半导体区7的上表面连接，所述栅极11通过贯穿场氧化层3的接触孔与第二p区5的上表面连接；
第八步：合金，条件：炉温550℃、真空度10-3Pa、时间10～30min，钝化；
第九步：进行第七次光刻，如图8所示，刻蚀出压焊点；
第十步：低温退火，温度500℃～510℃，恒温10min；
第十一步：硅片初测、切割、装架、烧结、封装测试。
Claims (1)
1.一种低电容JFET器件的制造方法，其特征在于，包括以下步骤：
第一步：选择片厚400～450μm，衬底电阻率0.5～1.5Ω·cm、外延层厚度3.7～4.5μm、外延层方块电阻的电阻率为1500～2250Ω/□的外延硅片，所述外延硅片为在p型半导体衬底(1)上表面外延n型外延层(2)，打标清洗、烘干后待用；
第二步：将第一步中得到的硅片进行硅片表面生长场氧化层(3)处理，进行第一次光刻，具体为隔离区第一p区(4)的光刻，所述第一p区(4)位于n型外延层(2)的两端，然后进行隔离区的硼扩散，扩散条件为：预淀积温度960℃～990℃、时间40～60min，再分布温度1120℃～1180℃、时间干-湿-干20min-45min-20min；
第三步：进行第二次光刻，然后在n型外延层(2)中进行第二p区(5)的硼扩散，扩散条件为：预淀积温度950℃～975℃、时间20～30min，再分布温度1030～1080℃、时间干-湿-干10min-30min-10min、O2流量为700mL/min、N2流量为300mL/min；
第四步：进行第三次光刻，在硅片外延层中刻蚀槽，槽深0.8～1.5μm，并填充二氧化硅，硅片表面平坦化；
第五步：进行第四次光刻，然后在n型外延层(2)中进行第一n型半导体区(6)和第二n型半导体区(7)磷扩散，第二p区(5)位于第一n型半导体区(6)和第二n型半导体区(7)之间，第二p区(5)、第一n型半导体区(6)和第二n型半导体区(7)之间通过刻蚀槽中填充的二氧化硅连接，扩散条件为：三氯氧磷预淀积温度1000℃～1060℃，O2流量200mL/min，N2流量为700mL/min，时间20～30min，再分布条件为温度1120℃～1180℃、时间干-湿-干10min-20min-10min、O2流量为500mL/min、N2流量为700mL/min；
第六步：进行第五次光刻，在场氧化层(3)上表面刻蚀出接触孔，；
第七步：进行金属蒸发、第六次光刻和反刻铝，在场氧化层(3)的上表面分别生成源极(9)、漏极(10)和栅极(11)，所述源极(9)通过贯穿场氧化层(3)的接触孔与第一n型半导体区(6)的上表面连接，所述漏极(10)通过贯穿场氧化层(3)的接触孔与第二n型半导体区(7)的上表面连接，所述栅极(11)通过贯穿场氧化层(3)的接触孔与第二p区(5)的上表面连接；
第八步：合金，条件：炉温550℃、真空度10-3Pa、时间10～30min，钝化；
第九步：进行第七次光刻，刻蚀出压焊点；
第十步：低温退火，温度500℃～510℃，恒温10min；
第十一步：硅片初测、切割、装架、烧结、封装测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310421627.XA CN103489924B (zh) | 2013-09-16 | 2013-09-16 | 一种低电容jfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310421627.XA CN103489924B (zh) | 2013-09-16 | 2013-09-16 | 一种低电容jfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103489924A CN103489924A (zh) | 2014-01-01 |
| CN103489924B true CN103489924B (zh) | 2016-01-20 |
Family
ID=49830019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310421627.XA Expired - Fee Related CN103489924B (zh) | 2013-09-16 | 2013-09-16 | 一种低电容jfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103489924B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017055008A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
| CN113410135B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种抗辐照结型场效应晶体管的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821378A (ja) * | 1981-07-29 | 1983-02-08 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| JPS61112383A (ja) * | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN101467261A (zh) * | 2006-06-12 | 2009-06-24 | 帝斯曼方案公司 | 用于小线宽和下降的线宽的jfet的可扩展工艺和结构 |
| CN103280409A (zh) * | 2013-05-15 | 2013-09-04 | 电子科技大学 | 一种结型场效应晶体管的制造方法 |
-
2013
- 2013-09-16 CN CN201310421627.XA patent/CN103489924B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821378A (ja) * | 1981-07-29 | 1983-02-08 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| JPS61112383A (ja) * | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN101467261A (zh) * | 2006-06-12 | 2009-06-24 | 帝斯曼方案公司 | 用于小线宽和下降的线宽的jfet的可扩展工艺和结构 |
| CN103280409A (zh) * | 2013-05-15 | 2013-09-04 | 电子科技大学 | 一种结型场效应晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103489924A (zh) | 2014-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| CN103384063B (zh) | 一种浪涌保护电路及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN103840013A (zh) | 双向tvs二极管及其制造方法 | |
| CN109166924A (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| CN103489924B (zh) | 一种低电容jfet器件及其制造方法 | |
| CN103578992A (zh) | 一种集成vdmos芯片及其制作方法 | |
| CN102544185A (zh) | 一种光点位置检测传感器 | |
| CN104269441B (zh) | 等间距固定电荷区soi耐压结构及soi功率器件 | |
| CN104282689A (zh) | 嵌入frd的igbt器件及制造方法 | |
| CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN204179089U (zh) | 等间距固定电荷区soi耐压结构及soi功率器件 | |
| CN103943608A (zh) | 一种检测多晶硅残留的测试结构 | |
| CN109768089B (zh) | 一种基于SenseFET的压控采样器件 | |
| CN203690309U (zh) | 双向tvs二极管 | |
| CN103489917A (zh) | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 | |
| CN103489785A (zh) | 超级结半导体器件的元胞结构和工艺实现方法 | |
| CN202434554U (zh) | 一种光点位置检测传感器 | |
| CN102683377A (zh) | 一种双漏极型cmos磁场感应晶体管及其制作方法 | |
| CN108091575B (zh) | 结型场效应晶体管及其制作方法 | |
| CN108054215B (zh) | 结型场效应晶体管及其制作方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN102751315B (zh) | 一种高压终端 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20160916 |