CN109768089B - 一种基于SenseFET的压控采样器件 - Google Patents
一种基于SenseFET的压控采样器件 Download PDFInfo
- Publication number
- CN109768089B CN109768089B CN201910062554.7A CN201910062554A CN109768089B CN 109768089 B CN109768089 B CN 109768089B CN 201910062554 A CN201910062554 A CN 201910062554A CN 109768089 B CN109768089 B CN 109768089B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- region
- sampling
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种基于SenseFET的压控采样器件,第二导电类型半导体漂移区上表面设有第一个第一导电类型半导体采样电压控制区和第二个第一导电类型半导体采样电压控制区,第一个第一导电类型半导体采样电压控制区和第二个第一导电类型半导体采样电压控制区位于第一导电类型半导体掺杂区的右侧、第二导电类型半导体掺杂区的左侧,第一个第一导电类型半导体采样电压控制区和第二个第一导电类型半导体采样电压控制区之间具有电压感测电极;本发明器件在开启周期可通过栅极实现采样电流的可控性,关断周期可以实现芯片自供电,在实现原有电流采样功能的基础上,器件在导通过程中可以实现从低电压到高电压瞬态的电压跟随,以检测漏极电压的变化,且采样电压的采样比可控。
Description
技术领域
本发明属于功率半导体器件技术领域,涉及一种基于SenseFET的压控采样器件。
背景技术
与功率驱动相关的高压、功率集成电路和系统中,都需要对高压、功率集成电路输入/输出性能和负载情况等进行检测,做到对电路和系统的实时保护,满足集成电路和系统的智能化,有效地保证系统正常和可靠地工作。实现高压、功率集成电路及其应用系统的控制是当今国内外的研究热点以及研究科学难点。目前,关于采样方面的技术包括外围元器件采样和芯片内部采样,外围电压采样如副边反馈取样、电阻、电流镜取样等方法,这些方法都会带来信号取样不可调、取样精度不够、制作成本增加、应用电路体积加大等缺点;芯片内部采样则会存在信号采样不可调、采样精度不够、应用场合受限等缺点。
电流采样方面,其他人提出了JFET采样结构,如图2所示,JFET采样器件具有结构简单、采样精度高、可以作为采样和自供电的复用器件等优点。在低电压应用场合,传统结构的JFET采样器件已经可以胜任相关应用,但在高压应用场合,常规JFET采样器件很难满足应用要求,首先,器件耐压不够,考虑到设计时的各方面折中关系,耐压也很难再设计提升;其次,JFET背栅极接地或者固定电位,采样电流漂移区深度决定,无法在应用中时进行调节,即采样不可控;最后,饱和区恒流特性差,非恒流充电会导致自供电电压不稳,从而影响芯片正常工作。但该结构不适合用于高压应用场合。
针对传统JFET采样器件的不足,提出了如图3所示的SenseFET结构,该结构在电流采样方面具有更优异的表现:高的电压阻断能力、应用简单(可无外部反馈),器件在开启周期通过栅极实现采样电流的可控性,关断周期可以实现芯片自供电,采样电流具有可控性、采样精度高。此外,SenseFET在饱和区工作时具有比传统JFET采样器件更好的饱和区恒流特性。
然而,对于高压SenseFET的研究和设计尚不充分,在外部电压由低到高的瞬态过程中器件不具备对外部电压检测的能力,因此存在器件失效的隐患。
发明内容
本发明的目的在于针对上述SenseFET存在的问题,提出一种基于SenseFET的压控采样器件。
为实现上述发明目的,本发明技术方案如下:
一种基于SenseFET的压控采样器件,其元胞结构包括第一导电类型半导体衬底1、第一导电类型半导体衬底1右侧上表面的第一导电类型半导体掺杂区3、位于第一导电类型半导体衬底1上表面第一导电类型半导体掺杂区3左侧的第二导电类型半导体漂移区2;所述第一导电类型半导体掺杂区3上表面具有衬底金属电极18;所述第二导电类型半导体漂移区2上表面从左往右依次设置第二导电类型半导体漏区4、第一导电类型半导体掺杂区5、第一导电类型半导体掺杂区6、和第二导电类型半导体掺杂区10;所述第一导电类型半导体掺杂区6中具有第一导电类型半导体表面重掺杂区7;所述第一导电类型半导体掺杂区5上表面具有氧化层19;所述氧化层19中具有第一多晶硅11和第二多晶硅12构成的场板结构;所述第二导电类型半导体漏区4上表面和第一多晶硅11之间具有漏极金属20连接;所述第一导电类型半导体表面重掺杂区7上表面和第二多晶硅12之间具有栅极金属13连接;所述第二导电类型半导体漂移区2上表面设有第一个第一导电类型半导体采样电压控制区8和第二个第一导电类型半导体采样电压控制区9,第一个第一导电类型半导体采样电压控制区8和第二个第一导电类型半导体采样电压控制区9位于第一导电类型半导体掺杂区6的右侧、第二导电类型半导体掺杂区10的左侧,所述第一个第一导电类型半导体采样电压控制区8上表面具有第一金属电极14;所述第二个第一导电类型半导体采样电压控制区9上表面具有第三金属电极16;所述第二导电类型半导体漂移区2上表面第一个第一导电类型半导体采样电压控制区8和第二个第一导电类型半导体采样电压控制区9之间具有第二金属电极15,第二导电类型半导体掺杂区10上表面具有电流感测电极17。
作为优选方式,第一导电类型半导体为P型半导体,第二导电类型半导体为N型半导体。
作为优选方式,第一导电类型半导体为N型半导体,第二导电类型半导体为P型半导体。
作为优选方式,第一导电类型半导或第二导电类型半导体为单晶硅、碳化硅或者氮化镓。
本发明的有益效果为:器件在开启周期可通过栅极实现采样电流的可控性,关断周期可以实现芯片自供电,在实现原有电流采样功能的基础上,器件在导通过程中可以实现从低电压到高电压瞬态的电压跟随,以检测漏极电压的变化,且采样电压的采样比可控。
附图说明
图1是本发明的一种基于SenseFET的压控采样器件的结构示意图;
图2是常规JFET采样结构示意图;
图3是SenseFET采样结构示意图;
图4是本发明压控采样器件的漏极电压和采样电压随时间的变化示意图;
图5是本发明压控采样器件的采样电压跟随器件的漏极电压的变化示意图。
1为第一导电类型半导体衬底,2为第二导电类型半导体漂移区,3为第一导电类型半导体掺杂区,4为第二导电类型半导体漏区,5为第一导电类型半导体掺杂区,6为第一导电类型半导体掺杂区,7为第一导电类型半导体表面重掺杂区,8为第一个第一导电类型半导体采样电压控制区,9为第二个第一导电类型半导体采样电压控制区,10为第二导电类型半导体掺杂区,11为第一多晶硅,12为第二多晶硅,13为栅极金属,14为第一金属电极,15为第二金属电极,16为第三金属电极,17为电流感测电极,18为衬底金属电极,19为氧化层,20为漏极金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
本发明的一种基于SenseFET的压控采样器件,如图1所示,其元胞结构包括第一导电类型半导体衬底1、第一导电类型半导体衬底1右侧上表面的第一导电类型半导体掺杂区3、位于第一导电类型半导体衬底1上表面第一导电类型半导体掺杂区3左侧的第二导电类型半导体漂移区2;所述第一导电类型半导体掺杂区3上表面具有衬底金属电极18;所述第二导电类型半导体漂移区2上表面从左往右依次设置第二导电类型半导体漏区4、第一导电类型半导体掺杂区5、第一导电类型半导体掺杂区6、和第二导电类型半导体掺杂区10;所述第一导电类型半导体掺杂区6中具有第一导电类型半导体表面重掺杂区7;所述第一导电类型半导体掺杂区5上表面具有氧化层19;所述氧化层19中具有第一多晶硅11和第二多晶硅12构成的场板结构;所述第二导电类型半导体漏区4上表面和第一多晶硅11之间具有漏极金属20连接;所述第一导电类型半导体表面重掺杂区7上表面和第二多晶硅12之间具有栅极金属13连接;其特征在于:所述第二导电类型半导体漂移区2上表面设有第一个第一导电类型半导体采样电压控制区8和第二个第一导电类型半导体采样电压控制区9,第一个第一导电类型半导体采样电压控制区8和第二个第一导电类型半导体采样电压控制区9位于第一导电类型半导体掺杂区6的右侧、第二导电类型半导体掺杂区10的左侧,所述第一个第一导电类型半导体采样电压控制区8上表面具有第一金属电极14;所述第二个第一导电类型半导体采样电压控制区9上表面具有第三金属电极16;所述第二导电类型半导体漂移区2上表面第一个第一导电类型半导体采样电压控制区8和第二个第一导电类型半导体采样电压控制区9之间具有第二金属电极15,第二导电类型半导体掺杂区10上表面具有电流感测电极17。
第一导电类型半导体为P型半导体,第二导电类型半导体为N型半导体。
或者第一导电类型半导体为N型半导体,第二导电类型半导体为P型半导体。
优选的,第一导电类型半导或第二导电类型半导体为单晶硅、碳化硅或者氮化镓。
接下来以P型衬底压控采样器件为例,说明本发明的工作原理:
如图1所示,基于SenseFET结构,在N漂移区表面的Pbody右侧扩散两个P型浅结,P型浅结的掺杂浓度应高于N型漂移区的掺杂浓度,扩散后表面形成的JFET结构。器件在导通状态下,电流从漏极进入,经过N-漂移区,最终从电压感测极和源极流出,器件在线性区可以实现对电流的采样,采样电流的大小可以通过Pbody的栅极控制,当外加的漏极电压升高,器件进入自供电状态,低电势区的电压感测极可以检测到电压的增加,并通过两侧的P型浅结的外加电压精确控制结处耗尽区的宽度,从而控制载流子通道的宽度,最终实现对电压采样的控制,实现对器件漏极电压的检测;当器件的漏极电压降低,器件结束自供电状态,低电势区的电压感测极可以检测到电压的降低,在器件特性曲线的线性区SenseFET仍可以实现对电流的检测。
为了验证本发明的有益结果,利用Silvaco软件模拟器件结构,并进行电学参数的仿真,仿真的主要参数为:衬底掺杂浓度为1.7e14cm-3,漂移区掺杂浓度为1e16cm-3,漂移区长度为135μm,结深9μm,Pbody的掺杂浓度为1.3e16cm-3,结深2.3μm,本发明提出的JFET浅结结深为1.2μm,掺杂浓度为5e16cm-3。仿真结果发现:新结构具有高的电压阻断能力,器件开态击穿电压为600V;如图4所示为采样器件的漏极电压和采样端电压随时间的变化示意图,当器件源极接地,电压采样端接100Ω的采样电阻,电流采样控制栅Gate接地,器件从5μs至10μs漏极电压从0V上升至400V,漏极低压到高压瞬态过程中采样端电压能够跟随漏极电压的变化,变化范围在0至0.5V之间(图5)。P型浅结作为JFET栅极Gate1接负电位可以实现采样电压可控性,通过JFET反偏PN结来控制耗尽区的宽度,从而调整采样电压的数值,采样电压随JFET栅极电压绝对值的增加而减小。
综上所述,本发明提供的一种基于SenseFET的压控采样器件,通过内置JFET结构,可以保证器件原有电流采样功能和芯片自供电功能的基础上,可以实现对器件漏极从低电压到高电压的瞬态电压检测,且采样电压可控。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种基于SenseFET的压控采样器件,其元胞结构包括第一导电类型半导体衬底(1)、第一导电类型半导体衬底(1)右侧上表面的第一第一导电类型半导体掺杂区(3)、位于第一导电类型半导体衬底(1)上表面第一第一导电类型半导体掺杂区(3)左侧的第二导电类型半导体漂移区(2);所述第一第一导电类型半导体掺杂区(3)上表面具有衬底金属电极(18);所述第二导电类型半导体漂移区(2)上表面从左往右依次设置第二导电类型半导体漏区(4)、第二第一导电类型半导体掺杂区(5)、第三第一导电类型半导体掺杂区(6)、和第二导电类型半导体掺杂区(10);所述第三第一导电类型半导体掺杂区(6)中具有第一导电类型半导体表面重掺杂区(7);所述第二第一导电类型半导体掺杂区(5)上表面具有氧化层(19);所述氧化层(19)中具有第一多晶硅(11)和第二多晶硅(12)构成的场板结构;所述第二导电类型半导体漏区(4)上表面和第一多晶硅(11)之间具有漏极金属(20)连接;所述第一导电类型半导体表面重掺杂区(7)上表面和第二多晶硅(12)之间具有栅极金属(13)连接;其特征在于:所述第二导电类型半导体漂移区(2)上表面设有第一个第一导电类型半导体采样电压控制区(8)和第二个第一导电类型半导体采样电压控制区(9),第一个第一导电类型半导体采样电压控制区(8)和第二个第一导电类型半导体采样电压控制区(9)位于第三第一导电类型半导体掺杂区(6)的右侧、第二导电类型半导体掺杂区(10)的左侧,所述第一个第一导电类型半导体采样电压控制区(8)上表面具有第一金属电极(14);所述第二个第一导电类型半导体采样电压控制区(9)上表面具有第三金属电极(16);所述第二导电类型半导体漂移区(2)上表面第一个第一导电类型半导体采样电压控制区(8)和第二个第一导电类型半导体采样电压控制区(9)之间具有第二金属电极(15),第二导电类型半导体掺杂区(10)上表面具有电流感测电极(17)。
2.根据权利要求1所述的一种基于SenseFET的压控采样器件,其特征在于:第一导电类型半导体为P型半导体,第二导电类型半导体为N型半导体。
3.根据权利要求1所述的一种基于SenseFET的压控采样器件,其特征在于:第一导电类型半导体为N型半导体,第二导电类型半导体为P型半导体。
4.根据权利要求1所述的一种基于SenseFET的压控采样器件,其特征在于:第一导电类型半导体或第二导电类型半导体为单晶硅、碳化硅或者氮化镓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910062554.7A CN109768089B (zh) | 2019-01-23 | 2019-01-23 | 一种基于SenseFET的压控采样器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910062554.7A CN109768089B (zh) | 2019-01-23 | 2019-01-23 | 一种基于SenseFET的压控采样器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109768089A CN109768089A (zh) | 2019-05-17 |
CN109768089B true CN109768089B (zh) | 2021-04-13 |
Family
ID=66455114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910062554.7A Active CN109768089B (zh) | 2019-01-23 | 2019-01-23 | 一种基于SenseFET的压控采样器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109768089B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111370492B (zh) * | 2020-04-27 | 2023-04-28 | 上海华虹宏力半导体制造有限公司 | 集成采样功能的超高压ldmos复合管及工艺方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100446275C (zh) * | 2006-09-14 | 2008-12-24 | 电子科技大学 | 高压SensorFET器件 |
US8207580B2 (en) * | 2009-05-29 | 2012-06-26 | Power Integrations, Inc. | Power integrated circuit device with incorporated sense FET |
CN101980362B (zh) * | 2010-08-31 | 2011-12-21 | 电子科技大学 | 一种可控自钳位SensorFET复合纵向功率器件 |
CN101976666B (zh) * | 2010-09-07 | 2012-01-11 | 电子科技大学 | 具有多泄放通道可控自钳位SensorFET复合横向功率器件 |
CN102610641B (zh) * | 2011-01-20 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 高压ldmos器件及其制造方法 |
KR101369973B1 (ko) * | 2013-03-28 | 2014-03-06 | 메이플세미컨덕터(주) | 전력용 센스 모스펫 제조 방법 |
-
2019
- 2019-01-23 CN CN201910062554.7A patent/CN109768089B/zh active Active
Non-Patent Citations (1)
Title |
---|
Analysis of SenseFET Performance Degradation under Electric Stress;Yang Yang et al;《2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology(ICSICT)》;20181103;第1-3页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109768089A (zh) | 2019-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101536194B (zh) | 包括整流结分流器的功率开关半导体器件 | |
CN105322002B (zh) | 反向传导igbt | |
CN108767006B (zh) | 一种集成电压采样功能的igbt器件 | |
Ryu et al. | Ultra high voltage IGBTs in 4H-SiC | |
JPH07507661A (ja) | フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーmosfet | |
CN108258039A (zh) | 电导率调制漏极延伸mosfet | |
CN112151620B (zh) | 一种具有esd防护结构的结型场效应管 | |
CN108155225B (zh) | 恒流器件及其制造方法 | |
CN109742139B (zh) | 一种基于ligbt的单栅控制电压电流采样器件 | |
CN102034815B (zh) | 一种igbt及其制作方法 | |
CN109768089B (zh) | 一种基于SenseFET的压控采样器件 | |
CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
Coen et al. | A high-performance planar power MOSFET | |
CN113948578A (zh) | 一种集成了mps二极管的碳化硅mosfet | |
CN112002756B (zh) | 带有igbt单元和电流电压感测及控制单元的半导体器件 | |
CN112071914B (zh) | 带有mos单元和电压感测及控制单元的半导体器件 | |
CN104638021A (zh) | 一种横向恒流二极管及其制造方法 | |
CN204905261U (zh) | 一种soi横向功率器件耐压结构 | |
CN104638022A (zh) | 一种soi横向恒流二极管及其制造方法 | |
CN109786450B (zh) | 一种基于ligbt的栅控型采样器件 | |
CN109801962B (zh) | 一种基于ligbt的双栅控制采样器件 | |
CN107731905A (zh) | 一种碳化硅功率器件终端结构及其制作方法 | |
CN208548354U (zh) | 集成电阻区的vdmos器件 | |
CN110890427B (zh) | 可调电容的屏蔽栅mosfet器件 | |
CN107785416A (zh) | 结型场效应晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |