CN112151620B - 一种具有esd防护结构的结型场效应管 - Google Patents
一种具有esd防护结构的结型场效应管 Download PDFInfo
- Publication number
- CN112151620B CN112151620B CN202011167241.7A CN202011167241A CN112151620B CN 112151620 B CN112151620 B CN 112151620B CN 202011167241 A CN202011167241 A CN 202011167241A CN 112151620 B CN112151620 B CN 112151620B
- Authority
- CN
- China
- Prior art keywords
- region
- gate
- oxide layer
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 67
- 230000015556 catabolic process Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 7
- 238000007599 discharging Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种具有ESD防护结构的结型场效应管，该结型场效应管包括源极区、漏极区，以及设置在源极区和漏极区之间的第一栅极区，所述第一栅极区被电引出至多晶硅电阻上，同时该多晶硅电阻被电引出至所述栅端上。当静电发生时，静电产生的漏电流经漏端和源端之间的第一栅极区以及多晶硅电阻至栅端。这样使得第一栅极区的电位被抬高，从而源端就不容易被夹断，进而抬高了源端的电位。最终，源端电压会被其原有的ESD器件所钳位。因此，在优化的结型场效应管中，ESD来临时，该结型场效应管呈现电阻特性，具有良好的泄放能力。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种具有静电放电防护结构的结型场效应管。
背景技术
静电放电(ESD：Electrostatic Discharge)，应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS：Electrical Over Stress)破坏的主要元凶。因为静电通常瞬间电压非常高(＞几千伏)，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。据美国国家半导体公司(National-Semiconductor)数据统计表明，现今集成电路失效产品中的38％是由ESD/EOS所引起的。
PN结是现有的半导体器件中的基础单位，在半导体器件的ESD防护中，需要考虑如何防止PN结被静电击穿和烧毁。通常情况下，PN结的击穿分两种，分别是电击穿和热击穿，电击穿指的是雪崩击穿(低浓度)和齐纳击穿(高浓度)，而这个电击穿主要是载流子碰撞电离产生新的电子-空穴对(electron-hole)，所以它是可恢复的。但是热击穿是不可恢复的，因为热量聚集容易导致半导体材料硅被熔融烧毁。因此需要防止的是PN结的热击穿。
场效应晶体管(FET)是一种使用非常广泛的半导体器件。FET通常分为结型场效应晶体管(JFET)和金属-氧化物型(MOSFET)场效应晶体管两种。结型场效应管(JFET)是一种利用耗尽层宽度改变导电沟道的宽窄来控制漏极电流的大小的器件。与MOSFET器件类似，JFET也分为N沟沟道和P沟道两种。以N沟道为例，它是在N型半导体硅片的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。P区即为栅极(G)，N型硅的一端是漏极(D)，另一端是源极(S)。
请参见图1，图1是一种传统的N沟道JFET结构示意图。如图所示，N沟道JFET包括N型漂移(drift)区101，漏极区102，第一栅极区103，源极区104和第二栅极区105。该N型JEFT通过在N型drift区101的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。通过对这两个PN结的耗尽区干预，可以改变N型沟道的大小甚至进行夹断，进而实现对外部电压、电流的输出控制。
随着JFET(结型场效应晶体管)在集成电路中的应用越来越广泛，对于JFET的性能要求越来越高。JFET不仅需要有符合要求的电学特性，在很多场景应用下JFET的漏端作为I/O端口(输入/输出端口)，需要有一定的ESD(静电放电)能力。
当ESD现象来临时，JFET器件内部发生电击穿(雪崩击穿)，漏电流经漏端和源端之间的P阱区和P+区至栅端。对于JFET器件来说，用于载流子沟道的N阱浓度较低，且容易发生耗尽区展宽效应(Kick效应)，使得整个反向PN结的电阻过大，此时由于ESD电流通过反向PN结流出，将导致静电电压迅速增大并发热，造成对器件的损伤，因此传统JFET的ESD能力弱。
现有技术中，为了提高JFET的ESD能力，通常会并联一个LDMOS(横向双扩散晶体管)结构用于保护JFET。这种方案虽然提升了ESD能力，但增加了器件面积，从而增加了成本。
发明内容
有鉴于此，本发明的目的在于提出一种具有ESD防护结构的结型场效应管。通过对器件结构的优化，在少量增加器件面接或不增加器件面积的情况下，提高结型场效应管的静电防护能力。
根据本发明的目的提出的一种具有ESD防护结构的结型场效应管，包括：
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的深阱区；
形成在所述深阱区上的漏极区、源极区和第一栅极区，所述第一栅极区位于所述漏极区和所述源极区之间；
形成在所述深阱区外的第二栅极区，所述第二栅极区位于所述源极区相对第一栅极区的另一侧；
形成在所述第一栅极区和所述漏极区之间且位于所述衬底表面的第一场区氧化层，形成在所述第二栅极区外侧且位于所述衬底表面的第二场区氧化层；
所述第二栅极区上设有电引出线，并引出形成栅端；
其中，所述第一场区氧化层和/或第二场区氧化层中的至少1个上设有多晶硅电阻，所述第一栅极区被电引出至该多晶硅电阻上，同时该多晶硅电阻被电引出至所述栅端上。
优选的，所述多晶硅电阻只形成在所述第一场区氧化层上，所述多晶硅电阻的宽度为1-10um。
优选的，所述多晶硅电阻只形成在所述第二场区氧化层上，所述第二场区氧化层的宽度被加宽以匹配所述多晶硅电阻的宽度，且被加宽的部分占整个器件宽度的5％-10％。
优选的，所述多晶硅电阻包括形成在所述第一场区氧化层上的第一多晶硅电阻和形成在所述第二场区氧化层上的第二多晶硅电阻，所述第一多晶硅电阻和所述第二多晶硅电阻共同电引出至所述栅端上。
优选的，所述多晶硅电阻的阻值为1千欧-10兆欧。
优选的，所示第一栅极区包括依次形成在所示深阱区上的第一导电类型的第一势阱和第一导电类型的第一重掺区，所述第二栅极区包括依次形成在所述衬底中的第一导电类型的第二势阱和第一导电类型的第二重掺区，所述第一重掺区通过一电引出线引出至所述多晶硅电阻，所述第二重掺区通过一电引出线引出至所述栅端。
优选的，所述漏极区包括依次形成在所述深阱区的第二导电类型的阱区和重掺区，所述重掺区与一金属漏极欧姆接触，并被引出形成漏端。
优选的，所述源极区包括依次形成在所述深阱区的第二导电类型的阱区和重掺区，所述重掺区与一金属源极欧姆接触，并被引出形成源端。
优选的，所述源端外部设有一ESD器件，当所述结型场效应管内部产生静电电流时，所述第一栅极区处的电位被所述多晶硅电阻抬高，使得所述结型场效应管呈现电阻特性，所述静电电流从所述源端引导至所述ESD器件上。
优选的，所述第一场区氧化层和/或所述第二场区氧化层为浅沟槽隔离结构、场氧化层或厚氧化层中的一种。
优选的，在所述第一场区氧化层上，还设有多晶硅场板，所述多晶硅场板用于调节所述深阱区中的电场，以提高器件的击穿电压或降低工作电阻。
优选的，所述源极区和所述漏极区非对称的分布在第一栅极区的两侧，且所述漏极区距离所述第一栅极区具有更长的距离。
本发明通过让漏极区和源极区之间的第一栅极区连接到一个多晶硅电阻上，使得将漏端和源端之间用于夹断的栅极引出通过接多晶硅电阻到外围的栅端。同样的，在器件发生电击穿后，静电产生的漏电流经漏端和源端之间的第一栅极区以及多晶硅电阻至栅端。这样使得第一栅极区的电位被抬高，从而源端就不容易被夹断，进而抬高了源端的电位。最终，源端电压会被其原有的ESD器件所钳位。因此，在优化的结型场效应管中，ESD来临时，该结型场效应管呈现电阻特性，具有良好的泄放能力。当结型场效应管处于正常工作状态时，由于多晶硅电阻上没有压降，其夹断电压保持不变。和现有技术相比，本发明的优势在于：
多晶硅电阻成型在第一场区氧化层和/或第二场区氧化层上，因此对器件整体宽度的变化有限，从而可以在稍微增加上量器件面积的前提下，提高器件整体的静电防护能力。
附图说明
图1是一种传统的N沟道JFET结构示意图。
图2是本发明第一实施方式下的结型场效应管结构示意图。
图3是本发明第一实施方式下的结型场效应管结构示意图。
图4是本发明第一实施方式下的结型场效应管结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述，但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明是一种具有静电放电防护结构的结型场效应管，通过让漏极区和源极区之间的第一栅极区连接到一个多晶硅电阻上，使得将漏端和源端之间用于夹断的栅极引出通过接多晶硅电阻到外围的栅端。同样的，在器件发生电击穿后，静电产生的漏电流经漏端和源端之间的第一栅极区以及多晶硅电阻至栅端。这样使得第一栅极区的电位被抬高，从而源端就不容易被夹断，进而抬高了源端的电位。最终，源端电压会被其原有的ESD器件所钳位。因此，在优化的结型场效应管中，ESD来临时，该结型场效应管呈现电阻特性，具有良好的泄放能力。当结型场效应管处于正常工作状态时，由于多晶硅电阻上没有压降，其夹断电压保持不变。
下面，将结合具体实施方式，对本发明的技术方案做详细描述。需要注意的是，由于JFET分为P型管和N型管，两者之间以载流子类型作为区分，虽然在工作特性上有所不同，然而其实现功能的工作原理基本相同，故而在以下所举的实施例中，将以N型结型场效应管作为例子进行说明，此时P型掺杂作为第一导电类型半导体，N型掺杂作为第二导电类型半导体。P型管在本专利的思想基础上做相应调整即可。
第一实施例
请参见图2，图2是本发明第一实施方式下的结型场效应管结构示意图。如图所示，在该实施方式中，结型场效应管为N沟道结型场效应管，包括P型衬底10，位于P型衬底10上的N型深阱区11，位于N型深阱区11上的漏极区12、源极区14，位于漏极区12、源极区14之间的第一栅极区13，和形成在深阱区11外的第二栅极区15，该第二栅极区15位于源极区14相对第一栅极区13的另一侧。其中N型深阱区11具有浓度较低的N型掺杂形成的沟道，在器件未夹断的情况下，载流子从漏极区12经过该N型深阱区11流向源极区14从而形成电流。
源极区14包括依次形成在N型深阱区11中的N型阱区141和N型重掺区142，该N型重掺区142与一金属源极欧姆接触，并被引出形成源端143。漏极区12包括依次形成在N型深阱区11中的N型阱区121和N型重掺区122，该N型重掺区122与一金属漏极欧姆接触，并被引出形成漏端123。在一种设计中，该源极区14和漏极区12非对称的分布在第一栅极区13的两侧。即漏极区12距离第一栅极区13具有更长的距离，这样可以增加器件的击穿电压(BV)，同时可以让漏极区12远离结区，避免结区过热烧毁器件。
第一栅极区13包括依次形成在N型深阱区11上的P型的第一势阱131和P型的第一重掺区132，第二栅极区15包括依次形成在P型衬底中的P型的第二势阱151和P型的第二重掺区152。其中该第二重掺区152上设有电引出线，并引出形成栅端16。
漏极区12、源极区14、第一栅极区13和第二栅极区15之间的衬底表面上设有隔离用的介质层，这些位于衬底表面的介质层横向延伸至漏极区12、源极区14、第一栅极区13和第二栅极区15的各个势阱中。其中，漏极区12与第一栅极区13之间形成有第一场区氧化层134，第二栅极区15的外侧形成有第二场区氧化层154。
在该N沟道结型场效应管中，第一栅极区13和第二栅极区15与N型深阱区11构成了两个PN结，这两个栅极区与N型深阱区11的交界处形成耗尽区。工作时，随着栅-源电压|UGS|的增加，耗尽区被扩大，N型深阱区中的沟道逐渐减小直至夹断，实现控制导电沟道的效果。
与传统的结型场效应管相比，本发明在第一栅极区13与栅端16之间，增加了一个多晶硅电阻。请参见图2，在该第一实施方式中，该多晶硅电阻17设置在第二场区氧化层154上，该多晶硅电阻17的一端利用电引出线连接到第一栅极区13上，另一端则电引出到栅端16上。这样一来，在器件发生电击穿后，静电产生的漏电流经漏端和源端之间的第一栅极区以及多晶硅电阻至栅端，由于多晶硅电阻的存在，使得第一栅极区的电位被抬高，从而源端就不容易被夹断，进而抬高了源端的电位。因此，ESD来临时，该结型场效应管呈现电阻特性，具有良好的泄放能力。而当结型场效应管处于正常工作状态时，由于多晶硅电阻上没有压降，器件的夹断电压保持不变，不影响管子的夹断特性。
为了达到上述效果，对于该多晶硅电阻17的阻值要求通常需要达到1千欧-10兆欧的范围，为了匹配该多晶硅电阻17的阻值需要，下方的第二场区氧化层154需要进行一定的加宽，比如多晶硅电阻的宽度为10um时，第二场区氧化层154加宽的宽度占整个器件宽度的5％-10％左右。
进一步的，可以在源端123外部设置一ESD器件(图中未示出)，当结型场效应管内部产生静电电流时，由于管子呈现电阻特性，静电电流从源端引出至该外部的ESD器件上，最终，源端电压会被其该ESD器件所钳位。
进一步的，第一场区氧化层134和/或第二场区氧化层154可以为浅沟槽隔离结构、场氧化层或厚氧化层中的一种。
进一步的，在该第一实施方式中，由于多晶硅电阻17只设置在第二场区氧化层154上，因此在第一场区氧化层134上，可以设置多晶硅场板135，如图中所示，该多晶硅场板135可以电连接在栅端16上，也可以通过一个额外的电极进行单独控制，用于调节深阱区11中的电场，提高器件的击穿电压(BV)或降低工作电阻(Rdson)。
实施例二
请参见图3，图3是本发明第二实施方式下的结型场效应管结构示意图。如图所示，在该实施方式中，多晶硅电阻17’只形成在第一场区氧化层134上。此时由于该第一场区氧化层134本身通常具有一定的宽度，在多晶硅电阻17’的阻值范围内，该多晶硅电阻17’的宽度为1-10um区间内，因此该第一场区氧化层134可以承载该多晶硅电阻17’达到阻值所需的宽度。因此在该第二实施方式中，可以在几乎不增加器件宽度的情况下，提高器件对ESD的防护能力。
进一步的，在第二实施方式中，如需要引入多晶硅场板，可以在器件设计时，考虑两者在该第一场区氧化层134上的宽度需求，对该第一场区氧化层134进行匹配话设计，另外需要引入对形成多晶硅电阻和多晶硅场板时的光罩进行图形化设计，两者之间应满足电隔离的需求。其他与第一实施方式相同之处不再赘述。
实施例三
请参见图4，图4是本发明第三实施方式下的结型场效应管结构示意图。如图所示，在该实施方式中，在第一场区氧化层134和第二场区氧化层154上分别设有第一多晶硅电阻171和第二多晶硅电阻172。此时，第一多晶硅电阻171和第二多晶硅电阻172相当于两个并联在第一栅极区13和栅端16之间的电阻。在该第三实施方式中，两个并联的多晶硅电阻将降低总的多晶硅电阻的阻值，因此需要设计合适的宽度以匹配阻值的需求。但是由于并联电阻的分流效应，可以让器件承受更大的瞬间ESD电流，增加器件对ESD的防护能力。其它与第一实施方式相同之处在此不再赘述。
综上所述，本发明提出了一种具有ESD防护结构的结型场效应管，该结型场效应管通过在第一栅极区和栅端之间设置多晶硅电阻，在器件发生电击穿后，静电产生的漏电流经漏端和源端之间的第一栅极区以及多晶硅电阻至栅端。这样使得第一栅极区的电位被抬高，从而源端就不容易被夹断，进而抬高了源端的电位，使得结型场效应管呈现电阻特性，增加了器件对ESD电流的分流能力，有效提高器件的ESD防护能力。
尽管为示例目的，已经公开了本发明的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本发明的范围和精神的情况下，各种改进、增加以及取代是可能的。
Claims (11)
1.一种具有ESD防护结构的结型场效应管，其特征在于：包括
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的深阱区；
形成在所述深阱区上的漏极区、源极区和第一栅极区，所述第一栅极区位于所述漏极区和所述源极区之间；
形成在所述深阱区外的第二栅极区，所述第二栅极区位于所述源极区相对第一栅极区的另一侧；
形成在所述第一栅极区和所述漏极区之间且位于所述衬底表面的第一场区氧化层，形成在所述第二栅极区外侧且位于所述衬底表面的第二场区氧化层；
所述第二栅极区上设有电引出线，并引出形成栅端；
其中，所述第一场区氧化层和/或第二场区氧化层中的至少1个上设有多晶硅电阻，所述第一栅极区被电引出至该多晶硅电阻上，同时该多晶硅电阻被电引出至所述栅端上，
所述第一栅极区包括依次形成在所示深阱区上的第一导电类型的第一势阱和第一导电类型的第一重掺区，所述第二栅极区包括依次形成在所述衬底中的第一导电类型的第二势阱和第一导电类型的第二重掺区，所述第一重掺区通过一电引出线引出至所述多晶硅电阻，所述第二重掺区通过一电引出线引出至所述栅端。
2.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：所述多晶硅电阻只形成在所述第一场区氧化层上，所述多晶硅电阻的宽度为1-10um。
3.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：所述多晶硅电阻只形成在所述第二场区氧化层上，所述第二场区氧化层的宽度被加宽以匹配所述多晶硅电阻的宽度。
4.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：所述多晶硅电阻包括形成在所述第一场区氧化层上的第一多晶硅电阻和形成在所述第二场区氧化层上的第二多晶硅电阻，所述第一多晶硅电阻和所述第二多晶硅电阻共同电引出至所述栅端上。
5.如权利要求1-4任意一项所述的具有ESD防护结构的结型场效应管，其特征在于：所述多晶硅电阻的阻值为1千欧-10兆欧。
6.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：所述漏极区包括依次形成在所述深阱区的第二导电类型的阱区和重掺区，所述重掺区与一金属漏极欧姆接触，并被引出形成漏端。
7.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：所述源极区包括依次形成在所述深阱区的第二导电类型的阱区和重掺区，所述重掺区与一金属源极欧姆接触，并被引出形成源端。
8.如权利要求7所述的具有ESD防护结构的结型场效应管，其特征在于：所述源端外部设有一ESD器件，当所述结型场效应管内部产生静电电流时，所述第一栅极区处的电位被所述多晶硅电阻抬高，使得所述结型场效应管呈现电阻特性，所述静电电流从所述源端引导至所述ESD器件上。
9.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：所述第一场区氧化层和/或所述第二场区氧化层为浅沟槽隔离结构、场氧化层或厚氧化层中的一种。
10.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：在所述第一场区氧化层上，还设有多晶硅场板，所述多晶硅场板用于调节所述深阱区中的电场，以提高器件的击穿电压或降低工作电阻。
11.如权利要求1所述的具有ESD防护结构的结型场效应管，其特征在于：所述源极区和所述漏极区非对称的分布在第一栅极区的两侧，且所述漏极区距离所述第一栅极区具有更长的距离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011167241.7A CN112151620B (zh) | 2020-10-27 | 2020-10-27 | 一种具有esd防护结构的结型场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011167241.7A CN112151620B (zh) | 2020-10-27 | 2020-10-27 | 一种具有esd防护结构的结型场效应管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112151620A CN112151620A (zh) | 2020-12-29 |
| CN112151620B true CN112151620B (zh) | 2022-07-19 |
Family
ID=73955031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011167241.7A Active CN112151620B (zh) | 2020-10-27 | 2020-10-27 | 一种具有esd防护结构的结型场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151620B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113629152A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | Jfet器件及其制作方法 |
| CN115188832B (zh) * | 2022-07-11 | 2023-04-14 | 东莞市金誉半导体有限公司 | 一种高压jfet器件及其制备方法 |
| CN115425022B (zh) * | 2022-09-08 | 2023-06-02 | 绍兴中芯集成电路制造股份有限公司 | Mos器件及具有该mos器件的电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407413B1 (en) * | 2000-02-01 | 2002-06-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with guard ring and Zener diode layer thereover |
| CN103633089A (zh) * | 2012-08-20 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 多晶硅电阻及其制造方法 |
| CN106252406A (zh) * | 2015-06-12 | 2016-12-21 | 旺宏电子股份有限公司 | 具有埋层的半导体装置 |
| CN107369684A (zh) * | 2017-07-25 | 2017-11-21 | 杰华特微电子（杭州）有限公司 | 一种半导体结构及其制造方法 |
| CN208722886U (zh) * | 2018-08-31 | 2019-04-09 | 江苏丽隽功率半导体有限公司 | 一种集成ldmos的jfet器件 |
| WO2020043927A1 (es) * | 2018-08-31 | 2020-03-05 | Consejo Superior De Investigaciones Científicas | Transistor de efecto de campo de unión, método de obtención y uso del mismo |
| CN111627912A (zh) * | 2020-06-09 | 2020-09-04 | 杰华特微电子（杭州）有限公司 | 保险丝结构及存储单元 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4212018B2 (ja) * | 2001-11-30 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7829941B2 (en) * | 2006-01-24 | 2010-11-09 | Alpha & Omega Semiconductor, Ltd. | Configuration and method to form MOSFET devices with low resistance silicide gate and mesa contact regions |
-
2020
- 2020-10-27 CN CN202011167241.7A patent/CN112151620B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407413B1 (en) * | 2000-02-01 | 2002-06-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with guard ring and Zener diode layer thereover |
| CN103633089A (zh) * | 2012-08-20 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 多晶硅电阻及其制造方法 |
| CN106252406A (zh) * | 2015-06-12 | 2016-12-21 | 旺宏电子股份有限公司 | 具有埋层的半导体装置 |
| CN107369684A (zh) * | 2017-07-25 | 2017-11-21 | 杰华特微电子（杭州）有限公司 | 一种半导体结构及其制造方法 |
| CN208722886U (zh) * | 2018-08-31 | 2019-04-09 | 江苏丽隽功率半导体有限公司 | 一种集成ldmos的jfet器件 |
| WO2020043927A1 (es) * | 2018-08-31 | 2020-03-05 | Consejo Superior De Investigaciones Científicas | Transistor de efecto de campo de unión, método de obtención y uso del mismo |
| CN111627912A (zh) * | 2020-06-09 | 2020-09-04 | 杰华特微电子（杭州）有限公司 | 保险丝结构及存储单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112151620A (zh) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112151620B (zh) | 一种具有esd防护结构的结型场效应管 | |
| JP4017187B2 (ja) | 静電放電保護回路 | |
| US6229180B1 (en) | MOS type semiconductor apparatus | |
| US6977425B2 (en) | Semiconductor device having a lateral MOSFET and combined IC using the same | |
| US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| US6888710B2 (en) | Insulated gate bipolar transistor and electrostatic discharge cell protection utilizing insulated gate bipolar transistors | |
| US20110300678A1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
| CN101877529B (zh) | 宽带隙半导体器件 | |
| CN101651152B (zh) | 半导体器件 | |
| US5844280A (en) | Device for protecting a semiconductor circuit | |
| US5844273A (en) | Vertical semiconductor device and method of manufacturing the same | |
| JP4421073B2 (ja) | 半導体デバイスの保護回路および方法 | |
| TWI717713B (zh) | 寬頻隙半導體裝置 | |
| US6864537B1 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| JP3665367B2 (ja) | 半導体装置 | |
| CN1947259A (zh) | 具有雪崩保护的高电流mos器件及操作方法 | |
| CN101364596A (zh) | 半导体器件 | |
| CN111129002B (zh) | 静电保护电路 | |
| CN108352325B (zh) | 场效应晶体管和半导体器件 | |
| WO2004090973A1 (en) | Power integrated circuits | |
| CN111180509B (zh) | 一种结型场效应管及其静电放电结构 | |
| CN110277384B (zh) | 防静电金属氧化物半导体场效应管结构 | |
| CN110349948B (zh) | 静电放电保护装置及其应用 | |
| US20230418319A1 (en) | Semiconductor transistors having minimum gate-to-source voltage clamp circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province Applicant after: Jiehuate Microelectronics Co.,Ltd. Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |