CN115425022B - Mos器件及具有该mos器件的电路 - Google Patents

Mos器件及具有该mos器件的电路 Download PDF

Info

Publication number
CN115425022B
CN115425022B CN202211092203.9A CN202211092203A CN115425022B CN 115425022 B CN115425022 B CN 115425022B CN 202211092203 A CN202211092203 A CN 202211092203A CN 115425022 B CN115425022 B CN 115425022B
Authority
CN
China
Prior art keywords
mos
resistor
active region
annular
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211092203.9A
Other languages
English (en)
Other versions
CN115425022A (zh
Inventor
陈芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202211092203.9A priority Critical patent/CN115425022B/zh
Publication of CN115425022A publication Critical patent/CN115425022A/zh
Application granted granted Critical
Publication of CN115425022B publication Critical patent/CN115425022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种MOS器件及具有该MOS器件的电路，所述MOS器件包括衬底、形成在所述衬底上的MOS有源区、环形拾取区和电阻，所述MOS有源区上形成至少一个MOS晶体管，所述环形拾取区围绕在所述MOS有源区外围，并与所述MOS有源区之间形成一个环形间隔带，所述电阻至少设置在所述环形间隔带上，且所述电阻的一端与所述MOS晶体管的栅极电连接，另一端与所述MOS晶体管的源极电连接。本发明的技术方案能充分利用环形间隔带的空间来布设电阻，节省版图面积，减轻电路版图排版的工作。同时该MOS器件作为ESD保护电路时，具有双向的高效的ESD保护能力。

Description

MOS器件及具有该MOS器件的电路
技术领域
本发明涉及集成电路设计技术领域，特别涉及一种MOS器件及具有该MOS器件的电路。
背景技术
在半导体工业中，随着半导体尺寸的减小和芯片功能的多样化，静电放电(Electrostatic Discharge，ESD)对集成电路(IC)的潜在威胁显得越来越明显，ESD 保护器件或者ESD保护电路的设计已成为IC系统可靠性设计中的重要环节之一，良好的ESD 保护器件或者ESD保护电路的设计，可以增强IC的电路性能，延长使用寿命。
然而，现有的常规ESD保护器件还存在一些缺陷，无法满足更高性能的集成电路产品的静电保护要求。
发明内容
本发明的目的在于提供一种MOS器件及具有该MOS器件的电路，节省版图面积，减少布线，且可用作ESD保护电路，能实现双向高效的ESD保护能力。
为实现上述目的，本发明提供一种MOS器件，其包括：
衬底；
形成在所述衬底上的MOS有源区，所述MOS有源区上形成至少一个MOS晶体管；
形成在所述衬底上的环形拾取区，所述环形拾取区围绕在所述MOS有源区的外围，且与所述MOS有源区之间形成一个环形间隔带；
形成在所述衬底上的电阻，并设置在所述环形间隔带上，且所述电阻的一端与所述MOS晶体管的栅极电连接， 另一端与所述MOS晶体管的源极电连接。
可选的，所述MOS有源区上设置有至少两条平行的条状栅极，所述条状栅极的两侧形成有与所述条状栅极平行的条状源极和条状漏极，使得所述MOS有源区上形成多指状的MOS晶体管阵列。
可选的，相邻所述MOS晶体管共用同一所述条状源极或共用同一所述条状漏极。
可选的，所述多指状的MOS晶体管阵列中，所有所述条状栅极通过金属互连线或者多晶硅连接在一起，所有所述条状源极通过金属互连线连接在一起，所有所述条状漏极通过金属互连线连接在一起。多个单个MOS晶体管形成一个多指并联连接的大MOS晶体管。
可选的，所述条状栅极为多晶硅栅，所述电阻为多晶硅电阻，且所述条状栅极和所述电阻通过同一层多晶硅形成，所述电阻的一端通过金属互连线或者所述同一层多晶硅与所述MOS晶体管的栅极电连接。
可选的，所述的MOS器件还包括形成在所述MOS晶体管和所述电阻上方的至少两条金属互连线，所述至少两条金属互连线通过同一层金属层形成，且其中一条所述金属互连线电性连接所述MOS有源区中的各个MOS晶体管的条状栅极以及所述电阻的一端，另一条所述金属互连线电性连接所述电阻的另一端以及相应MOS晶体管的所述条状源极。
可选的，所述环形间隔带上设有至少一根多晶硅电阻条，且所述MOS有源区周围的环形间隔带上的所有所述多晶硅电阻条通过相应的所述金属互连线首尾相连而串联在一起，从而形成所述电阻。
可选的，所述的MOS器件还包括硅化物阻挡层，覆盖在所述条状漏极和所述条状栅极之间的衬底上。
可选的，所述环形拾取区和所述电阻之间的衬底上还形成有绝缘隔离结构，所述绝缘隔离结构为场氧化隔离结构或浅沟槽隔离结构。
基于同一发明构思，本发明还提供一种具有本发明所述的MOS器件的电路。
可选的，所述电路用作ESD保护电路，或者用作一集成电路的输出端的驱动器。
与现有技术相比，本发明的技术方案，至少具有以下有益效果：
1、充分利用环形拾取区（Pickup ring）和MOS有源区之间的环形间隔带来布设电阻，节省版图面积，减轻电路版图排版的工作。
2、通过将MOS晶体管的栅极、源区和漏区均设为条状，从而形成多指状的MOS晶体管阵列，且进一步在多指状的MOS晶体管阵列中，所有条状栅极通过金属互连线或者多晶硅连接在一起， 所有条状源极通过金属互连线连接在一起，所有条状漏极通过金属互连线连接在一起，由此，多个单个MOS晶体管形成一个多指并联连接的大MOS晶体管结构，进而在用作ESD保护电路时，能够实现双向高效的ESD保护能力。
3、通过一层金属层中相应的金属互连线就可以实现MOS晶体管的栅极，源极和电阻两端之间的电连接，由此减少集成电路后段互连工艺（BEOL）的布线。
4、电阻和栅极采用同一层多晶硅形成且均呈条状，由此电阻可以作为MOS有源区外围的虚拟栅极，进而可以增强MOS器件的一致性（Uniformity），使其性能更高，应用范围更广，例如，该MOS器件既可以应用作集成电路的输出端（Output）的驱动器（Driver），又可以单独作为ESD保护电路。
5、通过MOS晶体管阵列的设置和多晶硅电阻条的串联，可以降低MOS晶体管的触发电压。 当ESD事件发生时，可以快速开启泄放ESD电流， 从而起到ESD保护的作用。
附图说明
图1是现有的一种RC型静电钳位单元的版图设计结构示意图。
图2是本发明一实施例的MOS器件的一种示例版图设计结构示意图。
图3是沿图2中XX’的剖面结构示意图。
图4至图6是本发明一实施例的MOS器件的其他示例版图设计结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的器件。应当明白，当某层被称为形成在其它层上，其可以直接地形成在其它层上，或者可以存在居间的膜层，或者可以有部分或者全部陷入到其它层中。其中，术语 “上方”、 “底”、“内”、“中”、“纵向”、“横向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或器件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制，其中“纵向”可以理解为垂直于衬底表面的方向，“横向”可以理解为平行与衬底表面的方向。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、器件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、器件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。术语“相同”、“相等”以及“一致”包括完全相等和完全相同的含义，也可包括在所允许的工艺误差下近似相同或近似相等的含义。在说明书中的术语"第一" "第二"等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
现有的ESD 保护器件的工作原理是：当IC系统正常工作时，ESD 保护器件处于关态，不影响IC系统工作。当有ESD事件发生时，ESD 保护器件能够快速开启，以泄放ESD电流，防止ESD大电流进入IC系统的内部电路而造成损伤。
目前，现有的ESD 保护器件一般采用ESD GGNMOS（栅极接地NMOS）晶体管、ESD二极管、RC型静电钳位单元(RC Clamp cell)等结构，然而这些ESD保护器件还存在一些缺陷：
（1）ESD GGNMOS晶体管主要用作集成电路的输出端（Output）的驱动器（Driver）中，既有Driver功能，又有ESD自保护能力，不需要额外的ESD保护电路，但是单一的ESDGGNMOS晶体管由于其触发电压和被保护器件的击穿电压（BV）一致，无法保证其能比被保护器件优先开启，因此不适合直接应用于单纯的ESD保护电路。
（2）ESD 二极管（Diode）在正常工作时，反偏“-”且低漏电，不影响电路正常工作，当发生ESD 事件（即ESD应力，ESD Stress）时，ESD 二极管正偏“+”以提供泄放ESD大电流的路径，但是ESD 二极管只有单向保护能力（正偏有保护能力，反偏无保护能力）， 因此还需要额外设计“-” ESD保护路径。
（3）请参考图1，RC型静电钳位单元通常包括 RC触发电路、驱动MOS区以及放电MOS区，电阻R和电容C之间的节点经由驱动MOS区的驱动MOS晶体管连接至放电MOS区的放电MOS晶体管的栅极，其工作原理是在ESD事件发生时， RC触发电路延时ESD信号，驱动MOS区的驱动MOS晶体管根据延时后的ESD信号来开启放电MOS区中的MOS晶体管，实现ESD保护。在该RC型静电钳位单元的版图中，由于在放电MOS区以外的版图区域中需要设置电阻R、电容C以及驱动MOS区，因此，版图面积大，且布线繁琐。
基于此，本发明提供一种MOS器件、ESD保护电路及集成电路系统，版图面积小，布线简单，且在有ESD事件发生时，可快速开启泄放ESD电流，并实现双向ESD保护能力，能够满足更高性能的集成电路产品的静电保护要求。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2至图6，本发明一实施例提供一种MOS器件，包括衬底100、环形拾取区（pickup region）101、MOS有源区AA以及电阻（未标记）。MOS有源区AA形成在所述衬底100上且所述MOS有源区AA上形成至少一个MOS晶体管104。环形拾取区101形成在所述衬底100上并围绕在所述MOS有源区AA的外围，且与所述MOS有源区AA之间形成一个环形间隔带（未标记）。电阻形成在所述衬底100上且设置在所述环形间隔带上，且电阻的一端与相应的MOS晶体管104的栅极104g电连接，另一端与所述MOS晶体管104的源极104s电连接。
其中，衬底100可以是任意合适的半导体衬底，例如硅衬底或绝缘体上硅衬底等，衬底100中还形成有阱区102，MOS有源区AA形成在阱区102中，电阻（未标记）形成在MOS有源区AA外围的阱区102上。
作为一种示例，MOS有源区AA上设置有至少两条平行的条状栅极104g，条状栅极104g的两侧形成有与条状栅极104g平行的条状源极104s和条状漏极104d，由此，在所述MOS有源区上形成多指状的MOS晶体管阵列。通过MOS晶体管阵列和电阻的设置，可以进一步增大双向的ESD保护能力。
进一步地，在该多指状的MOS晶体管阵列中，一个条状栅极104g及其两侧的条状源极104s和条状漏极104d形成MOS晶体管阵列中的单个MOS晶体管104。所有条状栅极104g通过相应的金属互连线或者多晶硅连接在一起，所有条状源极104s通过金属互连线连接在一起，所有条状漏极104d通过相应的金属互连线连接在一起，使得多个所述的单个MOS晶体管104（例如一个MOS有源区AA中的所有单个MOS晶体管104）形成一个多指并联连接的大MOS晶体管结构（未标记）。
条状源极104s和条状漏极104d的导电类型与阱区102的导电类型相反，且条状源极104s和条状漏极104d可以通过向阱区102中注入反型杂质并进行退火激活而形成。
此外，条状栅极104可以具有均匀间距的， 也可以具有彼此不同的间距。
本示例中，相邻MOS晶体管104之间无绝缘隔离结构，由此相邻MOS晶体管共用同一条状源极104s，或者共用同一条状漏极104d。
本示例中，条状栅极104g为多晶硅栅，电阻（未标记）为多晶硅电阻，且条状栅极104g和电阻（未标记）通过同一层多晶硅的沉积、光刻和刻蚀形成。可选的，所述电阻的一端通过相应的金属互连线或者所述同一层多晶硅与多指并联连接的大MOS晶体管结构的栅极电连接，所述电阻的另一端与多指并联连接的大MOS晶体管结构的源极连接。
本实施例中，所述的MOS器件还包括形成MOS有源区AA上的硅化物阻挡层（SAB）106，硅化物阻挡层106覆盖在条状漏极104d和条状栅极104g之间的MOS有源区AA上。
环形拾取区101形成在衬底100中，且围绕在MOS有源区AA的外围，环形拾取区101可以通过注入与阱区102的掺杂杂质相同导电类型的杂质(或掺杂剂)而形成。且环形拾取区101的杂质浓度比阱区102的杂质浓度高。
环形拾取区101与MOS有源区AA之间形成环形间隔带（未标记），该环形间隔带包括MOS有源区AA外侧的阱区102以及阱区102外侧的绝缘隔离结构103。绝缘隔离结构103可以为场氧化隔离结构，或者为浅沟槽隔离结构。
电阻（未标记）至少设置在MOS有源区AA的环形间隔带中的阱区102上，且通过金属互连线M1与所述MOS晶体管的栅极104g电连接。在其他示例中，电阻为多晶硅电阻，且与栅极104g采用同一层多晶硅形成时，电阻还可以通过该层多晶硅与栅极104g电连接。
本实施例中，MOS有源区AA的至少一侧的环形间隔带上设有至少一根多晶硅电阻条105，且MOS有源区AA周围的环形间隔带上的所有多晶硅电阻条105通过相应的金属互连线M1及金属线M1底部下方的接触孔CT首尾相连而串联在一起，从而形成本实施例的MOS器件所需的电阻。
本实施例的MOS器件具有多条金属互连线M1且这些金属互连线M1通过同一层金属层的沉积、光刻和刻蚀形成，该金属层可以是集成电路制造的后段工艺（BEOL）中的第一层金属层。其中有一条金属互连线（如图2中最上方的金属线）M1电性连接MOS有源区AA中的各个MOS晶体管的条状栅极104g以及电阻的一端（即图2中MOS有源区AA右侧紧挨的多晶硅电阻条105的一端）R11，有另一条金属互连线电性连接电阻的另一端（即图2中MOS有源区AA左侧紧挨的多晶硅电阻条105的一端）R12以及相应的条状源极（即图2中MOS有源区AA最左侧的条状源极）104s。
MOS有源区AA周围的环形间隔带上的所有多晶硅电阻条105通过相应的金属互连线实现两条多晶硅电阻条105的首尾电性连接，进而实现所有多晶硅电阻条105的串联，由此可以获得高达到数千欧姆的电阻, 可从而以有效降低MOS器件的触发电压，起到快速开启泄放ESD电流的效果。
应当理解的是，环形拾取区101与阱区102之间的距离越大，不仅衬底100的电阻（Rsub）越大，有助于寄生BJT的开启来泄放ESD大电流，而且还有助于设置更多的多晶硅电阻条105，以提高引入的电阻的阻值。而且多晶硅电阻条105的数量、线宽和长度以及任意两根多晶硅电阻条105的连接方式（串联或并联）均决定了最终形成的电阻的阻值。另外，MOS有源区AA左侧、右侧、下侧的环形间隔带的阱区102上设置的多晶硅电阻条105的数量、长度、间距、线宽可以相同，也可以不完全相同。多晶硅电阻条105的长度和线宽可以分别小于、等于或大于条状栅极104g的长度和线宽。
作为一种示例，请参考图2，环绕拾取区101环绕MOS有源区AA的四周设置，MOS有源区AA左侧和右侧的环形间隔带的阱区102上分别设有三根多晶硅电阻条105，这六根多晶硅电阻条105的长度与条状栅极104g的长度基本一致且均与条状栅极104g平行，MOS有源区AA下侧的环形间隔带的阱区102上设有一根与条状栅极104g垂直的多晶硅电阻条105，且MOS有源区AA下侧的环形间隔带的多晶硅电阻条105通过两端的接触孔和金属互连线与MOS有源区AA左右两侧的多晶硅电阻条105分别串联。MOS有源区AA左侧的多晶硅电阻条105的间距相同，MOS有源区AA右侧的多晶硅电阻条105的间距相同，且各根多晶硅电阻条105的线宽与条状栅极104g相同，由此，一方面，充分利用环形拾取区101和MOS有源区AA之间的空间来布设电阻，节省版图面积，减轻电路版图排版的工作；另一方面，通过一层金属层中相应的金属互连线就可以实现MOS晶体管的栅极和电阻之间的电连接，由此减少集成电路后段互连工艺（BEOL）的布线；（3）多晶硅电阻条105还可以起到虚拟栅极的作用，增强MOS器件的一致性（Uniformity），使其性能更高。
作为另一种示例，请参考图4，环形拾取区101环绕MOS有源区AA的四周设置，MOS有源区AA左侧和右侧的环形间隔带的阱区102上分别设有一根与条状栅极104g平行的多晶硅电阻条105，这两根多晶硅电阻条105的长度与条状栅极104g的长度基本一致。MOS有源区AA下侧的环形间隔带的阱区102上设有一根与条状栅极104g垂直的多晶硅电阻条105，且MOS有源区AA下侧的环形间隔带的多晶硅电阻条105通过两端的接触孔和金属互连线与MOS有源区AA左右两侧的多晶硅电阻条105分别串联。图4所示的结构中，由于MOS有源区AA左侧和右侧的环形间隔带中的多晶硅电阻条105的数量少于图2所示的示例，因此最终获得电阻的阻值也少于图2所示的示例中的电阻的阻值。
作为另一种示例，请参考图5，环形拾取区101环绕MOS有源区AA的四周设置，MOS有源区AA左侧和右侧的环形间隔带的阱区102上分别设有3根与条状栅极104g平行的多晶硅电阻条105，这六根多晶硅电阻条105的长度均小于条状栅极104g的长度。MOS有源区AA下侧的环形间隔带的阱区102上设有一根与条状栅极104g垂直的多晶硅电阻条105，且MOS有源区AA下侧的环形间隔带的多晶硅电阻条105通过两端的接触孔和金属互连线与MOS有源区AA左右两侧的多晶硅电阻条105分别串联。图5所示的结构中，由于MOS有源区AA左侧和右侧的环形间隔带中的多晶硅电阻条105的长度短于图2所示的示例，因此最终获得电阻的阻值也少于图2所示的示例中的电阻的阻值。
作为又一种示例，请参考图6，为了满足更高要求的ESD保护能力的产品的需求，可以在衬底上形成多个MOS有源区AA，这些MOS有源区AA呈阵列排布，从而形成器件单元阵列（cell Array）。所有的环形拾取区101相互连接进而间隔开阵列中的各个MOS有源区AA。例如，对于车规级2kV HBM（人体放电模式，Human-Body Model）ESD SPEC（静电保护规格）的产品，可以采用单个Cell（即单个MOS有源区AA）；对于车规级4kV HBM ESD SPEC的产品，可以采用2*1 cell Array（即2个MOS有源区AA）；对于6kV HBM ESD SPEC的产品，可以采用3*1cell Array（即3个MOS有源区AA）;对于8kV HBM ESD SPEC的产品，可以采用2*2 cellArray（即如图6所示的4个MOS有源区AA）。显然通过MOS晶体管阵列的设置和多晶硅电阻条的串联，可以进一步增大MOS器件的ESD保护能力。
本实施例的MOS器件既可以用作集成电路的输出端的驱动器（Driver），又可以单独应用于ESD保护。且当其用于ESD保护时，可以实现ESD双向保护能力，具体地，请参考图3，以条状源极104s、条状漏极104d、衬底100均为N型，阱区102和环形拾取区101均为P型为例，当ESD电流从条状漏极104d接入时，即发生正向ESD应力事件，此时通过条状漏极104d、阱区102和条状源极104s形成的寄生三极管路径来泄放 ESD电流；当ESD电流从条状漏极104d流出时，即发生反向ESD应力事件，此时通过条状漏极104d、衬底100和阱区102形成的寄生二极管路径泄放 ESD电流。
基于同一发明构思，本发明一实施例还提供一种具有本发明任一实施例所述的MOS器件的电路。该电路可以用作ESD保护电路，也可以用作一集成电路的输出端的驱动器。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种MOS器件，其特征在于，包括：
衬底；
形成在所述衬底上的MOS有源区，所述MOS有源区上形成有至少一个MOS晶体管；
形成在所述衬底上的环形拾取区，所述环形拾取区围绕在所述MOS有源区外围，且与所述MOS有源区之间形成一个环形间隔带；
形成在所述衬底上的电阻，所述电阻包括设置在所述环形间隔带上的多根电阻条，所述多根电阻条通过相应的金属互连线首尾相连而串联在一起，从而形成所述电阻，且所述电阻的一端与所述MOS晶体管的栅极电连接，另一端与所述MOS晶体管的源极电连接。
2.如权利要求1所述的MOS器件，其特征在于，所述MOS有源区上设置有至少两条平行的条状栅极，所述条状栅极的两侧形成有与所述条状栅极平行的条状源极和条状漏极，使得所述MOS有源区上形成多指状的MOS晶体管阵列。
3.如权利要求2所述的MOS器件，其特征在于，相邻所述MOS晶体管共用同一所述条状源极或共用同一所述条状漏极。
4.如权利要求2所述的MOS器件，其特征在于，在所述多指状的MOS晶体管阵列中，所有所述条状栅极通过金属互连线或者多晶硅连接在一起，所有所述条状源极通过金属互连线连接在一起，所有所述条状漏极通过金属互连线连接在一起，使得多个MOS晶体管形成一个多指并联连接的大MOS晶体管结构。
5.如权利要求2所述的MOS器件，其特征在于，所述条状栅极为多晶硅栅，所述电阻为多晶硅电阻，且所述条状栅极和所述电阻通过同一层多晶硅形成，所述电阻的一端通过金属互连线或者所述同一层多晶硅与所述MOS晶体管的栅极电连接。
6.如权利要求5所述的MOS器件，其特征在于，所述环形间隔带上设有至少一根多晶硅电阻条，且所述MOS有源区周围的环形间隔带上的所有所述多晶硅电阻条通过相应的所述金属互连线首尾相连而串联在一起，从而形成所述电阻。
7.如权利要求2～6中任一项所述的MOS器件，其特征在于，还包括硅化物阻挡层，覆盖在所述条状漏极和所述条状栅极之间的衬底上。
8.如权利要求1所述的MOS器件，其特征在于，所述环形拾取区和所述电阻之间的衬底上还形成有绝缘隔离结构，所述绝缘隔离结构为场氧化隔离结构或浅沟槽隔离结构。
9.一种具有权利要求1～8中任一项所述的MOS器件的电路。
10.如权利要求9所述的电路，其特征在于，所述电路用作ESD保护电路，或者用作一集成电路的输出端的驱动器。
CN202211092203.9A 2022-09-08 2022-09-08 Mos器件及具有该mos器件的电路 Active CN115425022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211092203.9A CN115425022B (zh) 2022-09-08 2022-09-08 Mos器件及具有该mos器件的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211092203.9A CN115425022B (zh) 2022-09-08 2022-09-08 Mos器件及具有该mos器件的电路

Publications (2)

Publication Number Publication Date
CN115425022A CN115425022A (zh) 2022-12-02
CN115425022B true CN115425022B (zh) 2023-06-02

Family

ID=84202964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211092203.9A Active CN115425022B (zh) 2022-09-08 2022-09-08 Mos器件及具有该mos器件的电路

Country Status (1)

Country Link
CN (1) CN115425022B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332466A (zh) * 2014-04-25 2015-02-04 上海华虹宏力半导体制造有限公司 静电保护器件结构
CN112151620A (zh) * 2020-10-27 2020-12-29 杰华特微电子（杭州）有限公司 一种具有esd防护结构的结型场效应管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476709B2 (en) * 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332466A (zh) * 2014-04-25 2015-02-04 上海华虹宏力半导体制造有限公司 静电保护器件结构
CN112151620A (zh) * 2020-10-27 2020-12-29 杰华特微电子（杭州）有限公司 一种具有esd防护结构的结型场效应管

Also Published As

Publication number Publication date
CN115425022A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US7595537B2 (en) MOS type semiconductor device having electrostatic discharge protection arrangement
US7183612B2 (en) Semiconductor device having an electrostatic discharge protecting element
JP5190913B2 (ja) 半導体集積回路装置
US9153569B1 (en) Segmented NPN vertical bipolar transistor
US20100207163A1 (en) Semiconductor device including electrostatic-discharge protection circuit
US8076748B2 (en) Semiconductor device
US7196377B2 (en) MOS type semiconductor device having electrostatic discharge protection arrangement
US7176539B2 (en) Layout of semiconductor device with substrate-triggered ESD protection
US8723263B2 (en) Electrostatic discharge protection device
US9087849B2 (en) Electrostatic discharge protection devices
TWI697092B (zh) 半導體靜電放電保護電路、半導體靜電放電保護元件及其佈局結構
CN115425022B (zh) Mos器件及具有该mos器件的电路
JP5297495B2 (ja) 静電気放電保護素子
US20150008529A1 (en) Electrostatic discharge protection structure
CN114492285A (zh) 一种提升叉指结构型器件esd防护能力的版图设计方法
KR20070074036A (ko) 균일하게 턴온되는 멀티 핑거 구조의 게이트가 접지된엔모스로 이루어진 정전기 방전 보호회로
KR100927808B1 (ko) 폴리실리콘 유계 스냅백 장치
US6597021B2 (en) Protection circuit and semiconductor device
JP4504664B2 (ja) 静電気放電保護素子及び静電気放電保護回路
KR20040102190A (ko) 전계 효과 트랜지스터를 포함하는 파워 스위치 및 그 사용방법
KR20120020725A (ko) 정전기 방전 보호소자
US8710589B2 (en) Semiconductor device
JP2012028380A (ja) 半導体装置
KR20070058165A (ko) 반도체 장치의 정전 방전 보호 소자
US20040196601A1 (en) Electrostatic discharge protecting circuit using flash cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant