JP4421073B2 - 半導体デバイスの保護回路および方法 - Google Patents
半導体デバイスの保護回路および方法 Download PDFInfo
- Publication number
- JP4421073B2 JP4421073B2 JP2000122818A JP2000122818A JP4421073B2 JP 4421073 B2 JP4421073 B2 JP 4421073B2 JP 2000122818 A JP2000122818 A JP 2000122818A JP 2000122818 A JP2000122818 A JP 2000122818A JP 4421073 B2 JP4421073 B2 JP 4421073B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- protection circuit
- electrode
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 19
- 238000007599 discharging Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 208000033999 Device damage Diseases 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に高電圧保護回路に関し、特に静電放電（ESD）保護回路に関するものである。
【０００２】
【発明の背景】
モノリシック集積回路の入力または出力端子を静電放電などの急激な大電圧変動に晒すと、損傷を受け得ることが良く知られている。例えば、人間の体は、集積回路に永久的な損傷を与える数千ボルトの電位を発現させるのに十分な電荷を蓄積することができる。帯電した物体が集積回路の入力または出力端子に接触すると、蓄積した静電気が放電し、大電流が集積回路へと流れる。この大電流は、ゲート酸化物などの集積回路内の誘電材料を破壊したり、ポリシリコンまたはアルミニウム相互接続体などの導電材料を溶融したりして、集積回路に修理不能な損傷を与える。
【０００３】
一般に、集積回路製造業者は、集積回路の大電圧変動による損傷を防止するために、集積回路内の入力および出力回路から電流を分流する高電圧保護回路を含ませる。集積回路を保護するための従来の１技法は、保護回路のエネルギ消散能力を改善することである。これは、保護回路に大面積幾何形状、広範な金属相互接続体、大きな接触部などを持たせることにより達成される。しかし、この技法の不利点として、集積回路の寸法が大きくなり、半導体ウエファ当たりの集積回路数を減少させ、ひいては集積回路の製造コストを上昇させてしまう。さらに、大面積によって、保護すべき集積回路の入力／出力端子の容量が増加してしまう。このことは、高周波応用（例えば、１メガヘルツから２ギガヘルツ間で動作するセルラ通信などの）集積回路にとって好ましくない。
【０００４】
したがって、大電圧変動から高周波集積回路を保護するための保護回路をもたらすことに利点がある。また、小面積で済み標準的な半導体プロセスと互換である保護回路に利点がある。
【０００５】
【実施例】
図１は、集積回路１０の概略図であり、入力信号を受信する入力端子１１と、出力信号をもたらす出力端子１２とを有する。集積回路１０は、例えば高周波パワートランジスタ１６などの半導体デバイスと、静電放電による損傷からトランジスタ１６を保護するよう動作する静電放電（ESD）保護回路２０とを含む。
【０００６】
パワートランジスタ１６が損傷を招かずに耐えうる最大の入力電圧がある。この最大電圧を超える電圧は、パワートランジスタ１６に電気的にストレスを与え、恒久的損傷を引き起こす。この最大電圧のことを、本明細書では、パワートランジスタ１６のストレス電圧と呼び、その電圧を超えるとパワートランジスタ１６が短期もしくは長期の損傷または信頼性低下を引き起こす。例えば、金属酸化物（MOS）半導体のストレス電圧は、そのトランジスタのゲート酸化物に印加できる最大電圧によって決定される。もしストレス電圧を超えると、ゲート酸化物は破壊し、トランジスタに恒久的な損傷を与える。ゲート電位がストレス電圧以下に維持されると、損傷は起こらない。
【０００７】
ゲート酸化物以外の他の損傷機構も知られており、それもデバイスのストレス電圧を決定することに注意すべきである。さらに、ストレス電圧以上の電圧が必ずしもデバイスの欠陥を直ちに引き起こす必要はない。そのような電圧によって、デバイスが弱体化し、後になって欠陥を引き起こしデバイスの信頼性を減少させることもある。回路電圧がストレス電圧以下の値に維持されていれば、デバイス損傷を回避することができる。
【０００８】
保護回路２０が、パワートランジスタ１６を保護するため入力端子１１に接続されており、パワートランジスタ１６のゲート電位がストレス電圧以上に上昇してトランジスタ１６を損傷させる前に、ゲート電極の静電電位を除去する。例示のために、トランジスタ１６は横拡散金属酸化物半導体（LDMOS）パワートランジスタである。トランジスタ１６のゲート電極は入力端子１１に接続されている。トランジスタ１６のドレイン電極は出力端子１２に接続され、かつ、例えば供給電圧Vssなどの動作電位源または電源電圧を受けるよう接続されている。トランジスタ１６のソース電極は、例えば供給電圧Vssなどの電源電圧を受けるように接続されている。供給電圧Vddは例えば２８ボルト、供給電圧Vssはゼロボルトである。
【０００９】
保護回路２０は、能動負荷回路２２に接続されるトランジスタ２１を含む。図１の実施例では、能動負荷回路２２は、ｎチャネル金属酸化物半導体電界効果トランジスタ（MOSFET）２７と抵抗器２６とを含む。トランジスタ２７は負荷トランジスタと呼ばれる。
【００１０】
トランジスタ２１のドレイン電極はトランジスタ１６のゲート電極に接続され、ノード２５を形成する。トランジスタ２１のゲート電極は、トランジスタ２１のソース電極、トランジスタ２７のドレイン電極、ゲート電極および抵抗器２６の第１端子に、共通に接続される。抵抗器２６の第２端子およびトランジスタ２７のソース電極は、供給電圧Vssを受けるために電源端子に接続されている。
【００１１】
トランジスタ２７はMOSトランジスタとして示してあるけれども、本発明はこれに限定されない。例えば、トランジスタ２７はバイポーラトランジスタであっても良い。集積回路１０内で用いるトランジスタとは、制御電極に制御信号が印加されたときに第１および第２導電電極間で導通路をもたらすものであると理解すべきである。ドレイン電極とソース電極間に形成されたチャネル領域は導通路をもたらし、その導電性は制御信号の値にしたがって調節されたり導通されたりする。さらに、MOSトランジスタの導電路は、そのドレイン・ソース間降伏電圧以上の電圧を印加することにより導通される。
【００１２】
MOSトランジスタのゲート電極は制御電極と呼ばれ、MOSトランジスタのドレイン電極およびソース電極は電流運搬電極また導電電極と呼ばれることに注意すべきである。同様に、バイポーラトランジスタのベースは制御電極と呼ばれ、バイポーラトランジスタのコレクタおよびエミッタは導電電極と呼ばれる。
【００１３】
図２に示すように、トランジスタ２１は、薄くドープしたドレイン（LDD）拡張領域を有するLDMOSトランジスタである。図２は、本発明の実施例にしたがった保護回路２０のLDMOSトランジスタ２１の断面図である。トランジスタ２１は、Ｐ導電型の半導体基板３１を含む。
【００１４】
ゲート構造３４がエピタキシャル層３２上に形成される。ゲート構造３４は、例えば酸化物などの誘電材料層３７上に形成されるポリシリコン層３６を含む。酸化物層３７を形成するための適切な１方法は熱酸化であり、層３６を形成する適切な１方法は化学蒸着である。フォトリソグラフィおよびエッチング技法を用いて、層３６，３７がパターン化され、ゲート構造３４が形成される。ゲート構造３４は約１ミクロンのゲート長を有する。酸化層３７はまた、ゲート酸化層と呼ばれる。
【００１５】
例えばホウ素などのＰ導電型の不純物材料でエピタキシャル層３２の一部をドープすることにより、ドープ領域４１が形成される。ドープ領域４１は、拡散によって層内３２内に形成される。変形的には、ドープ領域４１はイオン注入によっても形成できる。ドープ領域４１のドープ濃度は、約１ｘ１０25〜１ｘ１０18原子毎立方センチメートル（atoms/cm3）の範囲である。
【００１６】
ドープ領域４３，４４，４５は、例えばヒ素などのＮ型不純物材料をエピタキシャル層３２内に注入することにより、好適に形成できる。ドープ領域４４は、領域４１と４５との間に位置し、領域４３から領域４１によって離れている。好適には、領域４４のドープ濃度は領域４５のドープ濃度よりも低い。例えば、ドープ領域４３，４５の濃度は、約１ｘ１０19〜１ｘ１０21原子毎立方センチメートル（atoms/cm3）の範囲である。ドープ領域４４の濃度は、約１ｘ１０17原子毎立方センチメートル（atoms/cm3）よりも低く、低濃度ドープドレイン（LDD）拡張領域と呼ばれる。領域４４は約０．５ミクロンの拡張長を有する。
【００１７】
ポリシリコン層３６上に導電材料層５１を配置し、ポリシリコン層３６とのオーミック接触を形成する。層５１は、トランジスタ２１のゲート電極として機能する。ドープ領域４３の一部上に導電材料層５２を配置するすることにより、トランジスタ２１のソース電極が形成される。ドープ領域４５の一部上に導電材料層５３を配置することにより、トランジスタ２１のドレイン電極が形成される。単一の導電材料層を配置してパターン化することによっても、導電層５１，５２，５３を形成することができる。導電層５１，５２，５３のための好適な導電材料としては、タングステン、タングステン合金、銅、アルミニウム、銅合金、アルミニウム合金その他がある。
【００１８】
トランジスタ２１のドレイン電極は、LDD拡張領域４４，より濃くドープした領域４５、層５３を含む。トランジスタ２１のソース電極は、ドープ領域４３，層５２を含む。ドープ領域４１は、トランジスタ２１のチャネル領域として機能する。トランジスタ２１のゲート電極は、ゲート構造３４および層５１を含む。トランジスタ２１の導電路は、層５３，エピタキシャル層３２，領域４５，４４，４１，４３および層５２を含む。
【００１９】
LDD拡張領域４４は、従来のMOSトランジスタに比較して、トランジスタ２１のドレイン・ソース間アバランシェ降伏電圧（BVDSS）を増大させる。さらに、LDD拡張領域４４の存在によって、トランジスタ２１のドレイン・ソース間容量が減少する。保護回路２０のトランジスタ２７のような従来のMOSトランジスタは、LDD拡張領域を含んでいない。ゆえに、トランジスタ２１のBVDSSはトランジスタ２７のBVDSSよりも大きい。例として、トランジスタ２１のドレイン・ソース間アバランシェ降伏電圧は、約２３ボルトである。トランジスタ２７のドレイン・ソース間アバランシェ降伏電圧は、約１５ボルトである。変形的には、ドープ領域４４の代わりにエピタキシャル層３２を用いることによって、トランジスタ２１のBVDSSを増大させることができる。言い換えれば、Ｎ導電型不純物材料でドープしてドープ領域４４を形成する代わりに、領域４１から０．５ミクロンだけ横方向に離れて領域４５を形成することによって、領域４１，４５間にエピタキシャル層３２だけが存在するようにしても良い。
【００２０】
動作に当たり、図１を参照すると、静電放電（ESD）現象が起きていない、通常の動作条件において、トランジスタ２１，２７は非導通であり、保護回路２０はノード２５とトランジスタ２７のソース電極との間が開回路となっている。言い換えれば、トランジスタ２１および能動負荷回路２２は、高抵抗動作モードにあり、ナノアンペアレベルの漏れ電流のみを流す。
【００２１】
ESDが生じている間、静電電荷が端子１１へと移動し、端子１１における電圧がトランジスタ２１のBVDSSよりも大きいレベルへと増加する。トランジスタ２１はアバランシェ降伏に入り、静電電荷からの降伏電流がトランジスタ２１を流れる。言い換えれば、ノード２５における電圧がトランジスタ２１のBVDSSを越えると、トランジスタ２１のドレイン・ソース電極間の導電路が降伏電流を導通させる。降伏電流は、高抵抗動作モードで動作しているときの保護回路の漏れ電流より３桁も大きい。
【００２２】
降伏電流が抵抗器２６を流れると、トランジスタ２７のゲート電極における電圧が上昇する。トランジスタ２７のゲート電極における電圧がトランジスタ２７のしきい値電圧よりも大きいレベルに増加すると、トランジスタ２７がオンして導通する。抵抗器２６は、電流制限機能をもたらす。能動負荷回路２２内に用いるための電流制限機能をもたらすために、抵抗器２６の代わりに、あるいはそれとともに他の素子を用いることも可能である。例えば、抵抗器２６の代わりに、ダイオードまたはダイオード接続トランジスタを用いることができる。
【００２３】
抵抗器２６，トランジスタ２１，２７中を降伏電流が流れるにつれて、トランジスタ２７のゲート電極における電圧が増大していき、ついにはトランジスタ２７の寄生バイポーラスナップバック（snapback）電圧に達する。トランジスタ２１，２７は共働して、ノード２５とトランジスタ２７のソース電極との間に低抵抗路を形成する。電流はその低抵抗路を分流し、パワートランジスタ１６のゲート電極に現れる静電電荷を散逸させる。
【００２４】
好適には、トランジスタ２１の降伏電圧はパワートランジスタ１６のストレス電圧よりも低く、それにより保護回路２０が、ノード２５における電圧をトランジスタ１６のストレス電圧よりも低いレベルに制限する。保護回路２０は、在来のMOSまたはバイポーラトランジスタを用いたゲート接地MOSトランジスタまたは容量性結合ゲートMOSトランジスタESD構造などの従来の保護回路に比較して、ノード２５においてより高い降伏電圧を有する。例えば、単一の従来型MOSトランジスタを用いた保護回路は、約１５ボルトの降伏電圧を有する。本実施例の保護回路２０は、約２３ボルトの降伏電圧を有する。さらに、本実施例の保護回路２０は、パワートランジスタ１６のゲート電極における容量を減少させる。このことは、高周波応用において望まれることである。
【図面の簡単な説明】
【図１】本発明の一実施例に係る保護回路を含む集積回路の概略図。
【図２】図１に示す保護回路の一部の断面図。
【符号の説明】
１０ 集積回路
１１ 入力端子
１２ 出力端子
１６ パワートランジスタ
２０ 保護回路
２１ トランジスタ
２２ 能動負荷回路
２５ ノード
２６ 抵抗器
２７ 負荷トランジスタ
３１ 半導体基板
３２ エピタキシャル層
３４ ゲート構造
３６ ポリシリコン層
３７ 誘電材料層
４１ ドープ領域
４３ ドープ領域
４４ ドープ領域
４５ ドープ領域
５１ 導電材料層
５２ 導電材料層
５３ 導電材料層
【発明の属する技術分野】
本発明は、一般に高電圧保護回路に関し、特に静電放電（ESD）保護回路に関するものである。
【０００２】
【発明の背景】
モノリシック集積回路の入力または出力端子を静電放電などの急激な大電圧変動に晒すと、損傷を受け得ることが良く知られている。例えば、人間の体は、集積回路に永久的な損傷を与える数千ボルトの電位を発現させるのに十分な電荷を蓄積することができる。帯電した物体が集積回路の入力または出力端子に接触すると、蓄積した静電気が放電し、大電流が集積回路へと流れる。この大電流は、ゲート酸化物などの集積回路内の誘電材料を破壊したり、ポリシリコンまたはアルミニウム相互接続体などの導電材料を溶融したりして、集積回路に修理不能な損傷を与える。
【０００３】
一般に、集積回路製造業者は、集積回路の大電圧変動による損傷を防止するために、集積回路内の入力および出力回路から電流を分流する高電圧保護回路を含ませる。集積回路を保護するための従来の１技法は、保護回路のエネルギ消散能力を改善することである。これは、保護回路に大面積幾何形状、広範な金属相互接続体、大きな接触部などを持たせることにより達成される。しかし、この技法の不利点として、集積回路の寸法が大きくなり、半導体ウエファ当たりの集積回路数を減少させ、ひいては集積回路の製造コストを上昇させてしまう。さらに、大面積によって、保護すべき集積回路の入力／出力端子の容量が増加してしまう。このことは、高周波応用（例えば、１メガヘルツから２ギガヘルツ間で動作するセルラ通信などの）集積回路にとって好ましくない。
【０００４】
したがって、大電圧変動から高周波集積回路を保護するための保護回路をもたらすことに利点がある。また、小面積で済み標準的な半導体プロセスと互換である保護回路に利点がある。
【０００５】
【実施例】
図１は、集積回路１０の概略図であり、入力信号を受信する入力端子１１と、出力信号をもたらす出力端子１２とを有する。集積回路１０は、例えば高周波パワートランジスタ１６などの半導体デバイスと、静電放電による損傷からトランジスタ１６を保護するよう動作する静電放電（ESD）保護回路２０とを含む。
【０００６】
パワートランジスタ１６が損傷を招かずに耐えうる最大の入力電圧がある。この最大電圧を超える電圧は、パワートランジスタ１６に電気的にストレスを与え、恒久的損傷を引き起こす。この最大電圧のことを、本明細書では、パワートランジスタ１６のストレス電圧と呼び、その電圧を超えるとパワートランジスタ１６が短期もしくは長期の損傷または信頼性低下を引き起こす。例えば、金属酸化物（MOS）半導体のストレス電圧は、そのトランジスタのゲート酸化物に印加できる最大電圧によって決定される。もしストレス電圧を超えると、ゲート酸化物は破壊し、トランジスタに恒久的な損傷を与える。ゲート電位がストレス電圧以下に維持されると、損傷は起こらない。
【０００７】
ゲート酸化物以外の他の損傷機構も知られており、それもデバイスのストレス電圧を決定することに注意すべきである。さらに、ストレス電圧以上の電圧が必ずしもデバイスの欠陥を直ちに引き起こす必要はない。そのような電圧によって、デバイスが弱体化し、後になって欠陥を引き起こしデバイスの信頼性を減少させることもある。回路電圧がストレス電圧以下の値に維持されていれば、デバイス損傷を回避することができる。
【０００８】
保護回路２０が、パワートランジスタ１６を保護するため入力端子１１に接続されており、パワートランジスタ１６のゲート電位がストレス電圧以上に上昇してトランジスタ１６を損傷させる前に、ゲート電極の静電電位を除去する。例示のために、トランジスタ１６は横拡散金属酸化物半導体（LDMOS）パワートランジスタである。トランジスタ１６のゲート電極は入力端子１１に接続されている。トランジスタ１６のドレイン電極は出力端子１２に接続され、かつ、例えば供給電圧Vssなどの動作電位源または電源電圧を受けるよう接続されている。トランジスタ１６のソース電極は、例えば供給電圧Vssなどの電源電圧を受けるように接続されている。供給電圧Vddは例えば２８ボルト、供給電圧Vssはゼロボルトである。
【０００９】
保護回路２０は、能動負荷回路２２に接続されるトランジスタ２１を含む。図１の実施例では、能動負荷回路２２は、ｎチャネル金属酸化物半導体電界効果トランジスタ（MOSFET）２７と抵抗器２６とを含む。トランジスタ２７は負荷トランジスタと呼ばれる。
【００１０】
トランジスタ２１のドレイン電極はトランジスタ１６のゲート電極に接続され、ノード２５を形成する。トランジスタ２１のゲート電極は、トランジスタ２１のソース電極、トランジスタ２７のドレイン電極、ゲート電極および抵抗器２６の第１端子に、共通に接続される。抵抗器２６の第２端子およびトランジスタ２７のソース電極は、供給電圧Vssを受けるために電源端子に接続されている。
【００１１】
トランジスタ２７はMOSトランジスタとして示してあるけれども、本発明はこれに限定されない。例えば、トランジスタ２７はバイポーラトランジスタであっても良い。集積回路１０内で用いるトランジスタとは、制御電極に制御信号が印加されたときに第１および第２導電電極間で導通路をもたらすものであると理解すべきである。ドレイン電極とソース電極間に形成されたチャネル領域は導通路をもたらし、その導電性は制御信号の値にしたがって調節されたり導通されたりする。さらに、MOSトランジスタの導電路は、そのドレイン・ソース間降伏電圧以上の電圧を印加することにより導通される。
【００１２】
MOSトランジスタのゲート電極は制御電極と呼ばれ、MOSトランジスタのドレイン電極およびソース電極は電流運搬電極また導電電極と呼ばれることに注意すべきである。同様に、バイポーラトランジスタのベースは制御電極と呼ばれ、バイポーラトランジスタのコレクタおよびエミッタは導電電極と呼ばれる。
【００１３】
図２に示すように、トランジスタ２１は、薄くドープしたドレイン（LDD）拡張領域を有するLDMOSトランジスタである。図２は、本発明の実施例にしたがった保護回路２０のLDMOSトランジスタ２１の断面図である。トランジスタ２１は、Ｐ導電型の半導体基板３１を含む。
【００１４】
ゲート構造３４がエピタキシャル層３２上に形成される。ゲート構造３４は、例えば酸化物などの誘電材料層３７上に形成されるポリシリコン層３６を含む。酸化物層３７を形成するための適切な１方法は熱酸化であり、層３６を形成する適切な１方法は化学蒸着である。フォトリソグラフィおよびエッチング技法を用いて、層３６，３７がパターン化され、ゲート構造３４が形成される。ゲート構造３４は約１ミクロンのゲート長を有する。酸化層３７はまた、ゲート酸化層と呼ばれる。
【００１５】
例えばホウ素などのＰ導電型の不純物材料でエピタキシャル層３２の一部をドープすることにより、ドープ領域４１が形成される。ドープ領域４１は、拡散によって層内３２内に形成される。変形的には、ドープ領域４１はイオン注入によっても形成できる。ドープ領域４１のドープ濃度は、約１ｘ１０25〜１ｘ１０18原子毎立方センチメートル（atoms/cm3）の範囲である。
【００１６】
ドープ領域４３，４４，４５は、例えばヒ素などのＮ型不純物材料をエピタキシャル層３２内に注入することにより、好適に形成できる。ドープ領域４４は、領域４１と４５との間に位置し、領域４３から領域４１によって離れている。好適には、領域４４のドープ濃度は領域４５のドープ濃度よりも低い。例えば、ドープ領域４３，４５の濃度は、約１ｘ１０19〜１ｘ１０21原子毎立方センチメートル（atoms/cm3）の範囲である。ドープ領域４４の濃度は、約１ｘ１０17原子毎立方センチメートル（atoms/cm3）よりも低く、低濃度ドープドレイン（LDD）拡張領域と呼ばれる。領域４４は約０．５ミクロンの拡張長を有する。
【００１７】
ポリシリコン層３６上に導電材料層５１を配置し、ポリシリコン層３６とのオーミック接触を形成する。層５１は、トランジスタ２１のゲート電極として機能する。ドープ領域４３の一部上に導電材料層５２を配置するすることにより、トランジスタ２１のソース電極が形成される。ドープ領域４５の一部上に導電材料層５３を配置することにより、トランジスタ２１のドレイン電極が形成される。単一の導電材料層を配置してパターン化することによっても、導電層５１，５２，５３を形成することができる。導電層５１，５２，５３のための好適な導電材料としては、タングステン、タングステン合金、銅、アルミニウム、銅合金、アルミニウム合金その他がある。
【００１８】
トランジスタ２１のドレイン電極は、LDD拡張領域４４，より濃くドープした領域４５、層５３を含む。トランジスタ２１のソース電極は、ドープ領域４３，層５２を含む。ドープ領域４１は、トランジスタ２１のチャネル領域として機能する。トランジスタ２１のゲート電極は、ゲート構造３４および層５１を含む。トランジスタ２１の導電路は、層５３，エピタキシャル層３２，領域４５，４４，４１，４３および層５２を含む。
【００１９】
LDD拡張領域４４は、従来のMOSトランジスタに比較して、トランジスタ２１のドレイン・ソース間アバランシェ降伏電圧（BVDSS）を増大させる。さらに、LDD拡張領域４４の存在によって、トランジスタ２１のドレイン・ソース間容量が減少する。保護回路２０のトランジスタ２７のような従来のMOSトランジスタは、LDD拡張領域を含んでいない。ゆえに、トランジスタ２１のBVDSSはトランジスタ２７のBVDSSよりも大きい。例として、トランジスタ２１のドレイン・ソース間アバランシェ降伏電圧は、約２３ボルトである。トランジスタ２７のドレイン・ソース間アバランシェ降伏電圧は、約１５ボルトである。変形的には、ドープ領域４４の代わりにエピタキシャル層３２を用いることによって、トランジスタ２１のBVDSSを増大させることができる。言い換えれば、Ｎ導電型不純物材料でドープしてドープ領域４４を形成する代わりに、領域４１から０．５ミクロンだけ横方向に離れて領域４５を形成することによって、領域４１，４５間にエピタキシャル層３２だけが存在するようにしても良い。
【００２０】
動作に当たり、図１を参照すると、静電放電（ESD）現象が起きていない、通常の動作条件において、トランジスタ２１，２７は非導通であり、保護回路２０はノード２５とトランジスタ２７のソース電極との間が開回路となっている。言い換えれば、トランジスタ２１および能動負荷回路２２は、高抵抗動作モードにあり、ナノアンペアレベルの漏れ電流のみを流す。
【００２１】
ESDが生じている間、静電電荷が端子１１へと移動し、端子１１における電圧がトランジスタ２１のBVDSSよりも大きいレベルへと増加する。トランジスタ２１はアバランシェ降伏に入り、静電電荷からの降伏電流がトランジスタ２１を流れる。言い換えれば、ノード２５における電圧がトランジスタ２１のBVDSSを越えると、トランジスタ２１のドレイン・ソース電極間の導電路が降伏電流を導通させる。降伏電流は、高抵抗動作モードで動作しているときの保護回路の漏れ電流より３桁も大きい。
【００２２】
降伏電流が抵抗器２６を流れると、トランジスタ２７のゲート電極における電圧が上昇する。トランジスタ２７のゲート電極における電圧がトランジスタ２７のしきい値電圧よりも大きいレベルに増加すると、トランジスタ２７がオンして導通する。抵抗器２６は、電流制限機能をもたらす。能動負荷回路２２内に用いるための電流制限機能をもたらすために、抵抗器２６の代わりに、あるいはそれとともに他の素子を用いることも可能である。例えば、抵抗器２６の代わりに、ダイオードまたはダイオード接続トランジスタを用いることができる。
【００２３】
抵抗器２６，トランジスタ２１，２７中を降伏電流が流れるにつれて、トランジスタ２７のゲート電極における電圧が増大していき、ついにはトランジスタ２７の寄生バイポーラスナップバック（snapback）電圧に達する。トランジスタ２１，２７は共働して、ノード２５とトランジスタ２７のソース電極との間に低抵抗路を形成する。電流はその低抵抗路を分流し、パワートランジスタ１６のゲート電極に現れる静電電荷を散逸させる。
【００２４】
好適には、トランジスタ２１の降伏電圧はパワートランジスタ１６のストレス電圧よりも低く、それにより保護回路２０が、ノード２５における電圧をトランジスタ１６のストレス電圧よりも低いレベルに制限する。保護回路２０は、在来のMOSまたはバイポーラトランジスタを用いたゲート接地MOSトランジスタまたは容量性結合ゲートMOSトランジスタESD構造などの従来の保護回路に比較して、ノード２５においてより高い降伏電圧を有する。例えば、単一の従来型MOSトランジスタを用いた保護回路は、約１５ボルトの降伏電圧を有する。本実施例の保護回路２０は、約２３ボルトの降伏電圧を有する。さらに、本実施例の保護回路２０は、パワートランジスタ１６のゲート電極における容量を減少させる。このことは、高周波応用において望まれることである。
【図面の簡単な説明】
【図１】本発明の一実施例に係る保護回路を含む集積回路の概略図。
【図２】図１に示す保護回路の一部の断面図。
【符号の説明】
１０ 集積回路
１１ 入力端子
１２ 出力端子
１６ パワートランジスタ
２０ 保護回路
２１ トランジスタ
２２ 能動負荷回路
２５ ノード
２６ 抵抗器
２７ 負荷トランジスタ
３１ 半導体基板
３２ エピタキシャル層
３４ ゲート構造
３６ ポリシリコン層
３７ 誘電材料層
４１ ドープ領域
４３ ドープ領域
４４ ドープ領域
４５ ドープ領域
５１ 導電材料層
５２ 導電材料層
５３ 導電材料層
Claims (3)
- 静電電荷を放電するための保護回路（２０）であって、
制御電極と、ノードに接続された第１導電電極と、前記制御電極に接続された第２導電電極とを有する、第１トランジスタ（２１）と、
第１トランジスタの降伏電圧よりも低い降伏電圧を有し、第１トランジスタの制御電極に接続された制御電極と、第１トランジスタの制御電極に接続された第１導電電極と、電源端子に接続された第２導電電極とを有する第２トランジスタ（２７）と、
第２トランジスタの制御電極と電源端子との間に接続された電流制限回路（２６）と
を備える保護回路。 - 前記第１トランジスタ（２１）は、前記第１導電電極および前記第２導電電極間の導電路を有し、前記導電路がチャネル領域（４１）と、高濃度ドープ領域（４５）と、前記チャネル領域及び前記高濃度ドープ領域間の低濃度ドープ領域（４４）とを含む、請求項１記載の保護回路。
- 請求項１記載の保護回路を用いて静電電荷から半導体回路を保護するための方法であって、
静電電荷の電圧が前記第１トランジスタ（２１）の降伏電圧よりも大きいレベルに増加した後に、前記第１トランジスタ（２１）を導通させる段階と、
静電電荷により発生された降伏電流を前記第１トランジスタ（２１）に流す段階と、
前記降伏電流によって、前記第２トランジスタ（２７）の導電電極における電圧を、該第２トランジスタ（２７）のバイポーラスナップバック電圧よりも大きいレベルに増大させる段階と、
前記第１トランジスタ（２１）および前記第２トランジスタ（２７）を通して、前記静電電荷を消散させる段階と
を備える方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/302,537 US6222236B1 (en) | 1999-04-30 | 1999-04-30 | Protection circuit and method for protecting a semiconductor device |
| US302537 | 1999-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323666A JP2000323666A (ja) | 2000-11-24 |
| JP4421073B2 true JP4421073B2 (ja) | 2010-02-24 |
Family
ID=23168171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122818A Expired - Fee Related JP4421073B2 (ja) | 1999-04-30 | 2000-04-24 | 半導体デバイスの保護回路および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6222236B1 (ja) |
| JP (1) | JP4421073B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120120047A (ko) * | 2011-04-22 | 2012-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496060B2 (en) * | 2000-06-15 | 2002-12-17 | Nikon Corporation | Hybridized, high performance PWM amplifier |
| US6515331B1 (en) * | 2000-07-17 | 2003-02-04 | National Semiconductor Corporation | MOSFET structure for use in ESD protection devices |
| US7190563B2 (en) * | 2002-10-18 | 2007-03-13 | Agere Systems Inc. | Electrostatic discharge protection in a semiconductor device |
| DE10255130B4 (de) * | 2002-11-26 | 2007-03-22 | Infineon Technologies Ag | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad |
| TW595102B (en) * | 2002-12-31 | 2004-06-21 | Realtek Semiconductor Corp | Circuit apparatus operable under high voltage |
| US7839201B2 (en) | 2005-04-01 | 2010-11-23 | Raytheon Company | Integrated smart power switch |
| US7592673B2 (en) * | 2006-03-31 | 2009-09-22 | Freescale Semiconductor, Inc. | ESD protection circuit with isolated diode element and method thereof |
| US7781292B2 (en) | 2007-04-30 | 2010-08-24 | International Business Machines Corporation | High power device isolation and integration |
| US7709924B2 (en) | 2007-07-16 | 2010-05-04 | International Business Machines Corporation | Semiconductor diode structures |
| US7923733B2 (en) * | 2008-02-07 | 2011-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8537512B2 (en) * | 2009-02-26 | 2013-09-17 | Freescale Semiconductor, Inc. | ESD protection using isolated diodes |
| DE102009053065A1 (de) * | 2009-11-13 | 2011-05-19 | Austriamicrosystems Ag | Hochvolttransistor, ESD-Schutzschaltung und Verwendung eines Hochvolttransistors in einer ESD-Schutzschaltung |
| CN101770985B (zh) * | 2009-12-30 | 2014-11-05 | 上海集成电路研发中心有限公司 | 用于esd防护的mos器件的形成方法 |
| KR101659831B1 (ko) * | 2010-04-22 | 2016-09-27 | 삼성디스플레이 주식회사 | 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법 |
| JP2014045004A (ja) * | 2012-08-24 | 2014-03-13 | Samsung Electro-Mechanics Co Ltd | Ｅｓｄ保護回路及び電子機器 |
| CN104363010B (zh) * | 2014-11-10 | 2017-11-24 | 无锡普雅半导体有限公司 | 一种开漏输出的限流保护电路 |
| JP6398649B2 (ja) * | 2014-11-25 | 2018-10-03 | セイコーエプソン株式会社 | 静電気保護回路及び半導体集積回路装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578860A (en) | 1995-05-01 | 1996-11-26 | Motorola, Inc. | Monolithic high frequency integrated circuit structure having a grounded source configuration |
| JP4285792B2 (ja) * | 1997-08-08 | 2009-06-24 | ローム株式会社 | 半導体集積回路装置における静電破壊保護回路 |
-
1999
- 1999-04-30 US US09/302,537 patent/US6222236B1/en not_active Expired - Lifetime
-
2000
- 2000-04-24 JP JP2000122818A patent/JP4421073B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120120047A (ko) * | 2011-04-22 | 2012-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101971121B1 (ko) * | 2011-04-22 | 2019-04-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6222236B1 (en) | 2001-04-24 |
| JP2000323666A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4421073B2 (ja) | 半導体デバイスの保護回路および方法 | |
| US9859270B2 (en) | Diode biased ESD protection devices and methods | |
| JP2699654B2 (ja) | トリガ電圧を低減したｓｃｒ保護構造および回路 | |
| US6855586B2 (en) | Low voltage breakdown element for ESD trigger device | |
| US7009256B2 (en) | Semiconductor over-voltage protection structure for integrated circuit and for diode | |
| US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
| JP4017187B2 (ja) | 静電放電保護回路 | |
| US6624487B1 (en) | Drain-extended MOS ESD protection structure | |
| US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| US5932916A (en) | Electrostatic discharge protection circuit | |
| JPH06196634A (ja) | 空乏制御型分離ステージ | |
| US20070228475A1 (en) | Esd protection circuit with isolated diode element and method thereof | |
| US6844596B2 (en) | Si-MOS high-frequency semiconductor device | |
| US8129788B1 (en) | Capacitor triggered silicon controlled rectifier | |
| KR20030096026A (ko) | 정전기 방전 보호 소자 | |
| US6347026B1 (en) | Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides | |
| US7190563B2 (en) | Electrostatic discharge protection in a semiconductor device | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| US6884688B2 (en) | Method for producing a MOS transistor and MOS transistor | |
| US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
| JPH09199675A (ja) | ＣＭＯＳ／ＢｉＣＭＯＳ技術におけるＥＳＤ保護のための集積化された横型構造体 | |
| JP2797259B2 (ja) | Ｍｏｓデバイス用過電圧保護回路 | |
| KR100189036B1 (ko) | 반도체 디바이스 | |
| JP3187773B2 (ja) | 入力保護素子を備えた半導体装置 | |
| JPH0563191A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070416 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4421073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |