CN107785416A - 结型场效应晶体管及其制造方法 - Google Patents
结型场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107785416A CN107785416A CN201610793198.2A CN201610793198A CN107785416A CN 107785416 A CN107785416 A CN 107785416A CN 201610793198 A CN201610793198 A CN 201610793198A CN 107785416 A CN107785416 A CN 107785416A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- trap
- ion
- type
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 22
- 230000008447 perception Effects 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 7
- 230000005465 channeling Effects 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003834 intracellular effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种结型场效应晶体管及其制造方法，所述结型场效应晶体管包括：阱区，为第二导电类型且形成于第一导电类型区内；源极，为第一导电类型且形成于阱区内；源极金属电极，形成于源极上且与源极接触；横向沟道区，为第一导电类型，形成于两相邻源极之间且两端与两相邻源极接触；金属栅极，形成于阱区上。本发明将传统JFET的纵向沟道固化下来，通过在器件表面添加横向沟道区，提高两部分沟道的比例中的横向沟道来调节整体的夹断电压，这种方法适用于更高的电流和电压。其结合了横向JFET可调节的优势而应用于纵向器件，加长了横向沟道的长度，可以忽略纵向沟道的影响而仅通过调节横向沟道而实现整个JFET的夹断电压精确调整。
Description
技术领域
本发明涉及半导体制造技术，特别是涉及一种结型场效应晶体管，还涉及一种结型场效应晶体管的制造方法。
背景技术
传统结构的高压JFET通过较简单的工艺可以实现，但其夹断电压不稳定成为了其劣势，同时JFET夹断电压无法精确通过计算来控制，成为了传统JFET的最大劣势。
发明内容
基于此，有必要针对传统的JFET夹断电压不稳定和调控性较差的问题，提供一种结型场效应晶体管。
一种结型场效应晶体管，包括设于所述结型场效应晶体管背面的第一导电类型的漏极，和设于所述漏极朝向所述结型场效应晶体管正面的一面的第一导电类型区，还包括：阱区，为第二导电类型且形成于所述第一导电类型区内；所述第一导电类型和第二导电类型为相反的导电类型；源极，为第一导电类型且形成于所述阱区内；源极金属电极，形成于所述源极上且与所述源极接触；横向沟道区，为第一导电类型，形成于两相邻源极之间且两端与所述两相邻源极接触；金属栅极，形成于所述阱区上。
在其中一个实施例中，所述阱区为复合阱区结构，包括第一阱和位于所述第一阱内的第二阱，所述第二阱的离子浓度大于所述第一阱的离子浓度。
在其中一个实施例中，还包括栅极欧姆接触，所述栅极欧姆接触在所述两相邻源极所在的阱区内各形成有一个，且设于源极远离所述横向沟道区的一侧，为第二导电类型；所述金属栅极形成于所述栅极欧姆接触上且与所述栅极欧姆接触相接触。
在其中一个实施例中，还包括设于所述阱区且位于所述源极下方的非钳位感性开关区，所述非钳位感性开关区为第二导电类型且离子浓度大于所述阱区的离子浓度。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型，所述第一导电类型区为N型外延层。
还有必要提供一种结型场效应晶体管的制造方法。
一种结型场效应晶体管的制造方法，包括：提供第一导电类型的衬底，所述衬底上形成有第一导电类型区；所述第一导电类型和第二导电类型为相反的导电类型；向第一导电类型区中注入第二导电类型的离子并推阱，在所述第一导电类型区内形成阱区；注入第一导电类型的离子，在所述阱区内形成源极；光刻并刻蚀去除两相邻源极之间的位置上方的表面介质形成沟道注入窗口，并向所述沟道注入窗口内注入第一导电类型的离子，形成横向沟道区；光刻并刻蚀接触孔，淀积金属层，填入所述接触孔内，分别形成源极金属电极和金属栅极。
在其中一个实施例中，所述在所述第一导电类型区内形成阱区的步骤包括：向第一导电类型区中注入第二导电类型的离子并推阱，在所述第一导电类型区内形成第一阱；向所述第一阱注入第二导电类型的离子，并推阱形成第二阱。
在其中一个实施例中，所述注入第一导电类型的离子，在所述阱区内形成源极的步骤之后，还包括向所述源极的下方注入第二导电类型的离子，以在所述第一阱内形成非钳位感性开关区的步骤，且注入能量大于所述注入第一导电类型的离子的步骤的注入能量；所述非钳位感性开关区的离子浓度大于所述第二阱的离子浓度，所述第二阱的离子浓度大于所述第一阱的离子浓度，所述源极的离子浓度大于所述横向沟道区的离子浓度，所述横向沟道区的离子浓度大于所述第一导电类型区的离子浓度。
在其中一个实施例中，所述在所述第一导电类型区内形成第一阱的步骤之后，还包括在所述结型场效应晶体管的表面生长氧化层的步骤；所述向所述第一阱注入第二导电类型的离子并推阱形成第二阱的步骤，是以所述氧化层为掩膜进行注入；所述向所述源极的下方注入第二导电类型的离子的步骤中，通过所述氧化层对不需要注入第二导电类型的离子的区域进行保护。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型，所述第一导电类型区为N型外延层。
上述结型场效应晶体管及其制造方法，将传统JFET的纵向沟道固化下来，通过在器件表面添加横向沟道区，提高两部分沟道的比例中的横向沟道来调节整体的夹断电压，这种方法适用于更高的电流和电压。其结合了横向JFET可调节的优势而应用于纵向器件，加长了横向沟道的长度，可以忽略纵向沟道的影响，仅通过调节横向沟道实现整个JFET的夹断电压精确调整。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1是一种传统的高压JFET的剖面结构示意图；
图2是一实施例中结型场效应晶体管的剖面结构示意图；
图3是一实施例中结型场效应晶体管的制造方法的流程图；
图4a～4f是使用结型场效应晶体管的制造方法制造的器件在制造过程中的剖面结构示意图；
图5是仿真得到的图2所示结型场效应晶体管在不同漏极电压Vd下的夹断电压比较曲线。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
一种传统的结型场效应晶体管(Junction Field-Effect Transistor，JFET)的结构如图1所示。包括P+接触101、N+沟道102、P阱103、N型外延层104以及N+接触105。其中P+接触101作为JFET的体接触，N+沟道102作为JFET调沟注入，P阱103用于夹断，N型外延层104作为器件的漂移区，N+接触105作为漏端电极引出。
传统的高压JFET电流从底部N+接触105流至N+沟道102，当source上加逐渐变大的电压Vsource，且Vsource>夹断电压Voff时，JFET的耗尽层阻断了电流，即发生了夹断。此时当与该JFET集成在一起的功率器件开启电压Vg>Vth时，功率器件开启，完成了一个开启过程。JFET在此吸收了系统的功率器件在米勒平台时的突变电流，让启动更为平缓，电流可以成近似线性变换变换，所以JFET在启动过程中对器件稳定性提升有着很显著作用。功率器件在其工艺平台上集成JFET具有很大的功效。
传统的纵向功率JFET由于单独进行设计，未与系统中的功率器件结合而使得反向击穿电压低于功率器件，使得系统处于反向阶段时，功率JFET先发生反向击穿，过载电流全部加在了功率JFET上长时间过载而导致失效。理想的系统配合需在功率器件的元胞(cell)区击穿而分担大部分电流，由于功率器件如VDMOS一般具有较大面积，散热较好而不容易失效，更适合于多芯片封装的场合。
同时由于纵向JFET用于夹断的P阱103是由自对准的P阱工艺形成，从而JFET的纵向沟道很短，人为无法去调整纵向沟道长度，所以夹断电压很不稳定，通过仿真可得知当漏端电压从50V到100V变化时，夹断电压Voff会从11V变大至20V，在实际应用中需要Voff稳定，因此无法满足实际需求。
图2是一实施例中结型场效应晶体管的剖面结构示意图，在本实施例中，定义N型为第一导电类型，P型为第二导电类型。如图2所示，器件包括器件背面(即图2中朝下的面)的N型的漏极207，和设于漏极207正面(即图2中朝上的面)的N型区206。在本实施例中，漏极207为N+漏极，N型区206为N-外延层(在其他实施例中也可以直接使用N型衬底)，作为器件的漂移区。在本实施例中，器件还包括横向沟道区203、源极202、源极金属电极(图2中未示)、金属栅极(图2中未示)、以及阱区。
其中N+的源极202形成于阱区内，横向沟道区203为N型沟道，形成于两相邻源极202之间且两端与这两个源极202接触。源极金属电极形成于源极202上，作为源极202的源极接触。金属栅极形成于阱区上。
上述结型场效应晶体管，将传统JFET的纵向沟道固化下来，通过在器件表面添加横向沟道区203，提高两部分沟道的比例中的横向沟道来调节整体的夹断电压，这种方法适用于更高的电流和电压。该结构结合了横向JFET可调节的优势，应用于纵向器件，加长了横向沟道的长度，可以忽略纵向沟道的影响，而仅通过调节横向沟道实现整个JFET的夹断电压精确调整。
在图2所示实施例中，阱区为由第一阱205和第二阱208组成的复合阱区结构。复合阱区结构形成于N-外延层内，其中第一阱205为P-阱，第二阱208为位于第一阱205内的高压P阱。第二阱208的离子浓度大于第一阱205的离子浓度。在一个元胞内，横向沟道区203的两侧各形成有一个复合阱区结构，第二阱208作为器件的N型接触，形成导电沟道。
复合阱区结构与单一的P-阱相比，其浓度更大，可以防止漏端加高压导致PN结的耗尽穿通。通过调节横向沟道区203两侧的两个第一阱205的间距，可以调节器件的夹断电压Voff。可以理解的，在其他实施例中，阱区也可以采用单一的P阱或P-阱结构。
在图2所示实施例中，JFET还包括P型的栅极欧姆接触201。栅极欧姆接触201在横向沟道区203两侧的两个第二阱208内各形成有一个，且设于源极202远离横向沟道区203的一侧。金属栅极形成于栅极欧姆接触201上且与栅极欧姆接触201相接触。在本实施例中，栅极欧姆接触201的离子浓度大于第二阱208的离子浓度。
在图2所示实施例中，横向沟道区203延伸至第二阱208内，源极202形成于第二阱208内。可以理解的，在其他实施例中横向沟道区203的两端也可以距第二阱208一段距离，源极202可以位于第二阱208外、第一阱205内。
在图2所示实施例中，JFET包括栅极设于源极202下方的P型的非钳位感性开关(Unclamped Inductive Switching,UIS)区204。非钳位感性开关区204的离子浓度大于第二阱208的离子浓度。在本实施例中，横向沟道区203的长度设计成伸入第一阱205内，但不伸至第二阱208，非钳位感性开关区204相应地形成于第二阱208外、第一阱205内。在其他实施例中，横向沟道区203也可以伸入第二阱208内，源极202和非钳位感性开关区204则相应地形成于第二阱208内。
通过UIS注入形成P++的非钳位感性开关区204，可以减小寄生NPN三极管的基极电阻，提高器件的雪崩耐量。
图5是仿真得到的图2所示结型场效应晶体管在不同漏极电压Vd下的夹断电压比较曲线，其中横坐标为源极电压，纵坐标为漏极电流。通过SILVACO软件对不同漏极电压Vd下进行仿真，可以看出当漏极电压Vd分别为50V、100V、200V和600V时的夹断电压变化。从50V到200V的区间内夹断电压变化维持在线性0.5V左右的变化。当漏极电压Vd升高为600V时，夹断电压增加了5V，这是由于热模型添加，高电压情况下器件内载流子有较高温度，动量加大，运动速率加快，单位时间内通过截面的电荷数增加，电流变大，所以在夹断时电流会表现增加，这是正常现象。图5的仿真中针对的是击穿电压为650V器件，上述结型场效应晶体管基本做到了在正常使用范围内夹断电压可控。上述结型场效应晶体管同样适用于外延层加厚之后的超高压器件，以及低压的沟槽栅器件。
图3是一实施例中结型场效应晶体管的制造方法的流程图，以下以第一导电类型是N型，第二导电类型是P型为例，介绍结型场效应晶体管的制造方法：
S510，提供第一导电类型的衬底，衬底上形成有第一导电类型区。
参见图4a，在本实施例中，是在N+衬底上外延形成N型区206，作为漂移区；衬底后续将会作为器件的漏极207。
S520，注入第二导电类型的离子并推阱，在第一导电类型区内形成阱区。
在本实施例中，是向N型区206中注入P型离子并推阱，在N型区206内形成第一阱205。图4b是第一阱205形成后器件的剖面结构示意图。
在本实施例中，阱区为由第一阱205和第二阱208组成的复合阱区结构。故还要向第一阱205中注入P型离子形成第二阱208。具体是在JFET的表面生长氧化层401，然后以氧化层401为掩膜注入P型离子并推阱形成第二阱208。完成后的器件的剖面结构示意图如图4c所示。
S530，注入第一导电类型的离子，在阱区内形成源极。
注入N型离子在第一阱205内形成N+源极202的过程中，通过氧化层401对沟道区等不希望有N注入的区域进行保护。步骤S530完成后器件的剖面结构示意图如图4d所示。
S540，光刻并刻蚀去除表面介质，注入第一导电类型的离子，形成横向沟道区。
去除两相邻源极202之间的位置上方的表面介质(氧化层401等)，形成沟道注入窗口，注入N型离子形成横向沟道区203。步骤S540完成后器件的剖面结构示意图如图4f所示。
S550，光刻并刻蚀接触孔，淀积金属层，填入接触孔内，形成源极金属电极和金属栅极。
上述结型场效应晶体管的制造方法，将第二阱208注入时余留的下的厚氧化层作为阻挡层，在后端对其刻蚀后，加入步骤S540的沟道注入而形成一个浓度更稳定的横向沟道区203，通过所需要的电流大小，可以计算出横向沟道区203所需的掺杂浓度。
参见图4e，在其中一个实施例中，步骤S530和S540之间，还包括向源极202的下方注入P型离子，以在第一阱205内形成非钳位感性开关区204的步骤，其注入能量大于第一阱205和第二阱208注入时的注入能量。
在其中一个实施例中，非钳位感性开关区204的离子浓度大于第二阱208的离子浓度，第二阱208的离子浓度大于第一阱205的离子浓度；源极202的离子浓度大于横向沟道区203的离子浓度，横向沟道区203的离子浓度大于N型区206的离子浓度。
在其中一个实施例中，步骤S520的第一阱205的注入浓度为1.5E13cm-2～2.2E13cm-2，形成的第一阱205的深度为8.5微米～13.5微米。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种结型场效应晶体管，包括设于所述结型场效应晶体管背面的第一导电类型的漏极，和设于所述漏极朝向所述结型场效应晶体管正面的一面的第一导电类型区，其特征在于，还包括：
阱区，为第二导电类型且形成于所述第一导电类型区内；所述第一导电类型和第二导电类型为相反的导电类型；
源极，为第一导电类型且形成于所述阱区内；
源极金属电极，形成于所述源极上且与所述源极接触；
横向沟道区，为第一导电类型，形成于两相邻源极之间，且所述横向沟道区的两端与所述两相邻源极接触；
金属栅极，形成于所述阱区上。
2.根据权利要求1所述的结型场效应晶体管，其特征在于，所述阱区为复合阱区结构，包括第一阱和位于所述第一阱内的第二阱，所述第二阱的离子浓度大于所述第一阱的离子浓度。
3.根据权利要求1所述的结型场效应晶体管，其特征在于，还包括栅极欧姆接触，所述栅极欧姆接触在所述两相邻源极所在的阱区内各形成有一个，且设于源极远离所述横向沟道区的一侧，为第二导电类型；所述金属栅极形成于所述栅极欧姆接触上且与所述栅极欧姆接触相接触。
4.根据权利要求1所述的结型场效应晶体管，其特征在于，还包括设于所述阱区且位于所述源极下方的非钳位感性开关区，所述非钳位感性开关区为第二导电类型且离子浓度大于所述阱区的离子浓度。
5.根据权利要求1-4中任意一项所述的结型场效应晶体管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述第一导电类型区为N型外延层。
6.一种结型场效应晶体管的制造方法，包括：
提供第一导电类型的衬底，所述衬底上形成有第一导电类型区；所述第一导电类型和第二导电类型为相反的导电类型；
向第一导电类型区中注入第二导电类型的离子并推阱，在所述第一导电类型区内形成阱区；
注入第一导电类型的离子，在所述阱区内形成源极；
光刻并刻蚀去除两相邻源极之间的位置上方的表面介质形成沟道注入窗口，并向所述沟道注入窗口内注入第一导电类型的离子，形成横向沟道区；
光刻并刻蚀接触孔，淀积金属层，填入所述接触孔内，分别形成源极金属电极和金属栅极。
7.根据权利要求6所述的方法，其特征在于，所述在所述第一导电类型区内形成阱区的步骤包括：
向第一导电类型区中注入第二导电类型的离子并推阱，在所述第一导电类型区内形成第一阱；
向所述第一阱注入第二导电类型的离子并推阱形成第二阱。
8.根据权利要求7所述的方法，其特征在于，所述注入第一导电类型的离子，在所述阱区内形成源极的步骤之后，还包括向所述源极的下方注入第二导电类型的离子，以在所述第一阱内形成非钳位感性开关区的步骤，且注入能量大于所述注入第一导电类型的离子的步骤的注入能量；所述非钳位感性开关区的离子浓度大于所述第二阱的离子浓度，所述第二阱的离子浓度大于所述第一阱的离子浓度，所述源极的离子浓度大于所述横向沟道区的离子浓度，所述横向沟道区的离子浓度大于所述第一导电类型区的离子浓度。
9.根据权利要求8所述的方法，其特征在于，所述在所述第一导电类型区内形成第一阱的步骤之后，还包括在所述结型场效应晶体管的表面生长氧化层的步骤；所述向所述第一阱注入第二导电类型的离子并推阱形成第二阱的步骤是以所述氧化层为掩膜进行注入；所述向所述源极的下方注入第二导电类型的离子的步骤中，通过所述氧化层对不需要注入第二导电类型的离子的区域进行保护。
10.根据权利要求6-9中任意一项所述的方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述第一导电类型区为N型外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610793198.2A CN107785416B (zh) | 2016-08-31 | 2016-08-31 | 结型场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610793198.2A CN107785416B (zh) | 2016-08-31 | 2016-08-31 | 结型场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107785416A true CN107785416A (zh) | 2018-03-09 |
| CN107785416B CN107785416B (zh) | 2020-07-10 |
Family
ID=61451465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610793198.2A Active CN107785416B (zh) | 2016-08-31 | 2016-08-31 | 结型场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785416B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690116A (zh) * | 2018-07-05 | 2020-01-14 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
| CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184964A (zh) * | 2011-05-12 | 2011-09-14 | 西安电子科技大学 | N沟道积累型SiC IEMOSFET器件及制备方法 |
| US20110220973A1 (en) * | 2010-03-10 | 2011-09-15 | Macronix International Co., Ltd. | Junction-field-effect-transistor devices and methods of manufacturing the same |
| US20140106517A1 (en) * | 2010-12-28 | 2014-04-17 | Northrop Grumman Systems Corporation | Semiconductor devices with minimized current flow differences and methods of same |
| US20150249082A1 (en) * | 2012-09-04 | 2015-09-03 | Infineon Technologies Austria Ag | Field-Effect Semiconductor Device |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
-
2016
- 2016-08-31 CN CN201610793198.2A patent/CN107785416B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110220973A1 (en) * | 2010-03-10 | 2011-09-15 | Macronix International Co., Ltd. | Junction-field-effect-transistor devices and methods of manufacturing the same |
| US20140106517A1 (en) * | 2010-12-28 | 2014-04-17 | Northrop Grumman Systems Corporation | Semiconductor devices with minimized current flow differences and methods of same |
| CN102184964A (zh) * | 2011-05-12 | 2011-09-14 | 西安电子科技大学 | N沟道积累型SiC IEMOSFET器件及制备方法 |
| US20150249082A1 (en) * | 2012-09-04 | 2015-09-03 | Infineon Technologies Austria Ag | Field-Effect Semiconductor Device |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690116A (zh) * | 2018-07-05 | 2020-01-14 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
| CN110690116B (zh) * | 2018-07-05 | 2023-09-26 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
| CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107785416B (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106229343B (zh) | 超结器件 | |
| US10840367B2 (en) | Transistor structures having reduced electrical field at the gate oxide and methods for making same | |
| CN105226058B (zh) | 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 | |
| US10886396B2 (en) | Transistor structures having a deep recessed P+ junction and methods for making same | |
| CN104299997B (zh) | 电荷补偿半导体器件 | |
| CN203690305U (zh) | 半导体器件及半导体器件结构 | |
| EP3509101B1 (en) | Device integrating a junction field effect transistor and manufacturing method therefor | |
| US11211485B2 (en) | Trench power transistor | |
| CN109755238B (zh) | 一种分栅结构的超结功率器件 | |
| CN107785411A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN109755311B (zh) | 一种沟槽型功率晶体管 | |
| CN109755289A (zh) | 一种沟槽型超结功率器件 | |
| CN107785367A (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| CN107785365A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN107785416A (zh) | 结型场效应晶体管及其制造方法 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| Sun et al. | Analysis of the novel Si/SiC heterojunction IGBT characteristics by TCAD simulation | |
| CN112864150B (zh) | 超结功率器件 | |
| CN112885827B (zh) | 一种半导体超结功率器件 | |
| CN219513114U (zh) | 一种4H-SiC基超结功率场效应晶体管元件 | |
| CN103377920A (zh) | 绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |