CN108155225B - 恒流器件及其制造方法 - Google Patents
恒流器件及其制造方法 Download PDFInfo
- Publication number
- CN108155225B CN108155225B CN201711442225.2A CN201711442225A CN108155225B CN 108155225 B CN108155225 B CN 108155225B CN 201711442225 A CN201711442225 A CN 201711442225A CN 108155225 B CN108155225 B CN 108155225B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- doped
- well
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000000407 epitaxy Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000001413 cellular effect Effects 0.000 abstract 4
- 238000002513 implantation Methods 0.000 description 21
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- -1 phosphorus ions Chemical class 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种恒流器件及其制造方法，包括元胞区和终端区两个部分，元胞区包括多个结构相同并依次连接的元胞，每个元胞包括P型掺杂衬底、N型倒掺杂阱区、扩散P型阱区，终端区包括N型倒掺杂阱区外侧的P型掺杂外延区，本发明恒流器件在P型衬底有源区注入与衬底掺杂类型相反的半导体材料，再通过外延和推阱使得有源区上下对通，使得倒掺杂阱与正掺杂阱相连，如此器件有源区与终端区自然形成PN结隔离，从而避免了衬底PN结边缘缺陷所导致的反向不耐压问题，本发明恒流器件为双极型器件，相比单极型器件，本发明恒流器件有更大的电流密度，可节省芯片面积；且采用双沟道设计，使器件有较强的恒流能力，且恒流时的电流值更加稳定。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种恒流器件及其制造方法。
背景技术
恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源用于保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流的稳定。恒流二极管(CRD，Current Regulative Diode)是一种半导体恒流器件，其用两端结型场效应管作为恒流源代替普通的由晶体管、稳压管和电阻等多个元件组成的恒流源，可以在一定的工作范围内保持一个恒定的电流值，其正向工作时为恒流输出，输出电流在几毫安到几十毫安之间，可直接驱动负载，实现了电路结构简单、器件体积小、器件可靠性高等目的。另外恒流器件的外围电路非常简单，使用方便，经济可靠，已广泛应用于自动控制、仪表仪器、保护电路等领域。
目前的恒流器件由于没有将有源区和边缘隔离，在施加反向电压时器件仍然导通，其特性类似于一个电阻，而无法实现反向阻断。这是因为器件的边缘由于切割的机械作用而产生了缺陷，而边缘的缺陷相当于一条低阻通路，对器件施加反向电压时边缘会产生极大的漏电。此外，目前的恒流器件开启电压范围普遍较大，同时所能提供的恒定电流也较低。
公开号为CN105405873A的中国发明公开了一种纵向恒流器件及其制造方法，其器件结构如图1所示，包括多个结构相同并依次连接的元胞，所述元胞包括N型掺杂衬底，位于N型掺杂衬底之上的N型轻掺杂外延层，位于N型轻掺杂外延层之中的扩散P型阱区，所述扩散P型阱区为两个并分别位于元胞的两端，位于扩散P型阱区之中的第一P型重掺杂区和N型重掺杂区，位于N型轻掺杂外延层和扩散P型阱区上表面的氧化层，覆盖整个元胞表面的金属阴极，位于N型掺杂衬底下表面的第二P型重掺杂区，位于第二P型重掺杂区下表面的金属阳极，所述第一P型重掺杂区、N型重掺杂区和金属阴极形成欧姆接触，所述第二P型重掺杂区和金属阳极形成欧姆接触。
为了实现正向恒流，该发明所述半导体恒流器件在传统IGBT结构基础上进行改良，在扩散P型阱区表面进行调沟注入，注入磷离子，使表面补偿形成N型耗尽型沟道区，再通过注入形成第一P型重掺杂区、N型重掺杂区，再通过背面注入形成第二P型重掺杂区。通过调节调沟注入磷离子的剂量及扩散P型阱区之间的距离可使沟道区实现较小的夹断电压；耗尽型沟道夹断后，随着电压的增大，沟道内载流子速度达到饱和，到达夹断点后被耗尽区强电场扫入N型重掺杂区，电流不随电压增大而增大，可实现较好的恒流能力。该发明所述半导体器件实测所得正向IV特性如图2所示，夹断电压约为8V，此后器件的输出电流保持恒定。对该发明所述结构器件实际测试得到的反向BV特性如图3所示，反向电流随反向电压的增大而增大，即反向BV特性类似于一个电阻。这是因为在施加反向电压时，由于器件边缘存在缺陷，使得反向漏电流异常大，且随反向电压的增大而增大。即该发明所述器件结构并不能实现反向阻断功能。
发明内容
本发明针对现有恒流器件反向导通的问题，提出了一种恒流器件及其制造方法。本发明半导体器件采用P型掺杂半导体材料作为衬底，并在衬底有源区注入N型杂质(如磷)后再进行P外延，如此在有源区形成倒掺杂阱；然后再自上而下推N型杂质阱，使之与倒掺杂阱相连，使得有源区在终端区自然形成PN结。这样做的好处是使得有源区与器件边缘缺陷相隔离，可实现正向恒流、反向耐高压，且本发明半导体器件具有较低的夹断电压。
为实现上述发明目的，本发明技术方案如下：
一种恒流器件，包括元胞区和终端区两个部分，所述元胞区包括多个结构相同并依次连接的元胞，每个元胞包括P型掺杂衬底2、N型倒掺杂阱区3、位于N型倒掺杂阱区3之中的扩散P型阱区4，所述扩散P型阱区4为两个并分别位于每个元胞的两端，扩散P型阱区4内部设有第一P型重掺杂区5和N型重掺杂区7，N型重掺杂区7位于第一P型重掺杂区5的两侧，N型倒掺杂阱区3和扩散P型阱区4上表面设有氧化层10，扩散P型阱区4上表面与氧化层10之间设有N型耗尽型沟道区6，元胞区还包括覆盖整个元胞上表面的金属阴极9、位于P型掺杂衬底2下表面的第二P型重掺杂区51、位于第二P型重掺杂区51下表面的金属阳极8，所述第一P型重掺杂区5、N型重掺杂区7和金属阴极9形成欧姆接触，所述第二P型重掺杂区51和金属阳极8形成欧姆接触，所述终端区包括N型倒掺杂阱区3外侧的P型掺杂外延区21，位于N型倒掺杂阱区3和P型掺杂外延区21上表面的厚场氧层11。
作为优选方式，终端区还包括位于N型倒掺杂阱区3内侧边缘的P型掺杂ring区41，整个器件最外围的扩散P型阱区4和P型掺杂ring区41连成一体。
作为优选方式，所述半导体器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
作为优选方式，所述恒流器件所用半导体材料是硅或碳化硅。
为实现上述发明目的，本发明还提供一种上述恒流器件的制造方法，在P型掺杂衬底2有源区注入与衬底掺杂类型相反的半导体材料，再通过外延和推阱使得有源区上下对通，使得倒掺杂阱与正掺杂阱相连，如此器件有源区与终端区自然形成PN结隔离。
作为优选方式，所述恒流器件的制造方法进一步包括以下步骤：
步骤1：采用P型硅片作为P型掺杂衬底；
步骤2：在P型掺杂衬底2的有源区注入N型杂质；
步骤3：对已经注入N型杂质的P型掺杂衬底2进行P外延，有源区自然反型形成N型倒掺杂阱区3，终端区形成P型掺杂外延区21；
步骤4：在外延片上表面有源区注入N型杂质，并推深阱，使得自下而上扩散的倒掺杂阱与自上而下扩散的正掺杂阱对通相连，这样有源区与终端区自然形成PN结隔离；
步骤5：高温推阱、刻蚀有源区上表面氧化层，形成终端区上表面的厚场氧层11；
步骤6：进行扩散P型阱区4注入前预氧；
步骤7：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区4推结，刻蚀多余的氧化层；
步骤8：在扩散P型阱区4上表面进行N型杂质调沟注入，形成N型耗尽型沟道区6，注入剂量根据不同电流能力调节；
步骤9：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤10：在元胞上表面淀积氧化层，光刻、刻蚀形成氧化层10；
步骤11：欧姆孔刻蚀，淀积铝金属形成欧姆接触；
步骤12：刻蚀金属，形成金属阴极9；
步骤13：淀积钝化层，刻阴极PAD孔；
步骤14：将硅片减薄，在P型衬底下表面注入P型杂质，形成第二P型重掺杂区51；
步骤15：第二P型重掺杂区51下表面形成金属阳极8；
步骤16：淀积钝化层，刻阳极PAD孔。
当终端区还包括位于N型倒掺杂阱区3内侧边缘的P型掺杂ring区41时，制造方法包括以下步骤：
步骤1：采用P型硅片作为P型掺杂衬底；
步骤2：在P型掺杂衬底2的有源区注入N型杂质；
步骤3：对已经注入N型杂质的P型掺杂衬底2进行P外延，有源区自然反型形成N型倒掺杂阱区3，终端区形成P型掺杂外延区21；
步骤4：在外延片上表面有源区注入N型杂质，并推深阱，使得自下而上扩散的倒掺杂阱与自上而下扩散的正掺杂阱对通相连，这样有源区与终端区自然形成PN结隔离。
步骤5：在有源区边缘处做P型掺杂ring区41，并形成终端区上表面的厚场氧层11；
步骤6：刻蚀有源区上表面氧化层，进行扩散P型阱区4注入前预氧；
步骤7：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区4推结，刻蚀多余的氧化层；
步骤8：在扩散P型阱区4上表面进行N型杂质调沟注入，形成N型耗尽型沟道区6，注入剂量根据不同电流能力调节；；
步骤9：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤10：在元胞上表面淀积氧化层，光刻、刻蚀形成氧化层10；
步骤11：欧姆孔刻蚀，淀积铝金属形成欧姆接触；；
步骤12：刻蚀金属，形成金属阴极9；
步骤13：淀积钝化层，刻阴极PAD孔；
步骤14：将硅片减薄，在P型衬底下表面注入P型杂质，形成第二P型重掺杂区51；
步骤15：第二P型重掺杂区51下表面形成金属阳极8；
步骤16：淀积钝化层，刻阳极PAD孔。
本发明的有益效果为：
1、本发明恒流器件在P型衬底有源区注入与衬底掺杂类型相反的半导体材料，再通过外延和推阱使得有源区上下对通，使得倒掺杂阱与正掺杂阱相连，如此器件有源区与终端区自然形成PN结隔离，从而避免了衬底PN结边缘缺陷所导致的反向不耐压问题。
2、本发明恒流器件为双极型器件，相比单极型器件，本发明恒流器件有更大的电流密度，可节省芯片面积；且采用双沟道设计，使器件有较强的恒流能力，且恒流时的电流值更加稳定。
3、本发明元胞的个数、元胞中扩散阱区之间的距离、衬底厚度均可根据具体耐压、恒定电流和夹断电压的要求进行调节，大大增加了器件设计的灵活性。
附图说明
图1为对比文件提供的一种恒流器件的结构示意图；
图2为对比文件提供的恒流器件实测正向IV特性曲线图；
图3为对比文件提供的恒流器件实测反向BV特性曲线图；
图4为本发明实施例2提供的一种恒流器件的结构示意图；
图5为本发明实施例2的恒流器件仿真正向IV特性曲线图；
图6为本发明实施例2的恒流器件仿真反向BV特性曲线图；
图7为本发明实施例2的恒流器件制造方法的工艺流程示；
其中，1(1)、1(2)…1(e)为元胞，2为P型掺杂衬底，3为N型倒掺杂阱区，4为扩散P型阱区，5为第一P型重掺杂区，6为N型耗尽型沟道区，7为N型重掺杂区，8为金属阳极，9为金属阴极，10为氧化层，11为厚场氧层，21为P型掺杂外延区，41为P型掺杂ring区，51为第二P型重掺杂区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种恒流器件，包括元胞区和终端区两个部分，所述元胞区包括多个结构相同并依次连接的元胞1(1)、1(2)…1(e)，每个元胞包括P型掺杂衬底2、N型倒掺杂阱区3、位于N型倒掺杂阱区3之中的扩散P型阱区4，所述扩散P型阱区4为两个并分别位于每个元胞的两端，扩散P型阱区4内部设有第一P型重掺杂区5和N型重掺杂区7，N型重掺杂区7位于第一P型重掺杂区5的两侧，N型倒掺杂阱区3和扩散P型阱区4上表面设有氧化层10，扩散P型阱区4上表面与氧化层10之间设有N型耗尽型沟道区6，元胞区还包括覆盖整个元胞上表面的金属阴极9、位于P型掺杂衬底2下表面的第二P型重掺杂区51、位于第二P型重掺杂区51下表面的金属阳极8，所述第一P型重掺杂区5、N型重掺杂区7和金属阴极9形成欧姆接触，所述第二P型重掺杂区51和金属阳极8形成欧姆接触，所述终端区包括N型倒掺杂阱区3外侧的P型掺杂外延区21，位于N型倒掺杂阱区3和P型掺杂外延区21上表面的厚场氧层11。
上述恒流器件的制造方法为：在P型掺杂衬底2有源区注入与衬底掺杂类型相反的半导体材料，再通过外延和推阱使得有源区上下对通，使得倒掺杂阱与正掺杂阱相连，如此器件有源区与终端区自然形成PN结隔离。
具体的，所述恒流器件的制造方法进一步包括以下步骤：
步骤1：采用P型硅片作为P型掺杂衬底；
步骤2：在P型掺杂衬底2的有源区注入N型杂质；
步骤3：对已经注入N型杂质的P型掺杂衬底2进行P外延，有源区自然反型形成N型倒掺杂阱区3，终端区形成P型掺杂外延区21；
步骤4：在外延片上表面有源区注入N型杂质，并推深阱，使得自下而上扩散的倒掺杂阱与自上而下扩散的正掺杂阱对通相连，这样有源区与终端区自然形成PN结隔离。
步骤5：高温推阱、刻蚀有源区上表面氧化层，形成终端区上表面的厚场氧层11；
步骤6：进行扩散P型阱区4注入前预氧；
步骤7：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区4推结，刻蚀多余的氧化层；
步骤8：在扩散P型阱区4上表面进行N型杂质调沟注入，形成N型耗尽型沟道区6，注入剂量根据不同电流能力调节；
步骤9：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤10：在元胞上表面淀积氧化层，光刻、刻蚀形成氧化层10；
步骤11：欧姆孔刻蚀，淀积铝金属形成欧姆接触；
步骤12：刻蚀金属，形成金属阴极9；
步骤13：淀积钝化层，刻阴极PAD孔；
步骤14：将硅片减薄，在P型衬底下表面注入P型杂质，形成第二P型重掺杂区51；
步骤15：第二P型重掺杂区51下表面形成金属阳极8；
步骤16：淀积钝化层，刻阳极PAD孔。
实施例2
如图4所示，本实施例和实施例1的区别在于：终端区还包括位于N型倒掺杂阱区3内侧边缘的P型掺杂ring区41，整个器件最外围的扩散P型阱区4和P型掺杂ring区41连成一体。
所述元胞个数e可根据具体电流能力要求进行调整；所述衬底厚度可根据具体电流能力、耐压能力要求进行调整。
所述元胞中扩散P型阱区4之间的距离、衬底厚度以及元胞的个数可根据具体耐压及夹断电压的要求进行调节，大大增加了器件设计的灵活性。
所述元胞通过在扩散P型阱区4表面注入磷离子与P型阱区补偿形成薄层沟道，即为N型耗尽型沟道区6，本发明恒流器件即通过N型耗尽型沟道区6导电，器件的电流能力可通过控制N型耗尽型沟道区6注入的剂量和能量进行调节；所述耗尽型沟道区6是在热扩散形成P阱后，通过磷离子浅层注入得到的。
所述恒流器件元胞中的扩散P型阱区4采用硼离子注入，然后进行热扩散推结得到，可通过调节硼注入剂量、能量及推结时间控制所形成扩散P型阱区的宽度、P阱间间距及耗尽型沟道区6的长度。
所述元胞中的第二P型重掺杂区51采用背面注入工艺，采用硼离子注入，可通过调节注入剂量和能量控制P型重掺杂区深度。
在其他实施例中，所述半导体器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
具体的，所述恒流器件所用半导体材料是硅或碳化硅。
当终端区还包括位于N型倒掺杂阱区3内侧边缘的P型掺杂ring区41时，制造方法包括以下步骤：
步骤1：采用P型硅片作为P型掺杂衬底；
步骤2：在P型掺杂衬底2的有源区注入N型杂质；
步骤3：对已经注入N型杂质的P型掺杂衬底2进行P外延，有源区自然反型形成N型倒掺杂阱区3，终端区形成P型掺杂外延区21；
步骤4：在外延片上表面有源区注入N型杂质，并推深阱，使得自下而上扩散的倒掺杂阱与自上而下扩散的正掺杂阱对通相连，这样有源区与终端区自然形成PN结隔离。
步骤5：在有源区边缘处做P型掺杂ring区41，并形成终端区上表面的厚场氧层11；
步骤6：刻蚀有源区上表面氧化层，进行扩散P型阱区4注入前预氧；
步骤7：光刻扩散P型阱区窗口，进行扩散P型阱区4注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区4推结，刻蚀多余的氧化层；
步骤8：在扩散P型阱区4上表面进行N型杂质调沟注入，形成N型耗尽型沟道区6，注入剂量根据不同电流能力调节；；
步骤9：进行第一P型重掺杂区5、N型重掺杂区7注入前预氧，光刻N+窗口，进行N型重掺杂区7注入，光刻P+窗口，进行第一P型重掺杂区5注入，刻蚀多余的氧化层；
步骤10：在元胞上表面淀积氧化层，光刻、刻蚀形成氧化层10；
步骤11：欧姆孔刻蚀，淀积铝金属形成欧姆接触；
步骤12：刻蚀金属，形成金属阴极9；
步骤13：淀积钝化层，刻阴极PAD孔；
步骤14：将硅片减薄，在P型衬底下表面注入P型杂质，形成第二P型重掺杂区51；
步骤15：第二P型重掺杂区51下表面形成金属阳极8；
步骤16：淀积钝化层，刻阳极PAD孔。
本发明的工作原理为：
本发明所述恒流器件在扩散P型阱区4表面进行调沟注入，注入磷离子，使表面补偿形成N型耗尽型沟道区6，再通过注入形成第一P型重掺杂区5、N型重掺杂区7，再通过背面注入形成第二P型重掺杂区51。通过调节调沟注入磷离子的剂量及扩散P型阱区4之间的距离可使沟道区实现较小的夹断电压；N型耗尽型沟道6夹断后，随着电压的增大，沟道内载流子速度达到饱和，到达夹断点后被耗尽区强电场扫入N型重掺杂区7，电流不随电压增大而增大，可实现较好的恒流能力；电流大小可通过调整调沟注入的磷离子剂量和耗尽型沟道长度进行调节，器件的耐压可通过改变N型倒掺杂阱区3的浓度和厚度进行调节。
本发明所述恒流器件的金属阳极8连接高电位，金属阴极9连接低电位，扩散P型阱区4和N型倒掺杂阱区3形成耗尽层，元胞两端的耗尽区之间形成垂直沟道，随着外加电压变大，耗尽层厚度不断加厚，耗尽层的扩展导致导电沟道变窄。当沟道尚未夹断时，沟道电阻为半导体电阻，电流随着电压的增大而增大，此时器件工作在线性区；当外加电压继续增大到两侧的耗尽层相接触时，沟道夹断，此时的阳极电压称为夹断电压，沟道夹断后，继续增加阳极电压，夹断点随阳极电压的增大变化缓慢，器件电流增大变缓，形成恒定电流功能，此时器件工作在恒流区。由于N型耗尽型沟道区6的存在，在N型耗尽型沟道区6两端形成电压降可以加快耗尽区的耗尽速度，在垂直沟道夹断后，电流不随电压增大而增大，从而实现恒流能力；电流大小可通过调整调沟注入的磷离子剂量、沟道长度以及JFET区浓度和间距进行调节，器件耐压可通过调整衬底的浓度和厚度进行调节。
下面以正向耐压50V，反向耐压300V，电流约为1E-5A/μm的恒流器件为例，详述本实施例。
借助TSUPREM4及MEDICI仿真软件对如图4所示的恒流器件的元胞进行工艺仿真，仿真参数为：初始硅片厚度约为100μm，N型倒掺杂阱区3掺杂浓度在1016量级；对称的两个扩散P型阱区4的深度约为2～3μm，宽度约为8～10μm，两个扩散P型阱区4注入硼，之间的距离为4μm；调沟注入磷离子；用作欧姆接触的第一P型重掺杂区5注入硼；N型重掺杂区7注入磷；背面第二P型重掺杂区51注入硼离子；金属阴极9的厚度可变；金属阳极8的厚度可变；耗尽型沟道区6的长度约为3～4μm；氧化层10的厚度约为0.8μm。
图5为本发明实施例2提供的恒流器件通过仿真得到的i-v特性曲线图。从图5中可看出器件的夹断电压在2.5V以下，夹断电压可通过调节扩散P型阱区4的注入剂量、有源区N阱浓度、JFET注入剂量以及调沟剂量进行控制。本发明器件为双极型器件，电流密度较单极型器件大，到达饱和区之后，载流子漂移速度达到饱和速度，电流大小基本不随电压增大而改变，从图中也可看出到达饱和区后电流基本恒定，恒流特性较好。
图6为本发明实施例2提供的恒流器件通过仿真得到的反向BV特性曲线图。从图6可以看出，本发明实施例恒流器件的反向击穿电压在300V以上，反向击穿电压可以通过调节衬底2的浓度和厚度进行控制。
图7(1)至图7(11)为本发明实施例2提供的恒流器件的制造方法工艺流程示意图。其中，图7(1)为初始硅片；图7(2)为在初始硅片上表面有源区进行N型杂质注入；图7(3)为对硅片上表面进行P型外延；图7(4)为在外延片上表面有源区进行N型杂质注入；图7(5)为推阱后有源区形成N型掺杂阱区3；图7(6)为在有源区边缘注入P型杂质；图7(7)为对注入的P型杂质推阱形成ring，与此同时终端区表面自然形成厚场氧；图7(8)为P型掺杂注入推结形成对称的扩散P型阱区4；图7(9)为调沟注入及N型重掺杂注入、P型重掺杂注入；图7(10)为正面淀积氧化层、金属层及钝化；图7(11)为硅片背面P型重掺杂注入、淀积金属层及钝化，形成恒流器件。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种恒流器件的制造方法，其特征在于：
恒流器件包括元胞区和终端区两个部分，所述元胞区包括多个结构相同并依次连接的元胞，每个元胞包括P型掺杂衬底(2)、N型倒掺杂阱区(3)、位于N型倒掺杂阱区(3)之中的扩散P型阱区(4)，所述扩散P型阱区(4)为两个并分别位于每个元胞的两端，扩散P型阱区(4)内部设有第一P型重掺杂区(5)和N型重掺杂区(7)，N型重掺杂区(7)位于第一P型重掺杂区(5)的两侧，N型倒掺杂阱区(3)和扩散P型阱区(4)上表面设有氧化层(10)，扩散P型阱区(4)上表面与氧化层(10)之间设有N型耗尽型沟道区(6)，元胞区还包括覆盖整个元胞上表面的金属阴极(9)、位于P型掺杂衬底(2)下表面的第二P型重掺杂区(51)、位于第二P型重掺杂区(51)下表面的金属阳极(8)，所述第一P型重掺杂区(5)、N型重掺杂区(7)和金属阴极(9)形成欧姆接触，所述第二P型重掺杂区(51)和金属阳极(8)形成欧姆接触，其特征在于：所述终端区包括N型倒掺杂阱区(3)外侧的P型掺杂外延区(21)，位于N型倒掺杂阱区(3)和P型掺杂外延区(21)上表面的厚场氧层(11)；
制造方法包括以下步骤：
步骤1：采用P型硅片作为P型掺杂衬底；
步骤2：在P型掺杂衬底(2)的有源区注入N型杂质；
步骤3：对已经注入N型杂质的P型掺杂衬底(2)进行P外延，有源区自然反型形成N型倒掺杂阱区(3)，终端区形成P型掺杂外延区(21)；
步骤4：在外延片上表面有源区注入N型杂质，并推深阱，使得自下而上扩散的倒掺杂阱与自上而下扩散的正掺杂阱对通相连，这样有源区与终端区自然形成PN结隔离；
步骤5：高温推阱、刻蚀有源区上表面氧化层，形成终端区上表面的厚场氧层(11)；
步骤6：进行扩散P型阱区(4)注入前预氧；
步骤7：光刻扩散P型阱区窗口，进行扩散P型阱区(4)注入，注入剂量根据不同电流能力调节，然后进行扩散P型阱区(4)推结，刻蚀多余的氧化层；
步骤8：在扩散P型阱区(4)上表面进行N型杂质调沟注入，形成N型耗尽型沟道区(6)，注入剂量根据不同电流能力调节；
步骤9：进行第一P型重掺杂区(5)、N型重掺杂区(7)注入前预氧，光刻N+窗口，进行N型重掺杂区(7)注入，光刻P+窗口，进行第一P型重掺杂区(5)注入，刻蚀多余的氧化层；
步骤10：在元胞上表面淀积氧化层，光刻、刻蚀形成氧化层(10)；
步骤11：欧姆孔刻蚀，淀积铝金属形成欧姆接触；
步骤12：刻蚀金属，形成金属阴极(9)；
步骤13：淀积钝化层，刻阴极PAD孔；
步骤14：将硅片减薄，在P型衬底下表面注入P型杂质，形成第二P型重掺杂区(51)；
步骤15：第二P型重掺杂区(51)下表面形成金属阳极(8)；
步骤16：淀积钝化层，刻阳极PAD孔。
2.根据权利要求1所述的恒流器件的制造方法，其特征在于：终端区还包括位于N型倒掺杂阱区(3)内侧边缘的P型掺杂环区(41)，整个器件最外围的扩散P型阱区(4)和P型掺杂环区(41)连成一体。
3.根据权利要求1所述的恒流器件的制造方法，其特征在于：各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
4.根据权利要求1所述的恒流器件的制造方法，其特征在于：所述恒流器件所用半导体材料是硅或碳化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711442225.2A CN108155225B (zh) | 2017-12-27 | 2017-12-27 | 恒流器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711442225.2A CN108155225B (zh) | 2017-12-27 | 2017-12-27 | 恒流器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108155225A CN108155225A (zh) | 2018-06-12 |
| CN108155225B true CN108155225B (zh) | 2021-04-02 |
Family
ID=62463343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711442225.2A Active CN108155225B (zh) | 2017-12-27 | 2017-12-27 | 恒流器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108155225B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110556387B (zh) * | 2019-09-07 | 2022-02-08 | 电子科技大学 | 基于soi的双向恒流器件 |
| CN110491889B (zh) * | 2019-09-17 | 2024-03-29 | 成都矽能科技有限公司 | 一种soi横向恒流二极管及其制造方法 |
| CN111755503A (zh) * | 2020-07-10 | 2020-10-09 | 嘉兴斯达半导体股份有限公司 | 一种可变横向掺杂的终端结构及其制作方法 |
| CN113270502A (zh) * | 2021-05-06 | 2021-08-17 | 中国振华集团永光电子有限公司（国营第八七三厂） | 二极管芯片及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101080683A (zh) * | 2004-05-19 | 2007-11-28 | 国际整流器公司 | 用于高和宽工作电压范围的具有偏压电路的栅驱动器输出级 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004012884B4 (de) * | 2004-03-16 | 2011-07-21 | IXYS Semiconductor GmbH, 68623 | Leistungs-Halbleiterbauelement in Planartechnik |
-
2017
- 2017-12-27 CN CN201711442225.2A patent/CN108155225B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101080683A (zh) * | 2004-05-19 | 2007-11-28 | 国际整流器公司 | 用于高和宽工作电压范围的具有偏压电路的栅驱动器输出级 |
| CN104779303A (zh) * | 2015-02-15 | 2015-07-15 | 电子科技大学 | 一种垂直型恒流二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108155225A (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108155225B (zh) | 恒流器件及其制造方法 | |
| US20190043980A1 (en) | Transistor structures having a deep recessed p+ junction and methods for making same | |
| KR20130093126A (ko) | 개선된 쇼트키 정류기 | |
| US20160181391A1 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN101877358A (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| US20150021742A1 (en) | Methods of Forming Junction Termination Extension Edge Terminations for High Power Semiconductor Devices and Related Semiconductor Devices | |
| CN104779303A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN104638023A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN110444587B (zh) | 具有埋层的终端结构 | |
| CN114551601B (zh) | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN104638022B (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN114300544A (zh) | 一种快恢复二极管及其制作方法 | |
| CN109216472A (zh) | 快恢复二极管及其制备方法 | |
| US9252292B2 (en) | Semiconductor device and a method for forming a semiconductor device | |
| JP4181322B2 (ja) | 垂直方向に構造化された電力半導体モジュール | |
| CN112713182B (zh) | 一种碳化硅元胞级功率集成芯片结构 | |
| CN116190420B (zh) | 一种快恢复二极管结构及其制备方法 | |
| CN219017660U (zh) | 高电压半导体器件 | |
| US20230317797A1 (en) | Wide band gap semiconductor device and manufacturing method | |
| US20220406600A1 (en) | Semiconductor device including a field stop region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |