JP4181322B2 - 垂直方向に構造化された電力半導体モジュール - Google Patents
垂直方向に構造化された電力半導体モジュール Download PDFInfo
- Publication number
- JP4181322B2 JP4181322B2 JP2001519498A JP2001519498A JP4181322B2 JP 4181322 B2 JP4181322 B2 JP 4181322B2 JP 2001519498 A JP2001519498 A JP 2001519498A JP 2001519498 A JP2001519498 A JP 2001519498A JP 4181322 B2 JP4181322 B2 JP 4181322B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- zone
- main surface
- semiconductor module
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 101
- 230000015556 catabolic process Effects 0.000 claims description 34
- 230000005684 electric field Effects 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 235000012431 wafers Nutrition 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 239000002800 charge carrier Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012876 carrier material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Description
本発明は、垂直方向に構造化された電力半導体モジュールに関し、この電力半導体モジュールは、
第1の主表面及びこの第1の主表面に向かい合った第2の主表面を有する1つの伝導型の半導体ボディを有し、
第1の主表面に埋め込まれた、1つの伝導型とは正反対のもう1つの伝導型のボディゾーンを有し、
ボディゾーンに設けられた1つの伝導型のゾーンを有し、
1つの伝導型のゾーン及びボディゾーンを接続する第1の電極を有し、
第2の主表面の上に設けられた第2の電極を有し、
ボディゾーンの上方に設けられかつこのボディゾーンから絶縁層によって分離されたゲート電極を有する。
【0002】
半導体電力モジュールでは、最小の面積でできるだけ大きな電流を流すことが要求される。従って、チャネル幅比/チャネル長比乃至はチャネル面積比を最適化するために電力半導体モジュールは並列に接続された多数のセルから構成され、電流路はそれぞれ垂直方向に、すなわち半導体ボディの1つの主表面からもう1つの主表面へと経過する。これにより、それぞれの本来のセルの下にある半導体材料全体が、すなわちこのもう1つの主表面上にある裏側端子までの半導体材料全体がアクティブなボリュームとして作用する。
【0003】
以下においては次のことから出発する。すなわち、電力半導体モジュールがnチャネル電力MOS電界効果トランジスタであり、このnチャネル電力MOS電界効果トランジスタではソース及びゲート端子が半導体ボディの1つの主表面、チップ表面にあり、ドレイン端子が半導体ボディのもう1つの主表面、チップ背面にある。
【0004】
しかし、以下の考察は容易に例えばIGBT(絶縁ゲートバイポーラトランジスタ)のような他の電力半導体モジュール等々にも適用できる。
【0005】
電力半導体モジュールでは、互いに近くにあるp型領域及びn型領域が相互に可動電荷担体によって空乏化されることによってこの電力半導体モジュールに印加される電圧が受け取られ、この結果、空間電荷ゾーンが生じる。nチャネル電力MOS電界効果トランジスタにおいては、こうしてp型ウェルに生じる位置固定的な電荷はその「鏡像電荷(Spiegelladungen)」をまず第1に大抵の場合エピタキシーによって製造される垂直方向に隣接するn型層に見出す。電界の最大値は常にp型ウェルと半導体ボディとの間のpn接合部において生じる。この電界が材料固有の臨界電界強度Ecを上回る時に、電気的降伏に達する。この場合、すなわち増倍効果が自由電荷担体対の発生をもたらし、この結果、阻止電流が突然大幅に上昇する。電荷は周知のように各電界の源であるので、この臨界電界強度Ecには第1のマクスウェルの方程式に従って等価の降伏単位面積電荷(Durchbruchsflaechenladung)Qcが割り当てられる。シリコンに対しては例えばEc=2.0...3.0x105V/cm及びQc=1.3−1.9x102電荷担体cm- 2が成り立つ。Qcの正確な値はこの場合ドーピングの濃度(Hoehe)に依存する。
【0006】
セルフィールドの半導体ボディの比較的深部のボリュームで行われる電力半導体モジュールにおける電圧降下はその周縁部へと限定されなければならず、経過は水平方向にのびようとする。これを達成するために、通常はコスト高な表面位置決めされた等電位構造が使用される。
【0007】
電力半導体モジュールの降伏特性は静的測定において判定される。しかし、「アバランシェアテスト」の方がはるかに有意義である。この「アバランシェテスト」では本来の降伏の他にスイッチング特性も徹底的にテストされる。この場合、SOA面とも呼ばれる安全動作面の様々な領域がテストの間に点検される。このような測定の目的は、顧客の利用のために「最悪のケース」をシミュレートすることである。様々な要求を満足させるために、電力半導体モジュールはとりわけ次の様な要求を満たさなければならない。
【0008】
(a)電気的な降伏の際には、電荷担体増倍に起因して、外部回路から印加される高い電流が流れる。しかし、電力半導体モジュールを破壊しないために、あまりにも高い電流密度が生じてはならない。つまり、降伏電流はできるだけ半導体ボディ乃至はチップに亘って均一に分布しなくてはならない。しかし、この要求は、本来のセルフィールドがこの降伏電流の最大成分を導く場合にのみ満たされる。つまり、電力半導体モジュールがその周縁部構造においてセルフィールドよりも低い電圧において降伏する場合に、これは大抵の場合半導体ボディ乃至はチップの不可逆的熱損傷をもたらす。よって、周縁部領域とセルフィールドとの間の阻止電圧差は、製造変動がこの降伏を周縁部領域の方向へシフトさせないように非常に大きく設定されなければならない。よって、一般的に周縁部領域の電圧耐性はセルフィールドの電圧耐性よりも高くなければならないと言われている。
【0009】
(b)製造変動の結果、電気的降伏は決して半導体ボディ全体乃至はチップ全体に亘って均一には始まらない。むしろ降伏は「最も弱い」セルによって限定される。セルフィールドにわたる均一化をもたらすためには、このような最も弱いセルにおける電圧が降伏電流の増大につれて高くなる必要がある。なぜなら、これによって、他のセルも降伏に達するからである。これらの他のセルもまた電圧において「変化する(schieben)」。このようにして、「アバランシェ電流」はセルフィールドに亘って均一に分布する。正の微分電流/電圧特性(positiv-differentielles Strom/Spannungsverhalten)を保証するためには、従来の電力半導体モジュールでは大抵の場合半導体材料の加熱で十分である。例えば降伏電流からの移動電荷担体がその背景ドーピングの作用において相殺されるダイナミックなドーピング効果もこのような特性を可能にする。
【0010】
いずれにせよ、電力半導体モジュールは電気的な降伏の場合には正の微分電流/電圧特性を有するべきである。
【0011】
(c)MOSトランジスタでは周知のように各セルにソースゾーン、ボディゾーン及びドレインゾーンの「3層システム」が存在し、この「3層システム」は降伏において発生される正孔に対して寄生パイポーラトランジスタとして作用しうる。このバイポーラトランジスタのベースはこの場合p型ウェルによって形成される。このベースにおいて正孔電流のために電圧が約0.7Vの領域に降下する場合、このバイポーラトランジスタは導通切り換えし、他の制御方法なしにますます電流を流し、最後にはこの電力半導体モジュールは破壊される。この挙動は、結局はバイポーラトランジスタに対する負の温度/抵抗特性曲線によって惹起される。このような効果は構造上の予防措置によって防ぐことができる。非常に効果的な方法は、表面における分流(Querstrom)を回避すること、すなわち、電気的降伏をできるだけ各セルの下の深くにかつ中心部に移すことである。言い換えれば、寄生バイポーラ効果をできるだけ回避することである。
【0012】
本発明の課題は、簡単なやり方で電気的降伏の発生がセルフィールドにおいて許容可能に行われることを保証する垂直方向に構造化された電力半導体モジュールを提供することである。
【0013】
上記課題は冒頭に挙げたタイプの垂直方向に構造化された電力半導体モジュールにおいて本発明によって次のことによって解決される。すなわち、
一方における前記半導体ボディと前記もう1つの伝導型の前記ゾーンとの間のpn接合部と他方における前記第2の主表面との間の前記半導体ボディの層厚は、前記pn接合部と前記第2の主表面との間の方向zにおける固有の電荷密度ρにおいて、次式:
【数1】
が成り立つように選択されており、上式中
q c は、は前記第1の電極および第2の電極の間に印加される電界とマクスウェルの方程式
【数2】
によって結びつけられている、前記半導体ボディにおける臨界降伏電荷であるので、前記第1の電極と前記第2の電極との間に阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値E c に達する前に、前記半導体ボディにおいて発生された空間電荷ゾーンが前記第2の主表面にちょうど接触するようにしたことによって
解決される。
【0014】
pn接合部と第2の主表面との間の半導体ボディの層厚に対する設計仕様規則は以下の考察に基づく。
【0015】
電力半導体モジュールの遮断状態において例えばソースとドレインとの間に印加される電圧が段階的に上昇する場合、空間電荷ゾーンはp型ウェルとドレインゾーンとの間のpn接合部からますますドレインゾーンのn型領域へと広がる。この空間電荷ゾーンが不完全結晶の又は非結晶の通常導通領域(selbstleitende Bereiche)に突き当たると、これらの領域から電子・正孔対が放出され、電位差に従って正孔が空間電荷ゾーンを貫いて第1の主表面乃至は表側に流出し乃至は電子が第2の主表面乃至は半導体ボディの裏側に流出する。この効果は阻止電流を増大させ、本来は「寄生」と見なされる。もちろん、阻止電流が小さい電圧変化によって非常に大きく上昇する場合、すなわち、空間電荷ゾーンが非常に大きな面積の不完全結晶領域に到達する場合、これは降伏として利用できる。まさにこの効果が本発明によって利用される。
【0016】
半導体ボディの層厚、すなわちチップ厚は、半導体ボディのボリュームにおいて臨界電界強度Ecに到達する前に空間電荷ゾーンが金属被覆された第2の主表面にちょうど接触するように選択される。しかし、空間電荷ゾーンが臨界電界強度に達する際に第2の主表面にちょうど接触するか乃至はこの臨界電界強度を僅かに上回る際にこの第2の主表面に接触するだけでも十分である。次いで、第2の主表面上に設けられた第2の電極の金属被覆から正孔が半導体ボディのボリュームの中に放出され、これによって「パンチスルー」に対する条件が与えられる。次いで、これらの正孔に所属の電子がこの第2の主表面の金属被覆から外部回路を介して電圧源に到達する。この電圧源は阻止電圧をソース及びドレインに印加する。
【0017】
このパンチスルー降伏によってなるほど電力半導体モジュールの阻止電圧は低下される。しかし、適当な設計によって多数の利点が得られる。これらの利点によってアバランシェ特性は最適化される:
(a)降伏は、許容可能に、かつ、電力半導体モジュールの第2の主表面乃至は裏側に限定されて、すなわち表面近傍の寄生バイポーラトランジスタから「さらに遠方において」行われる。この降伏において発生される正孔は電位勾配に従うので、これらの正孔は第1の主表面へと垂直に、すなわちチップ表側へと垂直に流れる。第1の主表面の近傍では電界がp型ウェルによって歪み、電界の「漏斗効果(Trichtereffekt)」がコンタクトホールの方向に発生する。これらのコンタクトホールは第1の主表面に設けられている。これによって第1の主表面の領域において表面近傍で水平方向に流れる電流は実際に完全に排除される。従って、通常の電力半導体モジュールにおいて寄生バイポーラ効果に対抗して通常施されなくてはならない予防措置が省かれる。
【0018】
(b)表面位置決めされたフィールドプレートによって空間電荷ゾーンは通常は半導体ボディの周縁部において第1の主表面乃至は表側の方に向かってひっぱり上げられ、さらに、遅くともいわゆる「チャネルストッパ」においてこの主表面上に設けられた表側酸化物の中に入る。しかし、パンチスルー効果の利用によって、この降伏は自動的にセルフィールドの下に固定される。なぜなら、そこで空間電荷ゾーンが比較的深く達しており、この空間電荷ゾーンはこれにより比較的小さい電圧でも半導体ボディの周縁部の下方の領域の前に既に第2の主表面の金属被覆に突き当たるからである。
【0019】
(c)この降伏電圧の大きさは、ジオメトリサイズ「半導体ボディの層厚」乃至は「チップ厚」から優先的に生じ、従来の電力半導体モジュールの場合のように材料に依存する臨界電界強度Ecからは生じない。これは、とりわけいわゆる補償モジュール(Kompensationsbauelement)において利点を与える。この補償モジュールの降伏電圧は通常は半導体ボリュームにおける電荷バランス(Ladungsbilanz)に、すなわち製造変動に放物線状に依存する。パンチスルー効果の利用によってここで降伏が「しっかりと固定される(festklemmen)」。これは、いわゆる補償放物線の傾斜の緩和を、すなわち材料への降伏の依存性の均一化をもたらす。
【0020】
本発明の垂直方向に構造化された電力半導体モジュールの製造は比較的簡単に行われる。
【0021】
第1の主表面上のいわゆる表側プロセッシングの後で、個々のチップ乃至は半導体ボディを有するウェハは、まず最初に、意図される電力半導体モジュールの設計に従って空間電荷ゾーンの裏側までのパンチスルーを可能にするウェハ厚まで薄くされる。このために、今日の従来技術から周知のような薄ウェハ技術(T. Laska, M. Matschitsch, K. Scholtz: "Ultrathin Wafer Technology for a new 600 V IGBT", ISRSD '97, p.361-364を参照)が使用される。
【0022】
なるほどウェハを薄くすることは付加的なコストがかかるが、これは「中和」される:薄くされてないウェハを使用する場合、阻止の場合に電圧降下のために使用される比較的高オーム性の半導体ボリュームの下方には高濃度ドープされた基板が位置決めされなければならない。これは、なるほどと思わせる電気的機能を満たさない。この基板はいわば担体材料をして使用され、この担体材料は導通状態においてせいぜいオン抵抗に寄与し、場合によってフィールドストップゾーンとして使用される。しかし、このようなウェハは非常に高価である。なぜなら、電圧を受け取る層はコスト高なエピタキシープロセスによって担体材料上に塗付されるからである。薄ウェハ技術においてはこのような低オーム性の担体材料はもはや必要なく、あまりコスト高ではない基板ウエハで作動できる。
【0023】
第2の主表面の領域、すなわちそれに亘って空間電荷ゾーンパンチスルーが行われ、それゆえ比較的低濃度にドープされなければならない裏側、いわゆるパンチスルー領域の他に、金属被覆のための良好なコンタクトとして使用される低オーム性の領域が定められる必要がある。従って、パンチスルー領域には交互に端子領域が設けられなければならない。
【0024】
パンチスルー領域に対するドーピング濃度は、半導体ボディのドーピングから、すなわち基板ドーピングから生じるか、又は、全面裏側打ち込みを介して変化される。場合によっては、低濃度フィールドストップ層の組み込みが電力半導体モジュールの阻止電圧を高めるために有利である(DE19731495C2参照)。
【0025】
低オーム性の端子領域の限定のために、第2の主表面が構造化されなければならない。これは例えばフォトレジストマスクを介する打ち込みによって行われる。面積比「端子領域/パンチスルー領域」の相応の調整によって、パンチスルー降伏における正孔注入が、すなわちこの降伏における電流/電圧特性が制御される。従って、第2の主表面に亘る降伏の均一化特性は所期の通りに制御され、電流/電圧特性曲線においてそこから負の微分特性が生じる地点、いわゆる「スナップ・バック(snap-back)」地点が最適化される。
【0026】
今までは、空間電荷ゾーンがパンチスルー降伏において第2の主表面の金属被覆に直に接すると説明していた。これは薄ウェハ技術が使用されなければならないことを意味している。しかし、選択的に、金属被覆の代わりに第2の主表面のp型ドープされた層へと空間電荷ゾーンをパンチスルーさせる方法がある。これにより、このp型層は正孔インジェクタとして作用する。この方法によって、このp型層の構成に相応してより厚い半導体ボディ乃至はウェハに変えることができる。しかし、このやり方の欠点は、導通しているが空乏化されていない状態においてこのp型層がコレクタとして作用し、この結果、この電力トランジスタがIGBTのように挙動してしまうことである。言い換えれば、MOSトランジスタの典型的な特性パラメータが大きく影響をうけるのである。
【0027】
次に本発明を図面に基づいて詳しく説明する。
【0028】
図1は本発明の垂直方向に構造化された電力半導体モジュールの概略図を示し、
図2はこの電力半導体モジュールにおける第2の主表面の領域の拡大図を示し、
図3は本発明の電力半導体モジュールにおける周縁部末端部の下の等電位線の経過を示し、
図4は補償モジュールの概略的な断面図を示し、
図5は補償モジュールの周縁部末端部を示す。
【0029】
既に冒頭で言及したように、本発明は垂直構造を有するnチャネルMOS電力トランジスタに基づいて記述される。しかし、本発明はこれに限定されるものではない。伝導型を正反対にすれば、当然のことながら同じやり方でpチャネルMOSトランジスタを製造することができる。同様に本発明は他のモジュール、例えばIGBTでも使用できる。
【0030】
図1は、第1の主表面2及び第2の主表面3を有するn-型半導体ボディを示す。第1の主表面2、表側の領域にはp型ウェル乃至はボディゾーン4が埋め込まれ、このp型ウェル乃至はボディゾーン4はn+型ソースゾーン5を含む。このソースゾーン5にはソース金属被覆6が設けられており、このソース金属被覆6は実質的に二酸化シリコンから成る絶縁層7の上に延在する。この絶縁層7にはゲート電極8がボディゾーン4の上方の領域に埋め込まれている。
【0031】
第2の主表面3の領域にはn+型端子領域9が設けられており、このn+型端子領域9は例えばアルミニウムから成る裏側金属被覆11への電気的に良好なコンタクトを形成する。この裏側金属被覆11はドレイン電極Dとして半導体ボディ1の第2の主表面3乃至は裏側に塗付されている。場合によっては、さらにn型層10が裏側の領域に設けられる。
【0032】
図2は拡大スケールにおいて図1の電力半導体モジュールの裏側を示す。この図から特に端子領域9及びパンチスルー領域12が見て取れる。これらの領域の面積比はパンチスルー降伏における正孔注入を決定し、これにより降伏における電流/電圧特性の制御が可能になる。
【0033】
半導体ボディ1とボディゾーン4との間のpn接合部と第2の主表面3との間の半導体ボディ1の層厚Wは次のように選択される。すなわち、ソース金属被覆6とドレイン電極Dとの間に阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値Ecに達する前に、半導体ボディ1において発生される空間電荷ゾーンが第2の主表面3に突き当たるように、この半導体ボディ1の層厚Wは選択される。
【0034】
この電界強度の臨界値Ecはマクスウェルの方程式
【0035】
【数3】
【0036】
を介して電荷密度ρに結びつけられており、この結果、臨界降伏電荷qcに対する式:
【0037】
【数4】
【0038】
が作られる。
【0039】
本発明によれば、この層厚は、電界強度がこの臨界値Ecをとる前に空間電荷ゾーンが第2の主表面3に達するように選択されるべきである。言い換えれば、式(2)の積分は例えばせいぜい0.9qcの値に達するべきであり、この結果、本発明の垂直方向に構造化された電力半導体モジュールでは次式:
【0040】
【数5】
【0041】
が満たされている。
【0042】
図3はp+型ゾーン15、ソースフィールドプレート16及びフィールドプレート26に設けられたn+ドープされたチャネルストッパ13を有する電力半導体モジュールの周縁部末端部を示す。半導体ボディ1は上の実施例のようにn-伝導型である。さらに図3から等電位線14の曲線が見て取れる。
【0043】
図3に示されているように、本発明の電力半導体モジュールではセルフィールドの下に降伏が固定される。なぜなら、そこでは空間電荷ゾーン(等電位線14参照)は比較的深く達しており、よって、これが周縁部の下の領域に生じる前に、この空間電荷ゾーンが比較的小さい電圧により既に第2の主表面3上の金属被覆に突き当たるからである。
【0044】
図4は概略的に補償モジュールを示し、この補償モジュールではn+型基板20上にn型エピタキシャル層21が設けられており、このn型エピタキシャル層21にはp型ウェル22、p+型ボディゾーン23及びn+型ソースゾーン25がある。さらに「補償」のためにp型の「柱」24が設けられている。この柱24は例えば打ち込みと結びつけて複数のエピタキシーによって製造される。
【0045】
この電力半導体モジュールではソース金属被覆6の下方のアクティブなボリュームにおいて垂直に延在するp型及びn型領域、いわゆる「柱」が並行に配置されている。これによって導通状態ではソース端子乃至は金属被覆6からドレイン端子乃至はn+型基板20へと中断されない低オーム性の線路が得られる。
【0046】
両方の電荷領域又は「柱」の各々は、水平方向において見ると、降伏単位面積電荷の端数しか含んでおらず、これゆえ水平方向単位面積電荷は臨界電荷qcよりも小さい。阻止の場合には、電圧は電力半導体モジュールにより並行に配置されたp型領域とn型領域とが相互に空乏化されることによって受け取られる。言い換えれば、一方の領域の電荷担体が電気的に正反対に荷電された領域の電荷担体を「補償(kompensieren)」する。これは個々のレベルにおいて小さい電圧の場合には主に水平方向に配向された電界を惹起する。
【0047】
ソースとドレインとの間の電圧が上昇するにつれて、両方の並行に配置された「柱」のうちの少なくとも1つにおいて完全に電荷担体が欠乏するまで、このボリュームの部分がますます水平方向に空乏化される。次いで、水平方向電界Ehは最大値EBhに達する。電圧が更に上昇すると、n+型基板20乃至はより深くにある全面エピタキシャル層又はp型ウェル22の空乏化が始まり、この結果、今や垂直方向電界Evが形成される。
【0048】
垂直方向電界が値EBvに達すると、降伏に達する。この値EBvに対しては次式
【0049】
【数6】
【0050】
が成り立つ。個々のセルの相応の設計仕様により、たとえ低いオン抵抗Ronを意味する柱の高濃度ドーピングにおいても、水平方向電界EBhは比較的小さい値しかとらない。このため、垂直方向電界EBvはEcのオーダにある。これは、このような補償モジュールが低いオン抵抗Ronにもかかわらず高い電圧を阻止できることを意味する。
【0051】
また、補償モジュールは、これらの柱におけるドーピング比の適切な構成によって、阻止電圧とオン抵抗との間に実際に線形依存性が存在するように構成される。
【0052】
補償モジュールへの本発明の適用はこれに対して特別な利点を開示する:
パンチスルー降伏がセルフィールドで起こり周縁部では起こらないので、周縁部がセルフィールドよりも電圧を阻止しなくてはならないという要求が除去される。これによって、セルフィールドの構造は周縁部まで変わらずに続く。すなわち、個々のエピタキシャル層の打ち込み開口部は、従来の通常の補償モジュールの場合のようにセルフィールドと周縁部との間でもはや区別される必要がない。
【0053】
よって、本発明の有利な適用領域は、例えばn型半導体ボディ1に柱状の垂直に延在しかつp型ドープされた(「柱」24に相応する)補償領域27が埋め込まれている補償モジュールである。フィールドプレート28及びチャネルストッパフィールドプレート26を有するこのための周縁部構造は図5に示されている。
【0054】
本発明において降伏の際に第2の主表面乃至は裏側の領域でもっぱら正孔が半導体ボリュームに注入される状況も有利である。しかし、これらは、従来の電界降伏の際に正孔の他に半導体ボディで発生される電子よりもはるかに弱い増倍能力を示す。
【図面の簡単な説明】
【図1】 図1は本発明の垂直方向に構造化された電力半導体モジュールの概略図を示す。
【図2】 図2はこの電力半導体モジュールにおける第2の主表面の領域の拡大図を示す。
【図3】 図3は本発明の電力半導体モジュールにおける周縁部末端部の下の等電位線の経過を示す。
【図4】 図4は補償モジュールの概略的な断面図を示す。
【図5】 図5は補償モジュールの周縁部末端部を示す。
【符号の説明】
1 半導体ボディ
2 第1の主表面
3 第2の主表面
4 p型ボディゾーン
5 ソースゾーン
6 ソース金属被覆
7 絶縁層
8 ゲート電極
9 端子領域
10 n型層
11 ドレイン金属被覆
12 パンチスルー領域
13 チャネルストッパ
14 等電位線
15 p+型ゾーン
16 ソースフィールドプレート
20 n+型基板
21 n型エピタキシャル層
22 p型ウェル
23 p+型ボディゾーン
24 p型柱
25 n+型ソースゾーン
26 フィールドプレート
27 補償領域
28 フィールドプレート
D ドレイン電極
Claims (9)
- 垂直方向に構造化された電力半導体モジュールであって、
第1の主表面(2)及び該第1の主表面(2)に向かい合った第2の主表面(3)を有する1つの伝導型の半導体ボディ(1)を有し、
前記第1の主表面(2)に埋め込まれた、前記1つの伝導型とは正反対のもう1つの伝導型のボディゾーン(4)を有し、
該ボディゾーン(4)に設けられた前記1つの伝導型のゾーン(5)を有し、
前記1つの伝導型のゾーン(5)及び前記ボディゾーン(4)を接続する第1の電極(6)を有し、
前記第2の主表面(3)上に設けられた第2の電極(11)を有し、
前記ボディゾーン(4)の上方に設けられかつこのボディゾーン(4)から絶縁層(7)によって分離されたゲート電極(8)を有する、垂直方向に構造化された電力半導体モジュールにおいて、
一方における前記半導体ボディ(1)と前記もう1つの伝導型の前記ゾーン(4)との間のpn接合部と他方における前記第2の主表面(3)との間の前記半導体ボディ(1)の層厚は、前記pn接合部と前記第2の主表面(3)との間の方向zにおける固有の電荷密度ρにおいて、次式:
q c は、は前記第1の電極および第2の電極(6,11)の間に印加される電界(E z )とマクスウェルの方程式
ことを特徴とする、垂直方向に構造化された電力半導体モジュール。 - 前記半導体ボディ(1)は前記第2の主表面(3)において高濃度ドープされた前記1つの伝導型の端子領域(9)を備えて成ることを特徴とする、請求項1記載の垂直方向に構造化された電力半導体モジュール。
- 前記1つの伝導型である半導体ボディ(1)の前記第2の主表面(3)の領域に前記1つの伝導型の層(10)を備えて成ることを特徴とする、請求項2記載の垂直方向に構造化された電力半導体モジュール。
- 端子領域(9)とこの端子領域(9)の間に設けられたパンチスルー領域(12)との間の面積比を介して降伏における電流/電圧特性が制御可能であることを特徴とする、請求項2又は3記載の垂直方向に構造化された電力半導体モジュール。
- チャネルストッパ(13,26)を備えた周縁部端子が設けられていることを特徴とする、請求項1〜4のうちの1項記載の垂直方向に構造化された電力半導体モジュール。
- 前記絶縁層(7)に設けられているソースフィールドプレート(16)を備えて成ることを特徴とする、請求項5記載の垂直方向に構造化された電力半導体モジュール。
- 前記半導体ボディ(21)におけるボディゾーン(23)の下の半導体ボディ(21)において前記もう1つの伝導型の補償柱(24)が設けられていることを特徴とする、請求項1〜6のうちの1項記載の垂直方向に構造化された電力半導体モジュール。
- 前記もう1つの伝導型の前記複数の補償柱(24)は前記第1の主表面と第2の主表面(2、3)との間に水平方向に同じ大きさの開口部によって打ち込まれていることを特徴とする、請求項7記載の垂直方向に構造化された電力半導体モジュール。
- 前記半導体ボディ(1)はその周縁部において、前記1つの伝導型の半導体ボディ(1)に垂直方向に延在している前記もう1つの伝導型のドーピングされた補償柱(27)を複数個備えていることを特徴とする、請求項1〜8のうちの1項記載の垂直方向に構造化された電力半導体モジュール。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/DE1999/002604 WO2001015235A1 (de) | 1999-08-19 | 1999-08-19 | Vertikal aufgebautes leistungshalbleiterbauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003508900A JP2003508900A (ja) | 2003-03-04 |
JP4181322B2 true JP4181322B2 (ja) | 2008-11-12 |
Family
ID=6918846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001519498A Expired - Fee Related JP4181322B2 (ja) | 1999-08-19 | 1999-08-19 | 垂直方向に構造化された電力半導体モジュール |
Country Status (6)
Country | Link |
---|---|
US (1) | US6831327B2 (ja) |
EP (1) | EP1127379B1 (ja) |
JP (1) | JP4181322B2 (ja) |
KR (1) | KR20010107919A (ja) |
DE (1) | DE59915172D1 (ja) |
WO (1) | WO2001015235A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10361136B4 (de) * | 2003-12-23 | 2005-10-27 | Infineon Technologies Ag | Halbleiterdiode und IGBT |
FI20055057A (fi) * | 2004-05-11 | 2005-11-12 | Artto Aurola | Puolijohdelaite |
KR100684199B1 (ko) * | 2005-11-15 | 2007-02-20 | 삼성전자주식회사 | 전력 반도체 장치 및 그 제조 방법 |
DE102011076662A1 (de) | 2011-05-30 | 2012-12-06 | Robert Bosch Gmbh | Halbleiterbauelement und entsprechendes Herstellungsverfahren |
CN104299900A (zh) * | 2013-07-15 | 2015-01-21 | 无锡华润上华半导体有限公司 | 制造场截止型绝缘栅双极晶体管的方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
US4636830A (en) * | 1984-06-04 | 1987-01-13 | General Motors Corporation | Insulated gate-controlled thyristor having shorted anode |
EP0222326A2 (en) * | 1985-11-12 | 1987-05-20 | General Electric Company | Method of fabricating an improved insulated gate semiconductor device |
US4901127A (en) * | 1988-10-07 | 1990-02-13 | General Electric Company | Circuit including a combined insulated gate bipolar transistor/MOSFET |
JPH04234173A (ja) * | 1990-12-28 | 1992-08-21 | Nec Corp | 縦型電界効果トランジスタの保護ダイオード |
JP2862027B2 (ja) * | 1991-03-12 | 1999-02-24 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
GB9215653D0 (en) * | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
CN1035294C (zh) * | 1993-10-29 | 1997-06-25 | 电子科技大学 | 具有异形掺杂岛的半导体器件耐压层 |
JP2701758B2 (ja) * | 1994-10-14 | 1998-01-21 | 日本電気株式会社 | 半導体装置 |
US6204717B1 (en) * | 1995-05-22 | 2001-03-20 | Hitachi, Ltd. | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus |
KR970054363A (ko) * | 1995-12-30 | 1997-07-31 | 김광호 | 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법 |
DE19725091B4 (de) * | 1997-06-13 | 2004-09-02 | Robert Bosch Gmbh | Laterales Transistorbauelement und Verfahren zu seiner Herstellung |
DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
US6011280A (en) * | 1998-06-26 | 2000-01-04 | Delco Electronics Corporation | IGBT power device with improved resistance to reverse power pulses |
-
1999
- 1999-08-19 EP EP99953538A patent/EP1127379B1/de not_active Expired - Lifetime
- 1999-08-19 KR KR1020017004909A patent/KR20010107919A/ko not_active Application Discontinuation
- 1999-08-19 JP JP2001519498A patent/JP4181322B2/ja not_active Expired - Fee Related
- 1999-08-19 DE DE59915172T patent/DE59915172D1/de not_active Expired - Lifetime
- 1999-08-19 WO PCT/DE1999/002604 patent/WO2001015235A1/de not_active Application Discontinuation
-
2001
- 2001-04-19 US US09/838,743 patent/US6831327B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE59915172D1 (de) | 2010-07-15 |
EP1127379A1 (de) | 2001-08-29 |
US6831327B2 (en) | 2004-12-14 |
US20020063280A1 (en) | 2002-05-30 |
EP1127379B1 (de) | 2010-06-02 |
KR20010107919A (ko) | 2001-12-07 |
JP2003508900A (ja) | 2003-03-04 |
WO2001015235A1 (de) | 2001-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10211057B2 (en) | Transistor component with reduced short-circuit current | |
US7750397B2 (en) | Semiconductor component including compensation zones and discharge structures for the compensation zones | |
JP6356322B2 (ja) | トレンチゲート型絶縁ゲートバイポーラトランジスタ | |
JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
US5191395A (en) | Mos type semiconductor device with means to prevent parasitic bipolar transistor | |
US20090057713A1 (en) | Semiconductor device with a semiconductor body | |
US10593789B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
US8174069B2 (en) | Power semiconductor device and a method of forming a power semiconductor device | |
GB2303965A (en) | Reverse blocking IGBT | |
US8513764B2 (en) | Schottky diode | |
US5612564A (en) | Semiconductor device with limiter diode | |
US11594622B2 (en) | Semiconductor device and method of controlling same | |
KR100397882B1 (ko) | 전계효과-제어가능반도체소자 | |
CN117096190A (zh) | 具有高dv/dt能力的功率开关装置及制造这种装置的方法 | |
CN108155225B (zh) | 恒流器件及其制造方法 | |
JP4840551B2 (ja) | Mosトランジスタ | |
CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
US6914270B2 (en) | IGBT with PN insulation and production method | |
US20220149196A1 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
JP4181322B2 (ja) | 垂直方向に構造化された電力半導体モジュール | |
CN112219277A (zh) | 具有温度传感器的功率半导体器件 | |
JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
KR101928253B1 (ko) | 전력 반도체 소자의 제조 방법 | |
US9935188B2 (en) | Insulated gate turn-off device with turn-off Schottky-Barrier MOSFET | |
CN112802897A (zh) | 4h-sic mosfet器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080806 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080829 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |