JP2003508900A - 垂直方向に構造化された電力半導体モジュール - Google Patents

垂直方向に構造化された電力半導体モジュール

Info

Publication number
JP2003508900A
JP2003508900A JP2001519498A JP2001519498A JP2003508900A JP 2003508900 A JP2003508900 A JP 2003508900A JP 2001519498 A JP2001519498 A JP 2001519498A JP 2001519498 A JP2001519498 A JP 2001519498A JP 2003508900 A JP2003508900 A JP 2003508900A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
zone
vertically structured
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001519498A
Other languages
English (en)
Other versions
JP4181322B2 (ja
Inventor
ヴェーバー ハンス
ヴィルメロート アーミン
デボイ ゲラルト
シュテングル イェンス−ペーア
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2003508900A publication Critical patent/JP2003508900A/ja
Application granted granted Critical
Publication of JP4181322B2 publication Critical patent/JP4181322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Abstract

(57)【要約】 本発明は垂直方向に構造化された電力半導体モジュールに関し、この半導体モジュールにおいて、ソース電極とドレイン電極（６、１１）との間に阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値に達する前に、半導体ボディ（１）において発生される空間電荷ゾーンが裏側（３）に突き当たるように、ボディゾーン（４）と裏側金属被覆（１１）との間のｐｎ接合部の下の層厚（Ｗ）は選択される。

Description

【発明の詳細な説明】
【０００１】 本発明は、垂直方向に構造化された電力半導体モジュールに関し、この電力半
導体モジュールは、 第１の主表面及びこの第１の主表面に向かい合った第２の主表面を有する１つ
の伝導型の半導体ボディを有し、 第１の主表面に埋め込まれた、１つの伝導型とは正反対のもう１つの伝導型の
ボディゾーンを有し、 ボディゾーンに設けられた１つの伝導型のゾーンを有し、 １つの伝導型のゾーン及びボディゾーンを接続する第１の電極を有し、 第２の主表面の上に設けられた第２の電極を有し、 ボディゾーンの上方に設けられかつこのボディゾーンから絶縁層によって分離
されたゲート電極を有する。
【０００２】 半導体電力モジュールでは、最小の面積でできるだけ大きな電流を流すことが
要求される。従って、チャネル幅比/チャネル長比乃至はチャネル面積比を最適
化するために電力半導体モジュールは並列に接続された多数のセルから構成され
、電流路はそれぞれ垂直方向に、すなわち半導体ボディの１つの主表面からもう
１つの主表面へと経過する。これにより、それぞれの本来のセルの下にある半導
体材料全体が、すなわちこのもう１つの主表面上にある裏側端子までの半導体材
料全体がアクティブなボリュームとして作用する。
【０００３】 以下においては次のことから出発する。すなわち、電力半導体モジュールがｎ
チャネル電力ＭＯＳ電界効果トランジスタであり、このｎチャネル電力ＭＯＳ電
界効果トランジスタではソース及びゲート端子が半導体ボディの１つの主表面、
チップ表面にあり、ドレイン端子が半導体ボディのもう１つの主表面、チップ背
面にある。
【０００４】 しかし、以下の考察は容易に例えばＩＧＢＴ（絶縁ゲートバイポーラトランジ
スタ）のような他の電力半導体モジュール等々にも適用できる。
【０００５】 電力半導体モジュールでは、互いに近くにあるｐ型領域及びｎ型領域が相互に
可動電荷担体によって空乏化されることによってこの電力半導体モジュールに印
加される電圧が受け取られ、この結果、空間電荷ゾーンが生じる。ｎチャネル電
力ＭＯＳ電界効果トランジスタにおいては、こうしてｐ型ウェルに生じる位置固
定的な電荷はその「鏡像電荷（Spiegelladungen）」をまず第１に大抵の場合エ
ピタキシーによって製造される垂直方向に隣接するｎ型層に見出す。電界の最大
値は常にｐ型ウェルと半導体ボディとの間のｐｎ接合部において生じる。この電
界が材料固有の臨界電界強度Ｅｃを上回る時に、電気的降伏に達する。この場合
、すなわち増倍効果が自由電荷担体対の発生をもたらし、この結果、阻止電流が
突然大幅に上昇する。電荷は周知のように各電界の源であるので、この臨界電界
強度Ｅｃには第１のマクスウェルの方程式に従って等価の降伏単位面積電荷（Du
rchbruchsflaechenladung）Ｑｃが割り当てられる。シリコンに対しては例えば
Ｅｃ＝２.０．．．３.０ｘ１０５Ｖ/ｃｍ及びＱｃ＝１.３−１.９ｘ１０２電荷
担体ｃｍ- ２が成り立つ。Ｑｃの正確な値はこの場合ドーピングの濃度（Hoehe）
に依存する。
【０００６】 セルフィールドの半導体ボディの比較的深部のボリュームで行われる電力半導
体モジュールにおける電圧降下はその周縁部へと限定されなければならず、経過
は水平方向にのびようとする。これを達成するために、通常はコスト高な表面位
置決めされた等電位構造が使用される。
【０００７】 電力半導体モジュールの降伏特性は静的測定において判定される。しかし、「
アバランシェアテスト」の方がはるかに有意義である。この「アバランシェテス
ト」では本来の降伏の他にスイッチング特性も徹底的にテストされる。この場合
、ＳＯＡ面とも呼ばれる安全動作面の様々な領域がテストの間に点検される。こ
のような測定の目的は、顧客の利用のために「最悪のケース」をシミュレートす
ることである。様々な要求を満足させるために、電力半導体モジュールはとりわ
け次の様な要求を満たさなければならない。
【０００８】 （ａ）電気的な降伏の際には、電荷担体増倍に起因して、外部回路から印加され
る高い電流が流れる。しかし、電力半導体モジュールを破壊しないために、あま
りにも高い電流密度が生じてはならない。つまり、降伏電流はできるだけ半導体
ボディ乃至はチップに亘って均一に分布しなくてはならない。しかし、この要求
は、本来のセルフィールドがこの降伏電流の最大成分を導く場合にのみ満たされ
る。つまり、電力半導体モジュールがその周縁部構造においてセルフィールドよ
りも低い電圧において降伏する場合に、これは大抵の場合半導体ボディ乃至はチ
ップの不可逆的熱損傷をもたらす。よって、周縁部領域とセルフィールドとの間
の阻止電圧差は、製造変動がこの降伏を周縁部領域の方向へシフトさせないよう
に非常に大きく設定されなければならない。よって、一般的に周縁部領域の電圧
耐性はセルフィールドの電圧耐性よりも高くなければならないと言われている。
【０００９】 （ｂ）製造変動の結果、電気的降伏は決して半導体ボディ全体乃至はチップ全体
に亘って均一には始まらない。むしろ降伏は「最も弱い」セルによって限定され
る。セルフィールドにわたる均一化をもたらすためには、このような最も弱いセ
ルにおける電圧が降伏電流の増大につれて高くなる必要がある。なぜなら、これ
によって、他のセルも降伏に達するからである。これらの他のセルもまた電圧に
おいて「変化する（schieben）」。このようにして、「アバランシェ電流」はセ
ルフィールドに亘って均一に分布する。正の微分電流/電圧特性（positiv-diffe
rentielles Strom/Spannungsverhalten）を保証するためには、従来の電力半導
体モジュールでは大抵の場合半導体材料の加熱で十分である。例えば降伏電流か
らの移動電荷担体がその背景ドーピングの作用において相殺されるダイナミック
なドーピング効果もこのような特性を可能にする。
【００１０】 いずれにせよ、電力半導体モジュールは電気的な降伏の場合には正の微分電流
/電圧特性を有するべきである。
【００１１】 （ｃ）ＭＯＳトランジスタでは周知のように各セルにソースゾーン、ボディゾー
ン及びドレインゾーンの「３層システム」が存在し、この「３層システム」は降
伏において発生される正孔に対して寄生パイポーラトランジスタとして作用しう
る。このバイポーラトランジスタのベースはこの場合ｐ型ウェルによって形成さ
れる。このベースにおいて正孔電流のために電圧が約０.７Ｖの領域に降下する
場合、このバイポーラトランジスタは導通切り換えし、他の制御方法なしにます
ます電流を流し、最後にはこの電力半導体モジュールは破壊される。この挙動は
、結局はバイポーラトランジスタに対する負の温度/抵抗特性曲線によって惹起
される。このような効果は構造上の予防措置によって防ぐことができる。非常に
効果的な方法は、表面における分流（Querstrom）を回避すること、すなわち、
電気的降伏をできるだけ各セルの下の深くにかつ中心部に移すことである。言い
換えれば、寄生バイポーラ効果をできるだけ回避することである。
【００１２】 本発明の課題は、簡単なやり方で電気的降伏の発生がセルフィールドにおいて
許容可能に行われることを保証する垂直方向に構造化された電力半導体モジュー
ルを提供することである。
【００１３】 上記課題は冒頭に挙げたタイプの垂直方向に構造化された電力半導体モジュー
ルにおいて本発明によって次のことによって解決される。すなわち、 第１の電極と第２の電極との間に最大許容阻止電圧又はこの最大許容阻止電圧
より僅かに高い阻止電圧を印加すると、この印加された阻止電圧によって発生さ
れる電界強度が臨界値Ｅｃに達する前に、半導体ボディにおいて発生される空間
電荷ゾーンが第２の主表面に突き当たるか又はこの第２の主表面に丁度接触する
ように、半導体ボディともう１つの伝導型のゾーンとの間のｐｎ接合部と第２の
主表面との間の半導体ボディの層厚が選択されることによって解決される。
【００１４】 ｐｎ接合部と第２の主表面との間の半導体ボディの層厚に対する設計仕様規則
は以下の考察に基づく。
【００１５】 電力半導体モジュールの遮断状態において例えばソースとドレインとの間に印
加される電圧が段階的に上昇する場合、空間電荷ゾーンはｐ型ウェルとドレイン
ゾーンとの間のｐｎ接合部からますますドレインゾーンのｎ型領域へと広がる。
この空間電荷ゾーンが不完全結晶の又は非結晶の通常導通領域（selbstleitende
Bereiche）に突き当たると、これらの領域から電子・正孔対が放出され、電位
差に従って正孔が空間電荷ゾーンを貫いて第１の主表面乃至は表側に流出し乃至
は電子が第２の主表面乃至は半導体ボディの裏側に流出する。この効果は阻止電
流を増大させ、本来は「寄生」と見なされる。もちろん、阻止電流が小さい電圧
変化によって非常に大きく上昇する場合、すなわち、空間電荷ゾーンが非常に大
きな面積の不完全結晶領域に到達する場合、これは降伏として利用できる。まさ
にこの効果が本発明によって利用される。
【００１６】 半導体ボディの層厚、すなわちチップ厚は、半導体ボディのボリュームにおい
て臨界電界強度Ｅｃに到達する前に空間電荷ゾーンが金属被覆された第２の主表
面に突き当たるように選択される。しかし、空間電荷ゾーンが臨界電界強度に達
する際に第２の主表面にちょうど接触するか乃至はこの臨界電界強度を僅かに上
回る際にこの第２の主表面に突き当たるだけでも十分である。次いで、第２の主
表面上に設けられた第２の電極の金属被覆から正孔が半導体ボディのボリューム
の中に放出され、これによって「パンチスルー」に対する条件が与えられる。次
いで、これらの正孔に所属の電子がこの第２の主表面の金属被覆から外部回路を
介して電圧源に到達する。この電圧源は阻止電圧をソース及びドレインに印加す
る。
【００１７】 このパンチスルー降伏によってなるほど電力半導体モジュールの阻止電圧は低
下される。しかし、適当な設計によって多数の利点が得られる。これらの利点に
よってアバランシェ特性は最適化される： （ａ）降伏は、許容可能に、かつ、電力半導体モジュールの第２の主表面乃至は
裏側に限定されて、すなわち表面近傍の寄生バイポーラトランジスタから「さら
に遠方において」行われる。この降伏において発生される正孔は電位勾配に従う
ので、これらの正孔は第１の主表面へと垂直に、すなわちチップ表側へと垂直に
流れる。第１の主表面の近傍では電界がｐ型ウェルによって歪み、電界の「漏斗
効果（Trichtereffekt）」がコンタクトホールの方向に発生する。これらのコン
タクトホールは第１の主表面に設けられている。これによって第１の主表面の領
域において表面近傍で水平方向に流れる電流は実際に完全に排除される。従って
、通常の電力半導体モジュールにおいて寄生バイポーラ効果に対抗して通常施さ
れなくてはならない予防措置が省かれる。
【００１８】 （ｂ）表面位置決めされたフィールドプレートによって空間電荷ゾーンは通常は
半導体ボディの周縁部において第１の主表面乃至は表側の方に向かってひっぱり
上げられ、さらに、遅くともいわゆる「チャネルストッパ」においてこの主表面
上に設けられた表側酸化物の中に入る。しかし、パンチスルー効果の利用によっ
て、この降伏は自動的にセルフィールドの下に固定される。なぜなら、そこで空
間電荷ゾーンが比較的深く達しており、この空間電荷ゾーンはこれにより比較的
小さい電圧でも半導体ボディの周縁部の下方の領域の前に既に第２の主表面の金
属被覆に突き当たるからである。
【００１９】 （ｃ）この降伏電圧の大きさは、ジオメトリサイズ「半導体ボディの層厚」乃至
は「チップ厚」から優先的に生じ、従来の電力半導体モジュールの場合のように
材料に依存する臨界電界強度Ｅｃからは生じない。これは、とりわけいわゆる補
償モジュール（Kompensationsbauelement）において利点を与える。この補償モ
ジュールの降伏電圧は通常は半導体ボリュームにおける電荷バランス（Ladungsb
ilanz）に、すなわち製造変動に放物線状に依存する。パンチスルー効果の利用
によってここで降伏が「しっかりと固定される（festklemmen）」。これは、い
わゆる補償放物線の傾斜の緩和を、すなわち材料への降伏の依存性の均一化をも
たらす。
【００２０】 本発明の垂直方向に構造化された電力半導体モジュールの製造は比較的簡単に
行われる。
【００２１】 第１の主表面上のいわゆる表側プロセッシングの後で、個々のチップ乃至は半
導体ボディを有するウェハは、まず最初に、意図される電力半導体モジュールの
設計に従って空間電荷ゾーンの裏側までのパンチスルーを可能にするウェハ厚ま
で薄くされる。このために、今日の従来技術から周知のような薄ウェハ技術（T.
Laska, M. Matschitsch, K. Scholtz: "Ultrathin Wafer Technology for a ne
w 600 V IGBT", ISRSD '97, p.361-364を参照）が使用される。
【００２２】 なるほどウェハを薄くすることは付加的なコストがかかるが、これは「中和」
される：薄くされてないウェハを使用する場合、阻止の場合に電圧降下のために
使用される比較的高オーム性の半導体ボリュームの下方には高濃度ドープされた
基板が位置決めされなければならない。これは、なるほどと思わせる電気的機能
を満たさない。この基板はいわば担体材料をして使用され、この担体材料は導通
状態においてせいぜいオン抵抗に寄与し、場合によってフィールドストップゾー
ンとして使用される。しかし、このようなウェハは非常に高価である。なぜなら
、電圧を受け取る層はコスト高なエピタキシープロセスによって担体材料上に塗
付されるからである。薄ウェハ技術においてはこのような低オーム性の担体材料
はもはや必要なく、あまりコスト高ではない基板ウエハで作動できる。
【００２３】 第２の主表面の領域、すなわちそれに亘って空間電荷ゾーンパンチスルーが行
われ、それゆえ比較的低濃度にドープされなければならない裏側、いわゆるパン
チスルー領域の他に、金属被覆のための良好なコンタクトとして使用される低オ
ーム性の領域が定められる必要がある。従って、パンチスルー領域には交互に端
子領域が設けられなければならない。
【００２４】 パンチスルー領域に対するドーピング濃度は、半導体ボディのドーピングから
、すなわち基板ドーピングから生じるか、又は、全面裏側打ち込みを介して変化
される。場合によっては、低濃度フィールドストップ層の組み込みが電力半導体
モジュールの阻止電圧を高めるために有利である（ＤＥ１９７３１４９５Ｃ２参
照）。
【００２５】 低オーム性の端子領域の限定のために、第２の主表面が構造化されなければな
らない。これは例えばフォトレジストマスクを介する打ち込みによって行われる
。面積比「端子領域/パンチスルー領域」の相応の調整によって、パンチスルー
降伏における正孔注入が、すなわちこの降伏における電流/電圧特性が制御され
る。従って、第２の主表面に亘る降伏の均一化特性は所期の通りに制御され、電
流/電圧特性曲線においてそこから負の微分特性が生じる地点、いわゆる「スナ
ップ・バック（snap-back）」地点が最適化される。
【００２６】 今までは、空間電荷ゾーンがパンチスルー降伏において第２の主表面の金属被
覆に直に接すると説明していた。これは薄ウェハ技術が使用されなければならな
いことを意味している。しかし、選択的に、金属被覆の代わりに第２の主表面の
ｐ型ドープされた層へと空間電荷ゾーンをパンチスルーさせる方法がある。これ
により、このｐ型層は正孔インジェクタとして作用する。この方法によって、こ
のｐ型層の構成に相応してより厚い半導体ボディ乃至はウェハに変えることがで
きる。しかし、このやり方の欠点は、導通しているが空乏化されていない状態に
おいてこのｐ型層がコレクタとして作用し、この結果、この電力トランジスタが
ＩＧＢＴのように挙動してしまうことである。言い換えれば、ＭＯＳトランジス
タの典型的な特性パラメータが大きく影響をうけるのである。
【００２７】 次に本発明を図面に基づいて詳しく説明する。
【００２８】 図１は本発明の垂直方向に構造化された電力半導体モジュールの概略図を示し
、 図２はこの電力半導体モジュールにおける第２の主表面の領域の拡大図を示し
、 図３は本発明の電力半導体モジュールにおける周縁部末端部の下の等電位線の
経過を示し、 図４は補償モジュールの概略的な断面図を示し、 図５は補償モジュールの周縁部末端部を示す。
【００２９】 既に冒頭で言及したように、本発明は垂直構造を有するｎチャネルＭＯＳ電力
トランジスタに基づいて記述される。しかし、本発明はこれに限定されるもので
はない。伝導型を正反対にすれば、当然のことながら同じやり方でｐチャネルＭ
ＯＳトランジスタを製造することができる。同様に本発明は他のモジュール、例
えばＩＧＢＴでも使用できる。
【００３０】 図１は、第１の主表面２及び第２の主表面３を有するｎ-型半導体ボディを示
す。第１の主表面２、表側の領域にはｐ型ウェル乃至はボディゾーン４が埋め込
まれ、このｐ型ウェル乃至はボディゾーン４はｎ＋型ソースゾーン５を含む。こ
のソースゾーン５にはソース金属被覆６が設けられており、このソース金属被覆
６は実質的に二酸化シリコンから成る絶縁層７の上に延在する。この絶縁層７に
はゲート電極８がボディゾーン４の上方の領域に埋め込まれている。
【００３１】 第２の主表面３の領域にはｎ＋型端子領域９が設けられており、このｎ＋型端
子領域９は例えばアルミニウムから成る裏側金属被覆１１への電気的に良好なコ
ンタクトを形成する。この裏側金属被覆１１はドレイン電極Ｄとして半導体ボデ
ィ１の第２の主表面３乃至は裏側に塗付されている。場合によっては、さらにｎ
型層１０が裏側の領域に設けられる。
【００３２】 図２は拡大スケールにおいて図１の電力半導体モジュールの裏側を示す。この
図から特に端子領域９及びパンチスルー領域１２が見て取れる。これらの領域の
面積比はパンチスルー降伏における正孔注入を決定し、これにより降伏における
電流/電圧特性の制御が可能になる。
【００３３】 半導体ボディ１とボディゾーン４との間のｐｎ接合部と第２の主表面３との間
の半導体ボディ１の層厚Ｗは次のように選択される。すなわち、ソース金属被覆
６とドレイン電極Ｄとの間に阻止電圧を印加すると、この印加された阻止電圧に
よって発生される電界強度が臨界値Ｅｃに達する前に、半導体ボディ１において
発生される空間電荷ゾーンが第２の主表面３に突き当たるように、この半導体ボ
ディ１の層厚Ｗは選択される。
【００３４】 この電界強度の臨界値Ｅｃはマクスウェルの方程式
【００３５】
【数３】
【００３６】 を介して電荷密度ρに結びつけられており、この結果、臨界降伏電荷ｑｃに対す
る式：
【００３７】
【数４】
【００３８】 が作られる。
【００３９】 本発明によれば、この層厚は、電界強度がこの臨界値Ｅｃをとる前に空間電荷
ゾーンが第２の主表面３に達するように選択されるべきである。言い換えれば、
式（２）の積分は例えばせいぜい０.９ｑｃの値に達するべきであり、この結果
、本発明の垂直方向に構造化された電力半導体モジュールでは次式：
【００４０】
【数５】
【００４１】 が満たされている。
【００４２】 図３はｐ＋型ゾーン１５、ソースフィールドプレート１６及びフィールドプレ
ート２６に設けられたｎ＋ドープされたチャネルストッパ１３を有する電力半導
体モジュールの周縁部末端部を示す。半導体ボディ１は上の実施例のようにｎ-
伝導型である。さらに図３から等電位線１４の曲線が見て取れる。
【００４３】 図３に示されているように、本発明の電力半導体モジュールではセルフィール
ドの下に降伏が固定される。なぜなら、そこでは空間電荷ゾーン（等電位線１４
参照）は比較的深く達しており、よって、これが周縁部の下の領域に生じる前に
、この空間電荷ゾーンが比較的小さい電圧により既に第２の主表面３上の金属被
覆に突き当たるからである。
【００４４】 図４は概略的に補償モジュールを示し、この補償モジュールではｎ＋型基板２
０上にｎ型エピタキシャル層２１が設けられており、このｎ型エピタキシャル層
２１にはｐ型ウェル２２、ｐ＋型ボディゾーン２３及びｎ＋型ソースゾーン２５
がある。さらに「補償」のためにｐ型の「柱」２４が設けられている。この柱２
４は例えば打ち込みと結びつけて複数のエピタキシーによって製造される。
【００４５】 この電力半導体モジュールではソース金属被覆６の下方のアクティブなボリュ
ームにおいて垂直に延在するｐ型及びｎ型領域、いわゆる「柱」が並行に配置さ
れている。これによって導通状態ではソース端子乃至は金属被覆６からドレイン
端子乃至はｎ＋型基板２０へと中断されない低オーム性の線路が得られる。
【００４６】 両方の電荷領域又は「柱」の各々は、水平方向において見ると、降伏単位面積
電荷の端数しか含んでおらず、これゆえ水平方向単位面積電荷は臨界電荷ｑｃよ
りも小さい。阻止の場合には、電圧は電力半導体モジュールにより並行に配置さ
れたｐ型領域とｎ型領域とが相互に空乏化されることによって受け取られる。言
い換えれば、一方の領域の電荷担体が電気的に正反対に荷電された領域の電荷担
体を「補償（kompensieren）」する。これは個々のレベルにおいて小さい電圧の
場合には主に水平方向に配向された電界を惹起する。
【００４７】 ソースとドレインとの間の電圧が上昇するにつれて、両方の並行に配置された
「柱」のうちの少なくとも１つにおいて完全に電荷担体が欠乏するまで、このボ
リュームの部分がますます水平方向に空乏化される。次いで、水平方向電界Ｅｈ は最大値ＥＢｈに達する。電圧が更に上昇すると、ｎ＋型基板２０乃至はより深
くにある全面エピタキシャル層又はｐ型ウェル２２の空乏化が始まり、この結果
、今や垂直方向電界Ｅｖが形成される。
【００４８】 垂直方向電界が値ＥＢｖに達すると、降伏に達する。この値ＥＢｖに対しては
次式
【００４９】
【数６】
【００５０】 が成り立つ。個々のセルの相応の設計仕様により、たとえ低いオン抵抗Ｒｏｎを
意味する柱の高濃度ドーピングにおいても、水平方向電界ＥＢｈは比較的小さい
値しかとらない。このため、垂直方向電界ＥＢｖはＥｃのオーダにある。これは
、このような補償モジュールが低いオン抵抗Ｒｏｎにもかかわらず高い電圧を阻
止できることを意味する。
【００５１】 また、補償モジュールは、これらの柱におけるドーピング比の適切な構成によ
って、阻止電圧とオン抵抗との間に実際に線形依存性が存在するように構成され
る。
【００５２】 補償モジュールへの本発明の適用はこれに対して特別な利点を開示する： パンチスルー降伏がセルフィールドで起こり周縁部では起こらないので、周縁
部がセルフィールドよりも電圧を阻止しなくてはならないという要求が除去され
る。これによって、セルフィールドの構造は周縁部まで変わらずに続く。すなわ
ち、個々のエピタキシャル層の打ち込み開口部は、従来の通常の補償モジュール
の場合のようにセルフィールドと周縁部との間でもはや区別される必要がない。
【００５３】 よって、本発明の有利な適用領域は、例えばｎ型半導体ボディ１に柱状の垂直
に延在しかつｐ型ドープされた（「柱」２４に相応する）補償領域２７が埋め込
まれている補償モジュールである。フィールドプレート２８及びチャネルストッ
パフィールドプレート２６を有するこのための周縁部構造は図５に示されている
。
【００５４】 本発明において降伏の際に第２の主表面乃至は裏側の領域でもっぱら正孔が半
導体ボリュームに注入される状況も有利である。しかし、これらは、従来の電界
降伏の際に正孔の他に半導体ボディで発生される電子よりもはるかに弱い増倍能
力を示す。
【図面の簡単な説明】
【図１】 図１は本発明の垂直方向に構造化された電力半導体モジュールの概略図を示す
。
【図２】 図２はこの電力半導体モジュールにおける第２の主表面の領域の拡大図を示す
。
【図３】 図３は本発明の電力半導体モジュールにおける周縁部末端部の下の等電位線の
経過を示す。
【図４】 図４は補償モジュールの概略的な断面図を示す。
【図５】 図５は補償モジュールの周縁部末端部を示す。
【符号の説明】
１ 半導体ボディ ２ 第１の主表面 ３ 第２の主表面 ４ ｐ型ボディゾーン ５ ソースゾーン ６ ソース金属被覆 ７ 絶縁層 ８ ゲート電極 ９ 端子領域 １０ ｎ型層 １１ ドレイン金属被覆 １２ パンチスルー領域 １３ チャネルストッパ １４ 等電位線 １５ ｐ＋型ゾーン １６ ソースフィールドプレート ２０ ｎ＋型基板 ２１ ｎ型エピタキシャル層 ２２ ｐ型ウェル ２３ ｐ＋型ボディゾーン ２４ ｐ型柱 ２５ ｎ＋型ソースゾーン ２６ フィールドプレート ２７ 補償領域 ２８ フィールドプレート Ｄ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲラルト デボイ ドイツ連邦共和国 ミュンヘン レルヒェ ンフェルトシュトラーセ 19 (72)発明者 イェンス−ペーア シュテングル ドイツ連邦共和国 グラーフラート キル ヒフェルトシュトラーセ ６

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 垂直方向に構造化された電力半導体モジュールであって、 第１の主表面（２）及び該第１の主表面（２）に向かい合った第２の主表面（
    ３）を有する１つの伝導型の半導体ボディ（１）を有し、 前記第１の主表面（２）に埋め込まれた、前記１つの伝導型とは正反対のもう
    １つの伝導型のボディゾーン（４）を有し、 該ボディゾーン（４）に設けられた前記１つの伝導型のゾーン（５）を有し、 前記１つの伝導型のゾーン（５）及び前記ボディゾーン（４）を接続する第１
    の電極（６）を有し、 前記第２の主表面（３）上に設けられた第２の電極（１１）を有し、 前記ボディゾーン（４）の上方に設けられかつこのボディゾーン（４）から絶
    縁層（７）によって分離されたゲート電極（８）を有する、垂直方向に構造化さ
    れた電力半導体モジュールにおいて、 前記第１の電極と前記第２の電極（６乃至は１１）との間に最大許容阻止電圧
    又はこの最大許容阻止電圧より僅かに高い阻止電圧を印加すると、この印加され
    た阻止電圧によって発生される電界強度が臨界値Ｅｃに達する前に、前記半導体
    ボディ（１）において発生される空間電荷ゾーンが前記第２の主表面（３）に突
    き当たるか又はこの第２の主表面（３）に丁度接触するように、前記半導体ボデ
    ィ（１）と前記もう１つの伝導型の前記ゾーン（４）との間のｐｎ接合部と前記
    第２の主表面（３）との間の前記半導体ボディ（１）の層厚は選択されることを
    特徴とする、垂直方向に構造化された電力半導体モジュール。
  2. 【請求項２】 半導体ボディ（１）の層厚（Ｗ）に対して、ｐｎ接合部と第
    ２の主表面（３）との間の方向ｚにおける固有の電荷密度ρによって次式： 【数１】 が成り立ち、ただしここでｑｃは半導体ボディ（１）における臨界電荷量を意味
    し、前記電荷密度ρは第１の電極と第２の電極（６、１１）との間に印加される
    電界（Ｅｚ）とマクスウェルの方程式 【数２】 によって結びつけられていることを特徴とする、垂直方向に構造化された電力半
    導体モジュール。
  3. 【請求項３】 半導体ボディ（１）は第２の主表面（３）において高濃度ド
    ープされた前記１つの伝導型の端子領域（９）を有することを特徴とする、請求
    項１又は２記載の垂直方向に構造化された電力半導体モジュール。
  4. 【請求項４】 前記第２の主表面（３）の領域の前記１つの伝導型のゾーン
    （１０）を特徴とする請求項３記載の垂直方向に構造化された電力半導体モジュ
    ール。
  5. 【請求項５】 端子領域（９）とこの端子領域（９）の間に設けられたパン
    チスルー領域（１２）との間の面積比を介して降伏における電流/電圧特性が制
    御可能であることを特徴とする、請求項３又は４記載の垂直方向に構造化された
    電力半導体モジュール。
  6. 【請求項６】 チャネルストッパ（１３、２６）が設けられた周縁部端子を
    特徴とする、請求項１〜５のうちの１項記載の垂直方向に構造化された電力半導
    体モジュール。
  7. 【請求項７】 ソースフィールドプレート（１６）を特徴とする、請求項６
    記載の垂直方向に構造化された電力半導体モジュール。
  8. 【請求項８】 ボディゾーン（２３）の下の半導体ボディ（２１）において
    前記もう１つの伝導型の補償領域（２４）が設けられていることを特徴とする、
    請求項１〜７のうちの１項記載の垂直方向に構造化された電力半導体モジュール
    。
  9. 【請求項９】 前記もう１つの伝導型の領域（２４）は複数のエピタキシー
    及び打ち込みステップを介して製造されることを特徴とする、請求項８記載の垂
    直方向に構造化された電力半導体モジュール。
  10. 【請求項１０】 前記もう１つの伝導型の領域（２４）は、第１の主表面と
    第２の主表面（２、３）との間に水平方向に同一の打ち込み開口部によって製造
    されることを特徴とする、請求項９記載の垂直方向に構造化された電力半導体モ
    ジュール。
  11. 【請求項１１】 半導体ボディ（１）にはとりわけその周縁部に前記もう１
    つの伝導型の垂直補償領域（２７）が設けられていることを特徴とする、請求項
    １〜１０のうちの１項記載の垂直方向に構造化された電力半導体モジュール。
JP2001519498A 1999-08-19 1999-08-19 垂直方向に構造化された電力半導体モジュール Expired - Fee Related JP4181322B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE1999/002604 WO2001015235A1 (de) 1999-08-19 1999-08-19 Vertikal aufgebautes leistungshalbleiterbauelement

Publications (2)

Publication Number Publication Date
JP2003508900A true JP2003508900A (ja) 2003-03-04
JP4181322B2 JP4181322B2 (ja) 2008-11-12

Family

ID=6918846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001519498A Expired - Fee Related JP4181322B2 (ja) 1999-08-19 1999-08-19 垂直方向に構造化された電力半導体モジュール

Country Status (6)

Country Link
US (1) US6831327B2 (ja)
EP (1) EP1127379B1 (ja)
JP (1) JP4181322B2 (ja)
KR (1) KR20010107919A (ja)
DE (1) DE59915172D1 (ja)
WO (1) WO2001015235A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
FI20055057A (fi) * 2004-05-11 2005-11-12 Artto Aurola Puolijohdelaite
KR100684199B1 (ko) * 2005-11-15 2007-02-20 삼성전자주식회사 전력 반도체 장치 및 그 제조 방법
DE102011076662A1 (de) 2011-05-30 2012-12-06 Robert Bosch Gmbh Halbleiterbauelement und entsprechendes Herstellungsverfahren
CN104299900A (zh) * 2013-07-15 2015-01-21 无锡华润上华半导体有限公司 制造场截止型绝缘栅双极晶体管的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
US4636830A (en) * 1984-06-04 1987-01-13 General Motors Corporation Insulated gate-controlled thyristor having shorted anode
EP0222326A2 (en) * 1985-11-12 1987-05-20 General Electric Company Method of fabricating an improved insulated gate semiconductor device
US4901127A (en) * 1988-10-07 1990-02-13 General Electric Company Circuit including a combined insulated gate bipolar transistor/MOSFET
JPH04234173A (ja) * 1990-12-28 1992-08-21 Nec Corp 縦型電界効果トランジスタの保護ダイオード
JP2862027B2 (ja) * 1991-03-12 1999-02-24 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
JP2701758B2 (ja) * 1994-10-14 1998-01-21 日本電気株式会社 半導体装置
US6204717B1 (en) * 1995-05-22 2001-03-20 Hitachi, Ltd. Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
DE19725091B4 (de) * 1997-06-13 2004-09-02 Robert Bosch Gmbh Laterales Transistorbauelement und Verfahren zu seiner Herstellung
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
US6011280A (en) * 1998-06-26 2000-01-04 Delco Electronics Corporation IGBT power device with improved resistance to reverse power pulses

Also Published As

Publication number Publication date
DE59915172D1 (de) 2010-07-15
EP1127379A1 (de) 2001-08-29
US6831327B2 (en) 2004-12-14
US20020063280A1 (en) 2002-05-30
EP1127379B1 (de) 2010-06-02
JP4181322B2 (ja) 2008-11-12
KR20010107919A (ko) 2001-12-07
WO2001015235A1 (de) 2001-03-01

Similar Documents

Publication Publication Date Title
US7750397B2 (en) Semiconductor component including compensation zones and discharge structures for the compensation zones
EP0588067B1 (en) High withstand voltage M I S field effect transistor and semiconductor integrated circuit
JP2968222B2 (ja) 半導体装置及びシリコンウエハの調製方法
US10211057B2 (en) Transistor component with reduced short-circuit current
US5183769A (en) Vertical current flow semiconductor device utilizing wafer bonding
US6590240B1 (en) Method of manufacturing unipolar components
US20090057713A1 (en) Semiconductor device with a semiconductor body
US20070158678A1 (en) Semiconductor device and method of forming a semiconductor device
US5191395A (en) Mos type semiconductor device with means to prevent parasitic bipolar transistor
KR100776786B1 (ko) 공핍 중지층을 구비한 트렌치 ｉｇｂｔ
JPH0845869A (ja) 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置
GB2303965A (en) Reverse blocking IGBT
US10601413B2 (en) Power switching devices with DV/DT capability and methods of making such devices
KR100397882B1 (ko) 전계효과-제어가능반도체소자
JP4840551B2 (ja) Ｍｏｓトランジスタ
US6646304B1 (en) Universal semiconductor wafer for high-voltage semiconductor components
JPH09503348A (ja) 高い降伏電圧を有する半導体素子
US6914270B2 (en) IGBT with PN insulation and production method
JP2003523631A (ja) 半導体装置
US20220149196A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
US20200357918A1 (en) Super-junction power mosfet device with improved ruggedness, and method of manufacturing
JP4181322B2 (ja) 垂直方向に構造化された電力半導体モジュール
EP0665597A1 (en) IGBT and manufacturing process therefore
JP2002359373A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080806

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080829

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees