JP2701758B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2701758B2 JP2701758B2 JP6276061A JP27606194A JP2701758B2 JP 2701758 B2 JP2701758 B2 JP 2701758B2 JP 6276061 A JP6276061 A JP 6276061A JP 27606194 A JP27606194 A JP 27606194A JP 2701758 B2 JP2701758 B2 JP 2701758B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- trigger element
- zener diode
- drain
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 230000002457 bidirectional effect Effects 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 9
- 230000006378 damage Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H01L29/772—
-
- H01L27/0251—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はトランジスタを有する半
導体装置に係り、特にトランジスタの破壊防止に好適な
構造を有する半導体装置に関する。
導体装置に係り、特にトランジスタの破壊防止に好適な
構造を有する半導体装置に関する。
【０００２】
【従来の技術】従来の技術について図３、図４に示す。
図３は、従来の半導体装置の等価回路図であり、図４
は、従来の半導体装置の要部断面図である。従来のゲー
ト・ドレイン間に、ツェナーダイオードを逆直列接続し
た半導体装置は、図４に示すように、ＭｏｓＦＥＴのド
レイン電極（１２）の接触するｎ＋基板（２）の上のド
リフト層となるｎ−エピタキシャル層（１）の表面層
に、ＭｏｓＦＥＴのＰウェルと同時に形成されるｐ＋ア
ノード層（３）と、その表面層にＭｏｓＦＥＴのｎ＋ソ
ース層と同時に形成されるｎ＋カソード層（４）とから
なるツェナーダイオードＺ１およびＺ２が在存してい
る。
図３は、従来の半導体装置の等価回路図であり、図４
は、従来の半導体装置の要部断面図である。従来のゲー
ト・ドレイン間に、ツェナーダイオードを逆直列接続し
た半導体装置は、図４に示すように、ＭｏｓＦＥＴのド
レイン電極（１２）の接触するｎ＋基板（２）の上のド
リフト層となるｎ−エピタキシャル層（１）の表面層
に、ＭｏｓＦＥＴのＰウェルと同時に形成されるｐ＋ア
ノード層（３）と、その表面層にＭｏｓＦＥＴのｎ＋ソ
ース層と同時に形成されるｎ＋カソード層（４）とから
なるツェナーダイオードＺ１およびＺ２が在存してい
る。
【０００３】ツェナーダイオードＺ２のｎ＋カソード層
（４）は、フィールド酸化膜（５１）を覆う層間絶縁膜
（５２）に開かれたコンタクトホールで接触する配線
（６１）により、図示しないＭｏｓＦＥＴのゲート電極
と接続され、ｐ＋アノード層（３）は配線（６２）によ
りツェナーダイオードＺ１の端のＺ１−１のｐ＋アノー
ド層（３）に接続されている。複数のツェナーダイオー
ドＺ１−１・・・Ｚ１−ｎのとなり合う素子間では、ｎ
＋カソード層（４）とｐ＋アノード層（３）が配線（６
３）で接続されている。他端のツェナーダイオードＺ
１−ｎのｎ＋カソード層（４）は配線（６４）によりｎ
＋コンタクト層（４１）に接続され、ｎ−ドリフト層
（１）およびｎ＋基板（２）を介してドレイン電極（１
２）に接続されている（例えば、特開平４−６５８７８
号公報）。
（４）は、フィールド酸化膜（５１）を覆う層間絶縁膜
（５２）に開かれたコンタクトホールで接触する配線
（６１）により、図示しないＭｏｓＦＥＴのゲート電極
と接続され、ｐ＋アノード層（３）は配線（６２）によ
りツェナーダイオードＺ１の端のＺ１−１のｐ＋アノー
ド層（３）に接続されている。複数のツェナーダイオー
ドＺ１−１・・・Ｚ１−ｎのとなり合う素子間では、ｎ
＋カソード層（４）とｐ＋アノード層（３）が配線（６
３）で接続されている。他端のツェナーダイオードＺ
１−ｎのｎ＋カソード層（４）は配線（６４）によりｎ
＋コンタクト層（４１）に接続され、ｎ−ドリフト層
（１）およびｎ＋基板（２）を介してドレイン電極（１
２）に接続されている（例えば、特開平４−６５８７８
号公報）。
【０００４】図３は、従来の半導体装置の等価回路図
で、この動作は、ゲート端子ＧとＭｏｓＦＥＴ（２０）
のゲート電極の間に接続されたゲート抵抗ＲＧと、ドレ
イン端子Ｄの間に順方向を逆さにして直列接続された二
つのツェナーダイオード（２１）（Ｚ１）、（２２）
（Ｚ２）のうちの、Ｚ１（２１）のツェナー電圧Ｖ２１
が、ＭｏｓＦＥＴ（２０）の耐圧より若干低めであれ
ば、ドレイン端子Ｄの電位は、Ｖ２１がブレークダウン
してＤ→Ｚ１→Ｚ２→ＲＧ→Ｇと電流が流れ、ＭｏｓＦ
ＥＴ（２０）がオンするので、サージ電圧のエネルギー
はＭｏｓＦＥＴ（２０）により吸収されるため、素子破
壊を防止することができる。
で、この動作は、ゲート端子ＧとＭｏｓＦＥＴ（２０）
のゲート電極の間に接続されたゲート抵抗ＲＧと、ドレ
イン端子Ｄの間に順方向を逆さにして直列接続された二
つのツェナーダイオード（２１）（Ｚ１）、（２２）
（Ｚ２）のうちの、Ｚ１（２１）のツェナー電圧Ｖ２１
が、ＭｏｓＦＥＴ（２０）の耐圧より若干低めであれ
ば、ドレイン端子Ｄの電位は、Ｖ２１がブレークダウン
してＤ→Ｚ１→Ｚ２→ＲＧ→Ｇと電流が流れ、ＭｏｓＦ
ＥＴ（２０）がオンするので、サージ電圧のエネルギー
はＭｏｓＦＥＴ（２０）により吸収されるため、素子破
壊を防止することができる。
【０００５】
【発明が解決しようとする課題】この従来のゲート・ド
レイン間にツェナーダイオードを逆直列接続した半導体
装置は、ドレイン端子Ｄの電位がＶ２１に達し、ツェナ
ーダイオード（２１）がブレークダウンしてＤ→Ｚ１→
Ｚ２→ＲＧ→Ｇと電流が流れ、ＭｏｓＦＥＴ（２０）が
オンして、サージ電圧のエネルギーがＭｏｓＦＥＴ（２
０）により吸収される場合、そのサージ電圧のエネルギ
ーのすべてがＭｏｓＦＥＴ（２０）に加わるため、Ｍｏ
ｓＦＥＴ（２０）自体が加熱しやすく、加熱しすぎると
ＭｏｓＦＥＴ（２０）が熱破壊するという問題点があっ
た。
レイン間にツェナーダイオードを逆直列接続した半導体
装置は、ドレイン端子Ｄの電位がＶ２１に達し、ツェナ
ーダイオード（２１）がブレークダウンしてＤ→Ｚ１→
Ｚ２→ＲＧ→Ｇと電流が流れ、ＭｏｓＦＥＴ（２０）が
オンして、サージ電圧のエネルギーがＭｏｓＦＥＴ（２
０）により吸収される場合、そのサージ電圧のエネルギ
ーのすべてがＭｏｓＦＥＴ（２０）に加わるため、Ｍｏ
ｓＦＥＴ（２０）自体が加熱しやすく、加熱しすぎると
ＭｏｓＦＥＴ（２０）が熱破壊するという問題点があっ
た。
【０００６】
【課題を解決するための手段】本発明は、半導体基板上
に形成された絶縁ゲート型トランジスタを有する半導体
装置において、半導体基板中に負性抵抗を有するトリガ
ー素子を配置し、トリガー素子は前記トランジスタのゲ
ート領域とドレイン領域とを接続したことを特徴とする
半導体装置である。また本発明は、半導体基板上に形成
された絶縁ゲート型トランジスタを有する半導体装置に
おいて、半導体基板中にトリガー素子を、半導体基板か
ら絶縁膜で分離して形成された半導体層に双方向ツェナ
ーダイオードを配置し、トリガー素子と双方向ツェナー
ダイオードは前記トランジスタのゲート領域とドレイン
領域とを接続したことを特徴とする半導体装置である。
また本発明は、トリガー素子の耐圧が絶縁ゲート型トラ
ンジスタのドレイン・ソース間耐圧より低いことを特徴
とするものである。さらに本発明は、トリガー素子の耐
圧と双方向ツェナーダイオードの耐圧との和が絶縁ゲー
ト型トランジスタのドレイン・ソース間耐圧より低いこ
とを特徴とするものである。
に形成された絶縁ゲート型トランジスタを有する半導体
装置において、半導体基板中に負性抵抗を有するトリガ
ー素子を配置し、トリガー素子は前記トランジスタのゲ
ート領域とドレイン領域とを接続したことを特徴とする
半導体装置である。また本発明は、半導体基板上に形成
された絶縁ゲート型トランジスタを有する半導体装置に
おいて、半導体基板中にトリガー素子を、半導体基板か
ら絶縁膜で分離して形成された半導体層に双方向ツェナ
ーダイオードを配置し、トリガー素子と双方向ツェナー
ダイオードは前記トランジスタのゲート領域とドレイン
領域とを接続したことを特徴とする半導体装置である。
また本発明は、トリガー素子の耐圧が絶縁ゲート型トラ
ンジスタのドレイン・ソース間耐圧より低いことを特徴
とするものである。さらに本発明は、トリガー素子の耐
圧と双方向ツェナーダイオードの耐圧との和が絶縁ゲー
ト型トランジスタのドレイン・ソース間耐圧より低いこ
とを特徴とするものである。
【０００７】ここで、トリガー素子とは、図５に示すよ
うに、ｎ＋層（４）、ｐ−層（５）、ｎ−エピタキシャ
ル層（１）を有するもので、負性抵抗（ネガティブレジ
スタンス）を有し、回路中にあるコンデンサーのチャー
ジを素子のブレークオーバー電圧ＶＢＯを越えた時に放
電し、チャージの無くなった時点で再びコンデンサにチ
ャージし始めるといった周期的な発振を繰り返す素子の
ことである。
うに、ｎ＋層（４）、ｐ−層（５）、ｎ−エピタキシャ
ル層（１）を有するもので、負性抵抗（ネガティブレジ
スタンス）を有し、回路中にあるコンデンサーのチャー
ジを素子のブレークオーバー電圧ＶＢＯを越えた時に放
電し、チャージの無くなった時点で再びコンデンサにチ
ャージし始めるといった周期的な発振を繰り返す素子の
ことである。
【０００８】
【作用】本発明においては、半導体装置のゲート・ドレ
イン間にトリガー素子または、トリガー素子＋双方向ツ
ェナーダイオードを内蔵したことにより、サージ電圧等
によるエネルギーが半導体装置に印加された場合にサー
ジ電圧エネルギーを吸収することができ、かつ素子加熱
を小さくすることができるものである。また、双方向ツ
ェナーダイオード又はダイオードを入れることにより、
耐圧のことなる種々のＭｏｓＦＥＴに対して、容易に目
的の耐圧設定が可能になるものである。
イン間にトリガー素子または、トリガー素子＋双方向ツ
ェナーダイオードを内蔵したことにより、サージ電圧等
によるエネルギーが半導体装置に印加された場合にサー
ジ電圧エネルギーを吸収することができ、かつ素子加熱
を小さくすることができるものである。また、双方向ツ
ェナーダイオード又はダイオードを入れることにより、
耐圧のことなる種々のＭｏｓＦＥＴに対して、容易に目
的の耐圧設定が可能になるものである。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［実施例１］本発明の第１の実施例について図１
（ａ）、図２（ａ）に示す。図１（ａ）は、本発明の実
施例の半導体装置の等価回路図であり、図２（ａ）は、
本発明の実施例の半導体装置の要部断面図である。ま
ず、図２（ａ）の半導体装置の要部断面図を説明する。
この実施例における半導体装置の製造に当たっては、図
２（ａ）に示すように、ＭｏｓＦＥＴのドレイン電極
（１２）の接触するｎ＋基板（２）の上のｎ−エピタキ
シャル層（１）の表面層上に、酸化膜（５１）を６００
０Åの厚さに形成し、リソグラフィー技術を用いてパタ
ーニングする。
て説明する。 ［実施例１］本発明の第１の実施例について図１
（ａ）、図２（ａ）に示す。図１（ａ）は、本発明の実
施例の半導体装置の等価回路図であり、図２（ａ）は、
本発明の実施例の半導体装置の要部断面図である。ま
ず、図２（ａ）の半導体装置の要部断面図を説明する。
この実施例における半導体装置の製造に当たっては、図
２（ａ）に示すように、ＭｏｓＦＥＴのドレイン電極
（１２）の接触するｎ＋基板（２）の上のｎ−エピタキ
シャル層（１）の表面層上に、酸化膜（５１）を６００
０Åの厚さに形成し、リソグラフィー技術を用いてパタ
ーニングする。
【００１０】さらにその上に多結晶シリコン膜（５３）
を６０００Åの厚さに形成し、リソグラフィー技術を用
いてパターニングし、ｎ−エピタキシャル層（１）中に
ｎ＋層（４）とｐ−層（５）を形成し、その上に層間Ｐ
ＳＧ膜（５２）を５０００Åの厚さに形成し、リソグラ
フィー技術を用いてパターニングする。ｎ＋層（４）と
ｐ−層（５）の上にアルミ電極（６５）が接触してお
り、トリガー素子（２３）を形成している。このように
半導体基板中にトリガー素子（２３）を配置し、このト
リガー素子（２３）は絶縁ゲート型トランジスタのゲー
ト領域とドレイン領域とを接続しているものである。
を６０００Åの厚さに形成し、リソグラフィー技術を用
いてパターニングし、ｎ−エピタキシャル層（１）中に
ｎ＋層（４）とｐ−層（５）を形成し、その上に層間Ｐ
ＳＧ膜（５２）を５０００Åの厚さに形成し、リソグラ
フィー技術を用いてパターニングする。ｎ＋層（４）と
ｐ−層（５）の上にアルミ電極（６５）が接触してお
り、トリガー素子（２３）を形成している。このように
半導体基板中にトリガー素子（２３）を配置し、このト
リガー素子（２３）は絶縁ゲート型トランジスタのゲー
ト領域とドレイン領域とを接続しているものである。
【００１１】次に、この実施例の半導体装置の動作を図
１（ａ）の半導体装置の等価回路図で説明する。トリガ
ー素子（２３）の耐圧Ｖ２３がＭｏｓＦＥＴ（２０）の
耐圧より若干低めであれば、ドレイン端子Ｄの電位は、
Ｖ２３がブレークダウンしてＤ→トリガー素子（２３）
→ＲＧ→Ｇと電流が流れ、ＭｏｓＦＥＴ（２０）がオン
し、かつ、トリガー素子（２３）により、クランプ電圧
が下がるため、サージ電圧エネルギーを小さくしてＭｏ
ｓＦＥＴ（２０）が吸収するため、発熱しにくく、より
確実に素子破壊を防止することができる。
１（ａ）の半導体装置の等価回路図で説明する。トリガ
ー素子（２３）の耐圧Ｖ２３がＭｏｓＦＥＴ（２０）の
耐圧より若干低めであれば、ドレイン端子Ｄの電位は、
Ｖ２３がブレークダウンしてＤ→トリガー素子（２３）
→ＲＧ→Ｇと電流が流れ、ＭｏｓＦＥＴ（２０）がオン
し、かつ、トリガー素子（２３）により、クランプ電圧
が下がるため、サージ電圧エネルギーを小さくしてＭｏ
ｓＦＥＴ（２０）が吸収するため、発熱しにくく、より
確実に素子破壊を防止することができる。
【００１２】［実施例２］本発明の第２の実施例につい
て図１（ｂ）、図２（ｂ）に示す。図１（ｂ）は、本発
明の第２の実施例の半導体装置の等価回路図であり、図
２（ｂ）は、本発明の第２の実施例の半導体装置の要部
断面図である。まず、図２（ｂ）の半導体装置の要部断
面図を説明する。この実施例２では、上記実施例１のゲ
ート・ドレイン間にトリガー素子のみを内蔵するものに
代えて、ゲート・ドレイン間にトリガー素子と双方向ツ
ェナーダイオードを内蔵した構造としたものである。
て図１（ｂ）、図２（ｂ）に示す。図１（ｂ）は、本発
明の第２の実施例の半導体装置の等価回路図であり、図
２（ｂ）は、本発明の第２の実施例の半導体装置の要部
断面図である。まず、図２（ｂ）の半導体装置の要部断
面図を説明する。この実施例２では、上記実施例１のゲ
ート・ドレイン間にトリガー素子のみを内蔵するものに
代えて、ゲート・ドレイン間にトリガー素子と双方向ツ
ェナーダイオードを内蔵した構造としたものである。
【００１３】この実施例２の半導体装置は、上記実施例
１で説明したトリガー素子に追加して、多結晶シリコン
膜（５３）中にｎ＋層（６）とｐ＋層（７）を形成し双
方向ツェナーダイオード（２４）を形成しているもので
ある。このように半導体基板中にトリガー素子（２３）
と半導体基板から絶縁膜で分離して形成された半導体層
に双方向ツェナーダイオード（２４）を配置し、トリガ
ー素子（２３）と双方向ツェナーダイオード（２４）が
絶縁ゲート型トランジスタのゲート領域とドレイン領域
とを接続しているものである。その他のについては、上
記実施例１と同様である。
１で説明したトリガー素子に追加して、多結晶シリコン
膜（５３）中にｎ＋層（６）とｐ＋層（７）を形成し双
方向ツェナーダイオード（２４）を形成しているもので
ある。このように半導体基板中にトリガー素子（２３）
と半導体基板から絶縁膜で分離して形成された半導体層
に双方向ツェナーダイオード（２４）を配置し、トリガ
ー素子（２３）と双方向ツェナーダイオード（２４）が
絶縁ゲート型トランジスタのゲート領域とドレイン領域
とを接続しているものである。その他のについては、上
記実施例１と同様である。
【００１４】次に、この実施例２の半導体装置の動作
を、図１（ｂ）の半導体装置の等価回路図で説明する。
トリガー素子（２３）の耐圧Ｖ２３と双方向ツェナーダ
イオード（２４）の耐圧Ｖ２４の合計が、ＭｏｓＦＥＴ
（２０）の耐圧より若干低めであれば、上記実施例１で
説明した様に発熱しにくく、より確実に素子破壊を防止
することができ、かつ、双方向ツェナーダイオード（２
４）を追加したことにより、（Ｖ２３＋Ｖ２４）の耐圧
を双方向ツェナーダイオードの段数変更により容易に変
更することが可能となり、種々のＭｏｓＦＥＴに対応す
ることができる。
を、図１（ｂ）の半導体装置の等価回路図で説明する。
トリガー素子（２３）の耐圧Ｖ２３と双方向ツェナーダ
イオード（２４）の耐圧Ｖ２４の合計が、ＭｏｓＦＥＴ
（２０）の耐圧より若干低めであれば、上記実施例１で
説明した様に発熱しにくく、より確実に素子破壊を防止
することができ、かつ、双方向ツェナーダイオード（２
４）を追加したことにより、（Ｖ２３＋Ｖ２４）の耐圧
を双方向ツェナーダイオードの段数変更により容易に変
更することが可能となり、種々のＭｏｓＦＥＴに対応す
ることができる。
【００１５】例えば、ＭｏｓＦＥＴ（２０）のドレイン
・ソース間耐圧が６０Ｖ、トリガー素子（２３）の耐圧
１０Ｖの場合、ＭｏｓＦＥＴ（２０）の耐圧６０Ｖより
若干低めにトリガー素子（２３）＋双方向ツェナーダイ
オード（２４）の耐圧を設定したい時、１段８Ｖの双方
向ツェナーダイオード（２４）を５段にすることによっ
て、８Ｖ×５段＝４０Ｖの耐圧を得ることができ、トリ
ガー素子（２３）の耐圧１０Ｖと合計して、５０Ｖの耐
圧となり、先に説明した様に、ドレイン・ソース間にサ
ージ電圧が印加されても、ＭｏｓＦＥＴ（２０）の耐圧
６０Ｖより、１０Ｖ低いトリガー素子（２３）＋双方向
ツェナーダイオード（２４）が先にブレークダウンし、
かつトリガー素子が電圧を低下させるため素子破壊を防
止することができる。このように、双方向ツェナーダイ
オード又はダイオードを入れることにより、耐圧のこと
なる種々のＭｏｓＦＥＴに対して、容易に目的の耐圧設
定が可能になるという特徴がある。
・ソース間耐圧が６０Ｖ、トリガー素子（２３）の耐圧
１０Ｖの場合、ＭｏｓＦＥＴ（２０）の耐圧６０Ｖより
若干低めにトリガー素子（２３）＋双方向ツェナーダイ
オード（２４）の耐圧を設定したい時、１段８Ｖの双方
向ツェナーダイオード（２４）を５段にすることによっ
て、８Ｖ×５段＝４０Ｖの耐圧を得ることができ、トリ
ガー素子（２３）の耐圧１０Ｖと合計して、５０Ｖの耐
圧となり、先に説明した様に、ドレイン・ソース間にサ
ージ電圧が印加されても、ＭｏｓＦＥＴ（２０）の耐圧
６０Ｖより、１０Ｖ低いトリガー素子（２３）＋双方向
ツェナーダイオード（２４）が先にブレークダウンし、
かつトリガー素子が電圧を低下させるため素子破壊を防
止することができる。このように、双方向ツェナーダイ
オード又はダイオードを入れることにより、耐圧のこと
なる種々のＭｏｓＦＥＴに対して、容易に目的の耐圧設
定が可能になるという特徴がある。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
半導体装置のゲート・ドレイン間にトリガー素子また
は、トリガー素子＋双方向ツェナーダイオードを内蔵し
たことにより、サージ電圧等によるエネルギーが半導体
装置に印加された場合、ＭｏｓＦＥＴとトリガー素子
で、サージ電圧エネルギーを吸収するため、素子破壊が
防止でき、かつ素子加熱を小さくすることができるた
め、より大きなサージ電圧が印加されても素子を保護す
ることが可能となるという効果を奏するものである。
半導体装置のゲート・ドレイン間にトリガー素子また
は、トリガー素子＋双方向ツェナーダイオードを内蔵し
たことにより、サージ電圧等によるエネルギーが半導体
装置に印加された場合、ＭｏｓＦＥＴとトリガー素子
で、サージ電圧エネルギーを吸収するため、素子破壊が
防止でき、かつ素子加熱を小さくすることができるた
め、より大きなサージ電圧が印加されても素子を保護す
ることが可能となるという効果を奏するものである。
【図１】（ａ） 本発明の実施例１の半導体装置の等価
回路図。 （ｂ） 本発明の実施例２の半導体装置の等価回路図。
回路図。 （ｂ） 本発明の実施例２の半導体装置の等価回路図。
【図２】（ａ） 本発明の実施例１の要部断面図。 （ｂ） 本発明の実施例２の要部断面図。
【図３】 従来例の半導体装置の等価回路図。
【図４】 従来例の半導体装置の要部断面図。
【図５】 トリガー素子の平面図。
１ ｎ−エピタキシャル層 ２ ｎ＋基板 ３，７，３１，３２ ｐ＋層 ４，６ ｎ＋層 ５ ｐ−層 １２ ドレイン電極 ５１ 酸化膜 ５２ 層間ＰＳＧ膜 ５３ 多結晶シリコン ６１，６２，６３，６４，６５ 配線（アルミ電極）
Claims (4)
- 【請求項１】 半導体基板上に形成された絶縁ゲート型
トランジスタを有する半導体装置において、半導体基板
中に負性抵抗を有するトリガー素子を配置し、トリガー
素子は前記トランジスタのゲート領域とドレイン領域と
を接続したことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に形成された絶縁ゲート型
トランジスタを有する半導体装置において、半導体基板
中にトリガー素子を、半導体基板から絶縁膜で分離して
形成された半導体層に双方向ツェナーダイオードを配置
し、トリガー素子と双方向ツェナーダイオードは前記ト
ランジスタのゲート領域とドレイン領域とを接続したこ
とを特徴とする半導体装置。 - 【請求項３】請求項１に記載の半導体装置において、ト
リガー素子の耐圧が絶縁ゲート型トランジスタのドレイ
ン・ソース間耐圧より低いことを特徴とする半導体装
置。 - 【請求項４】 請求項２に記載の半導体装置において、
トリガー素子の耐圧と双方向ツェナーダイオードの耐圧
との和が絶縁ゲート型トランジスタのドレイン・ソース
間耐圧より低いことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6276061A JP2701758B2 (ja) | 1994-10-14 | 1994-10-14 | 半導体装置 |
| US08/543,047 US5821586A (en) | 1994-10-14 | 1995-10-13 | Semiconductor device including a protective element having negative resistance characteristic |
| KR1019950035495A KR100200538B1 (ko) | 1994-10-14 | 1995-10-14 | 부성 저항 특성을 갖는 보호소자를 구비한 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6276061A JP2701758B2 (ja) | 1994-10-14 | 1994-10-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116051A JPH08116051A (ja) | 1996-05-07 |
| JP2701758B2 true JP2701758B2 (ja) | 1998-01-21 |
Family
ID=17564259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6276061A Expired - Lifetime JP2701758B2 (ja) | 1994-10-14 | 1994-10-14 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5821586A (ja) |
| JP (1) | JP2701758B2 (ja) |
| KR (1) | KR100200538B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174272A (ja) * | 1998-12-09 | 2000-06-23 | Mitsubishi Electric Corp | 電力用半導体素子 |
| WO2001015235A1 (de) * | 1999-08-19 | 2001-03-01 | Infineon Technologies Ag | Vertikal aufgebautes leistungshalbleiterbauelement |
| JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
| US6515345B2 (en) * | 2001-02-21 | 2003-02-04 | Semiconductor Components Industries Llc | Transient voltage suppressor with diode overlaying another diode for conserving space |
| KR100419100B1 (ko) * | 2001-06-28 | 2004-02-19 | 동부전자 주식회사 | 반도체 장치 |
| US6791123B2 (en) * | 2001-10-01 | 2004-09-14 | Nec Electronics Corporation | ESD protection element |
| US6980467B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
| JP2004335758A (ja) * | 2003-05-08 | 2004-11-25 | Sanken Electric Co Ltd | ダイオード素子及びその製法 |
| JP2007294613A (ja) | 2006-04-24 | 2007-11-08 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5108250B2 (ja) | 2006-04-24 | 2012-12-26 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP6393587B2 (ja) * | 2014-03-05 | 2018-09-19 | ローム株式会社 | 双方向ツェナーダイオード |
| KR102288241B1 (ko) | 2020-03-19 | 2021-08-11 | 광주과학기술원 | 스페이서 층이 있는 이종 접합 기반의 음미분저항 소자 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810764B2 (ja) * | 1988-01-21 | 1996-01-31 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
| JPH0793424B2 (ja) * | 1992-03-27 | 1995-10-09 | 工業技術院長 | サージ防護デバイス |
-
1994
- 1994-10-14 JP JP6276061A patent/JP2701758B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-13 US US08/543,047 patent/US5821586A/en not_active Expired - Fee Related
- 1995-10-14 KR KR1019950035495A patent/KR100200538B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015952A (ko) | 1996-05-22 |
| US5821586A (en) | 1998-10-13 |
| KR100200538B1 (ko) | 1999-06-15 |
| JPH08116051A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638462B2 (ja) | 半導体装置 | |
| US7859083B2 (en) | Semiconductor device | |
| US5162966A (en) | Semiconductor device having a surge protecting element | |
| CN1051643C (zh) | 功率集成电路 | |
| JP2701758B2 (ja) | 半導体装置 | |
| US8253207B2 (en) | Insulated gate semiconductor device | |
| JPH02185069A (ja) | 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス | |
| US6765266B2 (en) | Semiconductor device with peripheral portion for withstanding surge voltage | |
| JPS61182264A (ja) | 縦型ｍｏｓトランジスタ | |
| KR100305417B1 (ko) | 보호회로를가지고있는반도체장치 | |
| JPH11251574A (ja) | 静電気保護回路 | |
| JPH0864812A (ja) | 過電圧保護半導体スイッチ | |
| JP3774151B2 (ja) | Ｅｓｄ用半導体装置 | |
| JP3189589B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2822915B2 (ja) | 半導体装置 | |
| KR100249287B1 (ko) | 과전압보호 반도체스위치 | |
| CN1185038A (zh) | 半导体器件 | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| JPH06236965A (ja) | 半導体装置 | |
| JPH0347743B2 (ja) | ||
| JP3574359B2 (ja) | 半導体装置 | |
| JPH04107878A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JP3706446B2 (ja) | 保護回路付きｍｏｓ電界効果型トランジスタ | |
| JP4136372B2 (ja) | 半導体装置 | |
| JPH0478022B2 (ja) |