JP6393587B2 - 双方向ツェナーダイオード - Google Patents
双方向ツェナーダイオード Download PDFInfo
- Publication number
- JP6393587B2 JP6393587B2 JP2014225236A JP2014225236A JP6393587B2 JP 6393587 B2 JP6393587 B2 JP 6393587B2 JP 2014225236 A JP2014225236 A JP 2014225236A JP 2014225236 A JP2014225236 A JP 2014225236A JP 6393587 B2 JP6393587 B2 JP 6393587B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- diffusion regions
- zener diode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 305
- 238000009792 diffusion process Methods 0.000 claims description 834
- 239000004065 semiconductor Substances 0.000 claims description 444
- 239000000758 substrate Substances 0.000 claims description 341
- 238000000605 extraction Methods 0.000 claims description 257
- 239000011159 matrix material Substances 0.000 claims description 23
- 239000010408 film Substances 0.000 description 416
- 230000015572 biosynthetic process Effects 0.000 description 132
- 239000010410 layer Substances 0.000 description 97
- 230000002093 peripheral effect Effects 0.000 description 82
- 239000011347 resin Substances 0.000 description 80
- 229920005989 resin Polymers 0.000 description 80
- 238000004519 manufacturing process Methods 0.000 description 75
- 238000002161 passivation Methods 0.000 description 70
- 230000002441 reversible effect Effects 0.000 description 65
- 239000012535 impurity Substances 0.000 description 61
- 230000015556 catabolic process Effects 0.000 description 53
- 238000000034 method Methods 0.000 description 44
- 230000003071 parasitic effect Effects 0.000 description 41
- 238000005520 cutting process Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 33
- 230000008569 process Effects 0.000 description 30
- 238000010438 heat treatment Methods 0.000 description 24
- 238000005530 etching Methods 0.000 description 23
- 239000010409 thin film Substances 0.000 description 23
- 239000004020 conductor Substances 0.000 description 22
- 239000004642 Polyimide Substances 0.000 description 20
- 238000005498 polishing Methods 0.000 description 20
- 229920001721 polyimide Polymers 0.000 description 20
- 229910052698 phosphorus Inorganic materials 0.000 description 17
- 239000011574 phosphorus Substances 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 238000000151 deposition Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 12
- 244000126211 Hericium coralloides Species 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 239000011265 semifinished product Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910016570 AlCu Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000005484 gravity Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
これらの特性の内、端子間容量(Ct)は、使用されるアプリケーションの用途に応じて種々の値が選定される。しかしながら、この端子間容量(Ct)は、双方向ツェナーダイオードを構成する拡散領域の形状、大きさ等に大きく依存している。そのため、アプリケーションの用途に応じた狙い通りの端子間容量(Ct)を得ようとすると、双方向ツェナーダイオードの大幅な設計変更を余儀なくされる場合も少なくない。
この構成によれば、各拡散領域における寄生容量を全て等しくすることができる。そのため、より一層精確に端子間容量を調節することができる。
前記双方向ツェナーダイオードにおいて、前記複数の拡散領域が、行列状に形成されていることが好ましい。
前記双方向ツェナーダイオードにおいて、前記複数の拡散領域が、行方向に延びる長方形状に形成されていてもよい。
前記双方向ツェナーダイオードは、前記半導体基板の表面を覆う絶縁膜をさらに含み、前記絶縁膜には、前記ダイオード領域を選択的に露出させるコンタクト孔が形成されていることが好ましい。
この構成によれば、コンタクト孔内において拡散領域(ダイオード領域)のみに第1電極および第2電極を接続させることができるので、良好なコンタクトを得ることができる。
この構成によれば、複数の第1引出し電極部および複数の第2引出し電極部が互いに噛み合う櫛歯形状に形成されているので、複数の拡散領域(ダイオード領域および疑似ダイオード領域)を効率的に配列できる。
この構成によれば、第1電極および第2電極と、ダイオード領域とを良好に接続することができる。
前記双方向ツェナーダイオードにおいて、前記ダイオード領域および前記疑似ダイオード領域が、対称となるように配列されていることが好ましい。
前記双方向ツェナーダイオードにおいて、前記半導体基板が、コーナー部を丸めた矩形形状を有していてもよい。
前記双方向ツェナーダイオードにおいて、前記半導体基板が、p型半導体基板であり、前記拡散領域が、n型拡散領域であってもよい。
この構成によれば、半導体基板がp型半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体基板は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをp型半導体基板のいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
<実施形態>
図1は、本発明の一実施形態に係る双方向ツェナーダイオード1の模式的な斜視図である。
半導体基板2は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域3が設定されている。以下では、素子領域3が設定された面を素子形成面4といい、その反対側の面を裏面5という。
半導体基板2の各コーナー部8は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるチッピングを抑制できる構造となる。半導体基板2の素子形成面4における一端部側および他端部側には、第1電極9の第1接続電極9aと、第2電極10の第2接続電極10aとが形成されている。
なお、半導体基板2では、素子形成面4および側面のそれぞれの全域がパッシベーション膜11a,11bで覆われている。また、素子形成面4上のパッシベーション膜11aの全域を覆うように樹脂膜12が形成されている。そのため、厳密には、図1では、素子形成面4および側面のそれぞれの全域は、パッシベーション膜11a,11bおよび樹脂膜12の内側(裏側)に位置していて、外部に露出されていない。パッシベーション膜11a,11bおよび樹脂膜12については、以降で詳説する。
各セル3Aは、平面視略長方形状に区画されており、その内方部にn+型拡散領域13が一つずつ形成されている。つまり、各n+型拡散領域13は、行方向および列方向に沿って、互いに間隔を空けて配列されている。行方向および列方向に互いに隣り合う各n+型拡散領域13は、行方向および列方向に沿って、互いに平行に形成されている。
第1電極9は、第1接続電極9aと、第1接続電極9aに電気的に接続された第1電極膜19とを含む。第1電極膜19は、さらに、第1パッド21と、第1パッド21と一体的に形成された第1引出し電極22とを有している。
第1引出し電極22は、第1パッド21から行方向に沿って直線状に形成されている。より具体的には、第1引出し電極22は、第1パッド21から素子領域3における奇数行に向けて直線状に形成されている。つまり、第1引出し電極22は、櫛歯形状に形成されている。第1引出し電極22は、n+型拡散領域13(ダイオード領域14および疑似ダイオード領域15)の幅よりも広く形成されていて、行方向に並んだn+型拡散領域13を覆うように形成されている。第1引出し電極22は、n+型拡散領域13から第1パッド21まで間の至るところで一様な幅を有している。第1引出し電極22の先端部は、角部が切除された略矩形状に形成されていて、素子領域3の第1列目を横切って、第2電極10に間隔を隔てて近接する位置に配置されている。
第2パッド23は、素子形成面4の他端部(第1パッド21と反対側の端部)に平面視略矩形状に形成されている。第2パッド23に第2接続電極10aが接続されている。これにより、第2引出し電極24は、第2パッド23を介して第2接続電極10aに電気的に接続されている。
絶縁膜16上には、第1および第2電極膜19,20を覆うようにパッシベーション膜11aおよび樹脂膜12がこの順に形成されている。また、半導体基板2の側面には、パッシベーション膜11bが形成されている。パッシベーション膜11a,11bは、たとえば窒化シリコンからなり、樹脂膜12は、たとえばポリイミドからなる。
パッシベーション膜11aおよび樹脂膜12には、第1および第2パッド21,23を選択的に露出させるパッド開口26,27が形成されている。このパッド開口26,27を埋め戻すように第1および第2接続電極9a,10aが形成されている。第1および第2接続電極9a,10aは、一層の導電材料(たとえばNi層)からなる。第1および第2接続電極9a,10aは、樹脂膜12の表面から突出するように形成されている。
図5は、図3に示すn+型拡散領域13(ダイオード領域14および疑似ダイオード領域15)を含む領域を拡大した平面図である。
図5に示すように、ダイオード領域14および疑似ダイオード領域15の列方向の幅W1は、5μm〜15μm(本実施形態では、9μm)であり、行方向の幅W2は、20μm〜40μm(本実施形態では、28.8μm)である。また、各ダイオード領域14間の幅W3および各疑似ダイオード領域15間の幅W3は、5μm〜25μmであってもよい。
また、第1および第2引出し電極22,24の列方向の各幅W7は、10μm〜20μm(本実施形態では、14μm)である。当該平面視において、ダイオード領域14および疑似ダイオード領域15の各周縁部から第1および第2引出し電極22,24のスリット25までの幅W8は、2.5μm程度であってもよい。また、スリット25間の幅W9は、3μm〜10μmであってもよい。
図6(a)は、図2に示す双方向ツェナーダイオード1の電気的構造を説明するための電気回路図であり、図6(b)は、図2に示す端子間容量Ct(第1電極9および第2電極10間の総容量)を説明するための図である。なお、図6(a),(b)は、互いに隣り合う一対の第1および第2引出し電極22,24を抜き出して、電気回路図に直した図である。
一方、絶縁膜16(薄膜部18)によって第1および第2接続電極9a,10aから電気的に分離された疑似ダイオード領域15には、疑似ツェナーダイオードD3が形成されている(図4参照)。疑似ツェナーダイオードD3のアノード側は、半導体基板2において第1および第2ツェナーダイオードD1,D2と共通に接続されている(アノードコモン)。その一方で、疑似ツェナーダイオードD3のカソード側は、絶縁膜16(薄膜部18)によって電気的に開放されている。つまり、疑似ツェナーダイオードD3は、電気的に動作し得ない。
図6(b)に示すように、第1および第2引出し電極22,24には、それぞれ5つのキャパシタCが寄生容量として並列に接続されている。本実施形態では、全てのn+型拡散領域13(ダイオード領域14および疑似ダイオード領域15)が、等しい容量成分(本実施形態では、1pF。)を有している。
このように、理論上では、第1および第2ツェナーダイオードD1,D2における寄生容量は、端子間容量Ctの増加に寄与するものの、疑似ツェナーダイオードD3における寄生容量は、端子間容量Ctの増加に寄与しない。したがって、予め定められた複数のn+型拡散領域13の範囲内において、ダイオード領域14および疑似ダイオード領域15の構成比率を調節することにより、端子間容量Ctの値を調節できることが分かる。
図7は、ダイオード領域14および疑似ダイオード領域15の配置例を説明するための模式的な平面図である。
図7(a)に示す配置例1は、第3列目にのみ、すなわち素子領域3の中央部のみにダイオード領域14が設定されており、それ以外の列には、疑似ダイオード領域15が設定されている。配置例2における端子間容量Ctの理論値は3pFである。
図7(e),(f)に示す配置例5,6に示す配置例では、素子領域3の第1列目および第5列目にもダイオード領域14が設定されている。配置例5,6の順に、ダイオード領域14の個数が多く設定されている。配置例5における端子間容量Ctの理論値は、11pFであり、配置例6における端子間容量Ctの理論値は、14pFである。
また、各配置例1〜6を参照すれば、各n+型拡散領域13は、平面視において、互いに対称に構成されている。より具体的には、ダイオード領域14および疑似ダイオード領域15は、平面視において、素子形成面4の中央部(たとえば、重心)に対して点対称に構成されている。すなわち、素子形成面4に直交する所定の鉛直軸線周りに半導体基板2を180度回転させた場合、ダイオード領域14および疑似ダイオード領域15の位置は、回転前におけるダイオード領域14および疑似ダイオード領域15の位置と一致している。また、配置例1,4を参照すれば、ダイオード領域14および疑似ダイオード領域15は、平面視において、第3行目を通る直線に対して、互いに線対称に形成されている。
図8は、図7に示す各配置例1〜6のn+型拡散領域13の面積、および端子間容量Ctを示す表である。図9は、図8の結果を反映させたグラフである。
図8および図9に示すように、ダイオード領域14の個数が多く設定されるにつれて、端子間容量Ctも増加している。また、n+型拡散領域13を全く形成しない場合の端子間容量Ctは、1.71pFある。この端子間容量Ct(=1.71pF)を、各理論値に加えると、概ね、測定値と一致した結果が得られた(たとえば、配置例1の場合、1.71pF+3.0pF=4.71pF≒4.69pFである)。
第1および第2ツェナーダイオードD1,D2の各寄生容量は、端子間容量Ctの増加に寄与するものの、疑似ダイオード領域15の寄生容量は、端子間容量Ctの増加に寄与することが殆どない。したがって、端子間容量Ctに寄与するダイオード領域14と端子間容量Ctに寄与しない疑似ダイオード領域15との構成比率を調節することにより、予め定められた複数のn+型拡散領域13の範囲内において、端子間容量Ctの値を調節できる。
また、半導体基板2がp型の半導体基板であるので、半導体基板2上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型の半導体基板2は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをp型の半導体基板2のいずれの箇所からも切り出すことができる。よって、p型の半導体基板2を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図10は、図1に示す双方向ツェナーダイオード1の製造工程の一例を説明するためのフローチャートである。図11は、図10の製造工程に適用される半導体ウエハ32の模式的な平面図である。図12A〜図12Dは、図10に示す製造工程の一工程を説明するための模式的な断面図である。図13Aおよび図13Bは、図10に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図12A〜図12Dでは、ダイオード領域14および疑似ダイオード領域15が形成される領域を部分的に拡大して示している。また、図13Aおよび図13Bでは、n+型拡散領域13の図示を省略して示している。
半導体ウエハ32の表面には、複数の双方向ツェナーダイオード1が形成されるチップ領域31が、行列状に配列されて設定されている。互いに隣り合うチップ領域31の間には、境界領域30が設けられている。境界領域30は、略一定の幅を有する帯状の領域であり、直交する2方向に延びて格子状に形成されている。
次に、コンタクト孔17に整合する開口を有するレジストマスクが絶縁膜16の上に形成される(ステップS6:コンタクト孔形成)。レジストマスクを介するエッチングによって、絶縁膜16にコンタクト孔17が形成される。その後、レジストマスクが剥離される。
次に、図12Dに示すように、複数のn+型拡散領域13のうち、疑似ダイオード領域15とすべき領域を選択的に覆うレジストマスク36が絶縁膜16上に形成される。次に、レジストマスク36を介するエッチングにより(ステップS8:薄膜部形成)、各n+型拡散領域13(ダイオード領域14)を覆う薄膜部18が除去される。これにより、絶縁膜16に凹部16aおよびコンタクト孔17が形成される。また、これと同時に、後の工程で、第1および第2電極9,10に電気的に接続されるダイオード領域14と、第1および第2電極9,10から電気的に分離される疑似ダイオード領域15とが形成される。
次に、たとえば、パッド開口26,27を埋め戻すように、導電材料(たとえばNi層)がめっき成膜される(ステップS17:電極形成)。これにより、第1および第2接続電極9a,10aが形成される。
次に、CVD法によって、窒化シリコンからなるパッシベーション膜11bを、半導体ウエハ32の表面に形成する。このとき、パッシベーション膜11bは、切断用の溝37の内周面(底面および側面)の全域に形成される。
なお、前述の製造工程では、ステップS6のコンタクト孔形成工程において、全てのn+型拡散領域13を露出させるコンタクト孔17を形成する方法について述べたが、ダイオード領域14のみを選択的に露出させるコンタクト孔17を形成するようにしてもよい。この製造工程であれば、ステップS7の熱酸化処理工程およびステップS8の薄膜部形成工程を省略できる。
<第1参考例>
図14は、第1参考例に係る双方向ツェナーダイオード101の模式的な斜視図である。
半導体基板102は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域103が設定されている。以下では、素子領域103が設定された面を素子形成面104といい、その反対側の面を裏面105という。
なお、半導体基板102では、素子形成面104および側面のそれぞれの全域がパッシベーション膜111a,111bで覆われている。また、素子形成面104上のパッシベーション膜111aの全域を覆うように樹脂膜112が形成されている。そのため、厳密には、図14では、素子形成面104および側面のそれぞれの全域は、パッシベーション膜111a,111bおよび樹脂膜112の内側(裏側)に位置していて、外部に露出されていない。パッシベーション膜111a,111bおよび樹脂膜112については、以降で詳説する。
各セル103Aは、平面視略長方形状に区画されており、その内方部に第1拡散領域114または第2拡散領域115が一つずつ形成されている。第1および第2拡散領域114,115は、各セル103Aにおいて、行方向に沿って延びるように平面視略矩形状に形成されている。より具体的に、各第1および第2拡散領域114,115は、同一の面積を有しており、4隅が切除された長方形状に形成されている。なお、セル103Aとは、第1および第2拡散領域114,115を規則的に配置するために定められた仮想的な領域であり、むろん、12行×5列以上からなる複数のセル103Aを素子領域103に設定してもよい。
第2接続電極110a側から第1接続電極109a側に向けて順に第1列目、第2列目、・・・第5列目と定義すると、第1および第2拡散領域114,115は、第1列目〜第5列目の各列方向において、互いに隣り合うように形成されている。
第1パッド121は、素子形成面104の一端部側に平面視略矩形状に形成されている。第1パッド121に第1接続電極109aが接続されている。これにより、第1引出し電極122は、第1パッド121を介して第1接続電極109aに電気的に接続されている。
第2電極110は、第2接続電極110aと、第2接続電極110aに電気的に接続された第2電極膜120とを含む。第2電極膜120は、さらに、第2パッド123と、第2パッド123と一体的に形成された第2引出し電極124とを有している。
第2引出し電極124は、第2パッド123から行方向に沿って直線状に形成されている。より具体的には、第2引出し電極124は、第2パッド123から素子領域103における偶数行に向けて直線状に形成されている。つまり、第2引出し電極124は、第1引出し電極122の長手方向に沿って、櫛歯形状に形成されている。これにより、第1および第2電極膜119,120は、第1および第2引出し電極122,124が互いに噛み合う櫛歯形状に形成されている。また、第2引出し電極124は、第2拡散領域115の幅よりも広く形成されていて、第2拡散領域115を覆うように形成されている。第2引出し電極124は、第2拡散領域115から第2パッド123まで間の至るところで一様な幅を有している。
第1および第2電極膜119,120は同一の導電材料からなっており、たとえば、Al,AlCu,AlSiCu等を例示できる。第1および第2電極109,110は、絶縁膜116上において、第1および第2電極膜119,120の各周縁部を縁取るスリット125によって、電気的に分離されている。
パッシベーション膜111aおよび樹脂膜112には、第1および第2パッド121,123を選択的に露出させるパッド開口126,127が形成されている。パッド開口126,127を埋め戻すように第1および第2接続電極109a,110aが形成されている。第1および第2接続電極109a,110aは、一層の導電材料(たとえばNi層)からなる。第1および第2接続電極109a,110aは、樹脂膜112の表面から突出するように形成されている。
図19は、図15に示す第1および第2拡散領域114,115を含む領域を拡大した平面図である。
図19に示すように、第1および第2拡散領域114,115の列方向の幅W101は、5μm〜15μm(第1参考例では、9μm)であり、行方向の幅W102は、20μm〜40μm(第1参考例では、28.8μm)である。また、第1および第2拡散領域114,115間の幅W103は、5μm〜25μmであってもよい。
また、第1および第2引出し電極122,124の列方向の各幅W107は、10μm〜20μm(第1参考例では、14μm)である。当該平面視において、第1および第2拡散領域114,115の周縁部から第1および第2引出し電極122,124のスリット125までの幅W108は、2.5μm程度であってもよい。また、スリット125間の幅W109は、3μm〜10μmであってもよい。
図20(a)は、図14に示す双方向ツェナーダイオード101の電気的構造を説明するための電気回路図であり、図20(b)は、図14に示す双方向ツェナーダイオード101の端子間容量Ct(第1電極109および第2電極110間の総容量)を説明するための電気回路図である。なお、図20(a),(b)は、互いに隣り合う一対の第1および第2引出し電極122,124を抜き出して、電気回路図に直した図である。
つまり、第1および第2引出し電極122,124は、それぞれ5pFの寄生容量を有している。また、一対の第1および第2引出し電極122,124は、互いに直列に接続されている。したがって、一対の第1および第2引出し電極122,124は、2.5pFの寄生容量を有している。
第1参考例では、代表例に加えて、第1および第2拡散領域114,115の配置を変更したものを複数用意して、端子間容量Ct、ピークパルス電力(Ppk:Peak Pulse Power)、ESD(Electrostatic Discharge)耐量を調べた。以下、図21において参考例に係る双方向ツェナーダイオード150の構成を説明した後、第1参考例に係る双方向ツェナーダイオード101の配置例および評価結果について説明する。
参考例に係る双方向ツェナーダイオード150が、第1参考例に係る双方向ツェナーダイオード101と異なる点は、第1拡散領域114および第2拡散領域115が素子領域103に1つずつ形成されている点である。図21において、図14〜図20に示された各部に対応する部分には同一の参照符号を付して、その説明を省略する。
このように、参考例に係る双方向ツェナーダイオード150では、比較的に大きな面積を有する第1および第2拡散領域114,115が形成されている。
図22(a)〜図22(g)は、順に配置例101、配置例102、・・・配置例107を示す平面図である。配置例101、配置例102、・・・配置例107の順に、第1および第2拡散領域114,115の個数を減らして形成している。なお、図22(a)に示す配置例101は、図14〜図20において述べた代表例である。
図25のグラフをピークパルス電力Ppk対第1および第2拡散領域114,115の各周囲長に直したものが、図26のグラフである。
各配置例101〜107における第1および第2拡散領域114,115の個数と、端子間容量Ctとの関係を図27に示す。図27は、端子間容量Ct対第1および第2拡散領域114,115の個数を示すグラフである。
以上のように、第1参考例によれば、複数の第1および第2拡散領域114,115によって、複数の第1および第2ツェナーダイオードD101,D102からなる1つの双方向ツェナーダイオード101が形成されている。
また、半導体基板102がp型の半導体基板であるので、半導体基板102上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型の半導体基板102は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをp型の半導体基板102のいずれの箇所からも切り出すことができる。よって、p型の半導体基板102を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図28は、図14に示す双方向ツェナーダイオード101の製造工程の一例を説明するためのフローチャートである。図29は、図28の製造工程に適用される半導体ウエハ132の模式的な平面図である。図30Aおよび図30Bは、図28に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図30Aおよび図30Bでは、第1および第2拡散領域114,115の図示を省略して示している。
半導体ウエハ132の表面134には、複数の双方向ツェナーダイオード101が形成されるチップ領域131が、行列状に配列されて設定されている。互いに隣り合うチップ領域131の間には、境界領域130が設けられている。境界領域130は、略一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。
次に、コンタクト孔117に整合する開口を有するレジストマスクが絶縁膜116の上に形成される(ステップS106:コンタクト孔形成)。レジストマスクを介するエッチングによって、絶縁膜116にコンタクト孔117が形成される。その後、レジストマスクが剥離される。
次に、図30Aに示すように、境界領域130(図29も併せて参照)に切断用の溝137を形成するためのレジストパターン138が形成される(ステップS116:レジストマスク形成)。レジストパターン138は、境界領域130に整合する格子状の開口を有している。レジストパターン138を介してプラズマエッチングが行われる(ステップS117:溝形成)。これにより、半導体ウエハ132が表面134から所定の深さまでエッチングされて、境界領域130に沿った切断用の溝137が形成される。
次に、CVD法によって、窒化シリコンからなるパッシベーション膜111bを、半導体ウエハ132の表面に形成する。このとき、パッシベーション膜111bは、切断用の溝137の内周面(底面および側面)の全域に形成される。
<第2参考例>
図31は、第2参考例に係る双方向ツェナーダイオード201の模式的な斜視図である。
半導体基板202は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域203が設定されている。以下では、素子領域203が設定された面を素子形成面204といい、その反対側の面を裏面205という。
なお、半導体基板202では、素子形成面204および側面のそれぞれの全域がパッシベーション膜211a,211bで覆われている。また、素子形成面204上のパッシベーション膜211aの全域を覆うように樹脂膜212が形成されている。そのため、厳密には、図31では、素子形成面204および側面のそれぞれの全域は、パッシベーション膜211a,211bおよび樹脂膜212の内側(裏側)に位置していて、外部に露出されていない。パッシベーション膜211a,211bおよび樹脂膜212については、以降で詳説する。
<第1配置例>
図32は、図31に示す双方向ツェナーダイオード201の第1配置例を示す模式的な平面図である。図33は、図32に示す第1拡散領域214および第2拡散領域215の配置を示す平面図である。図34は、図32に示す切断面線XXXIV-XXXIVから見た断面図である。図35は、図32に示す切断面線XXXV-XXXVから見た断面図である。なお、図32〜図35では、第1配置例の一配置例を代表例として示している。
各セル203Aは、平面視略長方形状に区画されており、その内方部に第1拡散領域214または第2拡散領域215が一つずつ形成されている。第1および第2拡散領域214,215は、各セル203Aにおいて、行方向に沿って延びる平面視略矩形状に形成されている。より具体的に、各第1および第2拡散領域214,215は、同一の面積を有しており、4隅が切除された長方形状に形成されている。なお、セル203Aとは、第1および第2拡散領域214,215を規則的に配置するために定められた仮想的な領域であり、むろん、12行×5列以上からなる複数のセル203Aを有する素子領域203に設定してもよい。
半導体基板202の素子形成面204には、絶縁膜216(図31〜図33では図示せず)が形成されている。絶縁膜216は、たとえば、シリコン酸化膜である。絶縁膜216には、第1および第2拡散領域214,215を選択的に露出させるコンタクト孔217が形成されている(図32および図33の一点鎖線部も併せて参照)。
第1パッド221は、素子形成面204の一端部側に平面視略矩形状に形成されている。第1パッド221に第1接続電極209aが接続されている。これにより、第1引出し電極222は、第1パッド221を介して第1接続電極209aに電気的に接続されている。
第2パッド223は、素子形成面204の他端部(第1パッド221と反対側の端部)に平面視略矩形状に形成されている。第2パッド223に第2接続電極210aが接続されている。これにより、第2引出し電極224は、第2パッド223を介して第2接続電極210aに電気的に接続されている。
図34および図35に示すように、絶縁膜216上には、第1および第2電極膜219,220を覆うようにパッシベーション膜211aおよび樹脂膜212がこの順に形成されている。また、半導体基板202の側面には、パッシベーション膜211bが形成されている。パッシベーション膜211a,211bは、たとえば窒化シリコンからなり、樹脂膜212は、たとえばポリイミドからなる。
パッシベーション膜211aおよび樹脂膜212には、第1および第2パッド221,223を選択的に露出させるパッド開口226,227が形成されている。このパッド開口226,227を埋め戻すように第1および第2接続電極209a,210aが形成されている。第1および第2接続電極209a,210aは、一層の導電材料(たとえばNi層)からなる。第1および第2接続電極209a,210aは、樹脂膜212の表面から突出するように形成されている。
図36は、図32に示す第1および第2拡散領域214,215を含む領域を拡大した平面図である。
図36に示すように、第1および第2拡散領域214,215の列方向の幅W201は、5μm〜15μm(第2参考例では、9μm)であり、行方向の幅W202は、20μm〜40μm(第2参考例では、28.8μm)である。また、第1および第2拡散領域214,215間の幅W203は、5μm〜25μm(第2参考例では、12.5μm)である。
また、第1および第2引出し電極222,224の列方向の各幅W207は、10μm〜20μm(第2参考例では、14μm)である。当該平面視において、第1および第2拡散領域214,215の周縁部から第1および第2引出し電極222,224のスリット125までの幅W208は、2.5μm程度であってもよい。また、スリット125間の幅W209は、3μm〜10μmであってもよい。
図37は、図31に示す双方向ツェナーダイオード201の内部の電気的構造を説明するための電気回路図である。
図37に示すように、複数の第1ツェナーダイオードD201および複数の第2ツェナーダイオードD202によって、1つの双方向ツェナーダイオード201が構成されている。第1ツェナーダイオードD201は、半導体基板202とpn接合された各第1拡散領域214に形成されている(図34および図35参照)。各第1ツェナーダイオードD201のカソードは、第1接続電極209aに対して共通に接続されている(カソードコモン)。また、第2ツェナーダイオードD202は、半導体基板202とpn接合された各第2拡散領域215に形成されている(図34および図35参照)。各第2ツェナーダイオードD202のカソードは、第2接続電極210aに対して共通に接続されている(カソードコモン)。
<第1配置例の評価>
第1配置例では、代表例に加えて、第1および第2拡散領域214,215の配置をさらに変更したものを複数用意して、ピークパルス電力(Ppk:Peak Pulse Power)、端子間容量Ct(第1電極209および第2電極210間の総容量)、およびESD(Electrostatic Discharge)耐量を調べた。以下、図38〜図41を参照して、より具体的に説明する。
図38(a)〜図38(c)は、順に配置例201、配置例202、および配置例203を示す平面図である。なお、図38(a)に示す配置例201は、図31〜図37において説明した第1配置例の代表例である。
図38(c)に示す配置例203が、前述の代表例(配置例201)と異なる点は、中央拡散領域群228および補助拡散領域群229が形成されていない点である。より具体的に、第1および第2拡散領域214,215は、素子領域203における第3列目以外の列に形成されている。第1列目および第2列目には、第2拡散領域215が列方向に沿って形成されており、第4列目および第5列目には、第1拡散領域214が列方向に沿って形成されている。第2列目に形成された第2拡散領域215の総数は、第1列目に形成された第2拡散領域215の総数よりも1つ少ない(第2列目の3行目参照)。同様に、第4列目に形成された第1拡散領域214の総数は、第5列目に形成された第1拡散領域214の総数よりも1つ少ない(第4列目の11行目参照)。
図39の表に示すように、配置例201〜203は、第1および第2拡散領域214,215の各面積および各周囲長がいずれも同一になるように形成されている。第1および第2拡散領域214,215の各面積は11585μm2であり、第1および第2拡散領域214,215の各周囲長は872μmである。
双方向ツェナーダイオード201の端子間容量Ctは、第1および第2拡散領域214,215の各面積に依存している。すなわち、第1および第2拡散領域214,215の各面積の増加に伴い端子間容量Ctも増加し、第1および第2拡散領域214,215の各面積の減少に伴い端子間容量Ctも減少する。
図39の表および図41のグラフに示すように、配置例201〜203によれば、30W〜38Wのピークパルス電力Ppkを実現できている。この結果から、第1および第2拡散領域214,215の各面積を固定することにより、不所望な端子間容量Ctの増加を確実に抑制しつつ、良好なピークパルス電力Ppkを達成できることが確認できた。
また、配置例201〜203によれば、10kV〜20kV(より具体的には、10.5V〜18.0V)のESD耐量を実現できる。したがって、ESD耐量の下限値を8kV以上と規定するIEC61000−4−2(国際規格)に準拠できる。
また、半導体基板202がp型の半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型の半導体基板202は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをp型の半導体基板202のいずれの箇所からも切り出すことができる。よって、p型の半導体基板202を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
<第1配置例の製造方法>
図43は、図31に示す双方向ツェナーダイオード201の製造工程の一例を説明するためのフローチャートである。図44は、図43の製造工程に適用される半導体ウエハ232の模式的な平面図である。図45Aおよび図45Bは、図43に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図45Aおよび図45Bでは、第1および第2拡散領域214,215の図示を省略して示している。
半導体ウエハ232の表面234には、複数の双方向ツェナーダイオード201が形成されるチップ領域231が、行列状に配列されて設定されている。互いに隣り合うチップ領域231の間には、境界領域230が設けられている。境界領域230は、略一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。
次に、コンタクト孔217に整合する開口を有するレジストマスクが絶縁膜216の上に形成される(ステップS206:コンタクト孔形成)。レジストマスクを介するエッチングによって、絶縁膜216にコンタクト孔217が形成される。その後、レジストマスクが剥離される。
次に、図45Aに示すように、境界領域230(図44も併せて参照)に切断用の溝237を形成するためのレジストパターン238が形成される(ステップS216:レジストマスク形成)。レジストパターン238は、境界領域230に整合する格子状の開口を有している。レジストパターン238を介してプラズマエッチングが行われる(ステップS217:溝形成)。これにより、半導体ウエハ232が表面234から所定の深さまでエッチングされて、境界領域230に沿った切断用の溝237が形成される。
次に、CVD法によって、窒化シリコンからなるパッシベーション膜211bを、半導体ウエハ232の表面に形成する。このとき、パッシベーション膜211bは、切断用の溝237の内周面(底面および側面)の全域に形成される。
<第2配置例>
図46は、図31に示す双方向ツェナーダイオード201の第2配置例を示す模式的な平面図である。図47は、図46に示す第1拡散領域214、第2拡散領域215、および疑似ダイオード領域213の配置を示す平面図である。図48は、図46に示す切断面線XLVIII-XLVIIIから見た断面図である。なお、図46〜図48は、第2配置例の一配置例を代表例として示すものである。
第2配置例における半導体基板202の素子領域203(素子形成面204)には、複数の第1拡散領域214および複数の第2拡散領域215に加えて、複数の疑似ダイオード領域213が規則的に整列するように形成されている。疑似ダイオード領域213は、第1および第2拡散領域214,215と同一の深さおよび同一濃度で形成されており、半導体基板202との間でpn接合を形成している。
より具体的に、疑似ダイオード領域213は、図47に示すように、第1列目および第5列目の列方向に沿って形成されている。また、第2列目および第4列目においては、疑似ダイオード領域213は、補助拡散領域群229が形成されたセル203A以外のセル203A(列方向に関して、中央拡散領域群228の両端部側)に形成されている。セル203Aの内方部において、疑似ダイオード領域213は、第1および第2拡散領域214,215と同一の形状で形成されている。
疑似ダイオード領域213を覆う第1引出し電極222は、絶縁膜216の凹部216a内に入り込み、薄膜部218を挟んで疑似ダイオード領域213と対向している。一方、疑似ダイオード領域213を覆う第2引出し電極224は、絶縁膜216の凹部216a内に入り込み、薄膜部218を挟んで疑似ダイオード領域213と対向している。これにより、疑似ダイオード領域213は、第1および第2接続電極209a,210aから電気的に分離されている。
次に、図49を参照して、第2配置例の電気的構造について説明する。図49は、第2配置例の電気的構造を説明するための電気回路図である。なお、図49は、互いに隣り合う一対の第1および第2引出し電極222,224を抜き出して、電気回路図に直した図である。
図50は、第2配置例における第1拡散領域214、第2拡散領域215、および疑似ダイオード領域213の配置例を説明するための模式的な平面図である。
図50(b),(c)に示す配置例205,206は、各々前述の図38(b),(c)に示す第1配置例の配置例202,203に対応しており、疑似ダイオード領域213が形成されている点が異なっている。その他の構成は、前述の配置例202,203と同様である。
<第2配置例の評価>
図51は、図50に示す各配置例204〜206の仕様および電気的特性を示す表である。図52は、図51の表に示す端子間容量Ctを反映させたグラフである。図53は、図51の表に示すピークパルス電力Ppkを反映させたグラフである。図54は、図51の表に示すESD耐量を反映させたグラフである。
また、図51の表および図52のグラフに示すように、配置例204〜206の端子間容量Ctは、前述の第1配置例と同様に、7.1pF以下(より具体的には、6.8pF<端子間容量Ct<7.1pF)の端子間容量Ctを実現できている。また、図51の表および図53のグラフに示すように、配置例204〜206によれば、7.1pF以下の端子間容量Ctを確保しつつ、30W〜38W(より具体的には、32W〜34W)のピークパルス電力Ppkを実現できている。
このように、素子領域203に疑似ダイオード領域213を形成している場合であっても、前述の第1配置例と同様の効果を達成できることが確認できた。
<第2配置例の製造方法>
第2配置例のような双方向ツェナーダイオード201を製造するには、図43に示すステップS204のn型不純物注入の工程の際に、素子領域203の全てのセル203Aにn+型拡散領域を形成する。そして、ステップS206のコンタクト孔形成の工程の後、ステップS207の電極膜形成の工程に先立って、疑似ダイオード領域213を覆う薄膜部218を形成する工程を追加すれば良い。
次に、レジストマスクを介するエッチングにより、n+型拡散領域(第1および第2拡散領域214,215)を覆う薄膜部218が選択的に除去される。これにより、絶縁膜216に凹部216aおよびコンタクト孔217が形成される。また、これと同時に、後の工程で、第1および第2電極209,210に電気的に接続される第1および第2拡散領域214,215と、第1および第2電極209,210から電気的に分離される疑似ダイオード領域213とが形成される。その後、ステップS207〜ステップS218が順に実行されて、疑似ダイオード領域213を含む双方向ツェナーダイオード201が形成される。
なお、第2配置例の製造工程では、ステップS206のコンタクト孔形成工程において、全てのn+型拡散領域を露出させるコンタクト孔217を形成する方法について述べたが、ステップS206のコンタクト孔形成工程において、第1および第2拡散領域214,215のみを選択的に露出させるコンタクト孔217を形成するようにしてもよい。この製造工程であれば、前述の熱酸化処理工程および薄膜部形成工程を省略できる。
<第3参考例>
図55は、第3参考例に係る双方向ツェナーダイオード301の模式的な斜視図である。
半導体基板302は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域303が設定されている。以下では、素子領域303が設定された面を、素子形成面304といい、その反対側の面を裏面305という。
半導体基板302は、p+型の半導体基板302(シリコン基板)である。素子領域303における半導体基板302の表面部(素子形成面304)には、n+型の複数の第1拡散領域314と、n+型の複数の第2拡散領域315とが形成されている。第1および第2拡散領域314,315は、同一の深さおよび同一の不純物濃度で形成されており、半導体基板302との間でpn接合を形成している。図57に示すように、複数の第1および第2拡散領域314,315は、素子領域303において規則的に整列するように形成されている。
各セル303Aは、平面視略長方形状に区画されており、その内方部に第1拡散領域314または第2拡散領域315が一つずつ形成されている。第1および第2拡散領域314,315は、各セル303Aにおいて、行方向に沿って延びるように平面視略矩形状に形成されている。より具体的に、各第1および第2拡散領域314,315は、同一の面積を有しており、4隅が切除された略矩形状に形成されている。なお、セル303Aとは、第1および第2拡散領域314,315を規則的に配置するために定められた仮想的な領域であり、むろん、12行×5列以上からなる複数のセル303Aを素子領域303に設定してもよい。
より具体的には、第2接続電極310a側から第1接続電極309a側に向けて順に第1列目、第2列目、・・・第5列目と定義すると、素子領域303の第3列目の列方向に沿って、複数の第1拡散領域314および複数の第2拡散領域315が形成されている。第1拡散領域314が奇数行に配置されており、第2拡散領域315が偶数行に配置されている。つまり、第1および第2拡散領域314,315は、列方向に沿って、交互に配列されている。
第1パッド321は、素子形成面304の一端部側に平面視略矩形状に形成されている。第1パッド321に第1接続電極309aが接続されている。これにより、第1引出し電極322は、第1パッド321を介して第1接続電極309aに電気的に接続されている。
第2パッド323は、素子形成面304の他端部(第1パッド321と反対側の端部)に平面視略矩形状に形成されている。第2パッド323に第2接続電極310aが接続されている。これにより、第2引出し電極324は、第2パッド323を介して第2接続電極310aに電気的に接続されている。
第2引出し電極324の先端部は、角部が切除された略矩形状に形成されていて、素子領域303の第5列目を横切って、第1電極309に近接する位置に配置されている。すなわち、平面視において、第2拡散領域315が、第2引出し電極324の長手方向の中央部の領域に形成されている。第2拡散領域315を覆う第2引出し電極324は、コンタクト孔317内に入り込み、当該第2拡散領域315との間でオーミック接触を形成している。
絶縁膜316上には、第1および第2電極膜319,320を覆うようにパッシベーション膜311aおよび樹脂膜312がこの順に形成されている。また、半導体基板302の側面には、パッシベーション膜311bが形成されている。パッシベーション膜311a,311bは、たとえば窒化シリコンからなり、樹脂膜312は、たとえばポリイミドからなる。パッシベーション膜311a,311bおよび樹脂膜312は、保護膜を構成しており、第1および第2引出し電極322,324および素子形成面304への水分の浸入を抑制または防止すると共に、外部からの衝撃等を吸収し、双方向ツェナーダイオード耐久性の向上に寄与している。
図60に示すように、第1および第2拡散領域314,315の列方向の幅W301は、5μm〜15μm(第3参考例では、9μm)であり、行方向の幅W302は、20μm〜40μm(第3参考例では、28.8μm)である。また、第1および第2拡散領域314,315間の幅W303は、5μm〜25μmであってもよい。
また、第1および第2引出し電極322,324の列方向の各幅W307は、10μm〜20μm(第3参考例では、14μm)である。当該平面視において、第1および第2拡散領域314,315の周縁部から第1および第2引出し電極322,324のスリット325までの幅W308は、2.5μm程度であってもよい。また、スリット325間の幅W309は、3μm〜10μmであってもよい。
図61は、図55に示す双方向ツェナーダイオード301の電気的構造を説明するための電気回路図である。
図61に示すように、複数の第1ツェナーダイオードD301および複数の第1ツェナーダイオードD302によって、1つの双方向ツェナーダイオード301が構成されている。第1ツェナーダイオードD301は、半導体基板302とpn接合された各第1拡散領域314に形成されている(図58および図59参照)。各第1ツェナーダイオードD301のカソードは、第1接続電極309aに対して共通に接続されている(カソードコモン)。また、第1ツェナーダイオードD302は、半導体基板302とpn接合された各第2拡散領域315に形成されている(図58および図59参照)。各第1ツェナーダイオードD302のカソードは、第2接続電極310aに対して共通に接続されている(カソードコモン)。
図62は、図55に示す双方向ツェナーダイオード301の仕様を示す表である。図63は、図62の表に示すESD耐量を反映させたグラフである。図64は、図62の表に示す逆降伏電圧Vbrを反映させたグラフである。図65は、図62の表に示すピークパルス電力Ppkを反映させたグラフである。
図62の表に示すように、第1および第2拡散領域314,315の各面積および各周囲長がいずれも同一になるように形成されている。第1および第2拡散領域314,315の各周囲長は、476μmであり、第1および第2拡散領域314,315の各面積は、6319μm2である。
また、第1拡散領域314の面積とは、半導体基板302の素子形成面304を法線方向から見た平面視において、半導体基板302と第1拡散領域314との境界線によって取り囲まれた領域の総面積を意味する。同様に、第2拡散領域315の面積とは、半導体基板302の素子形成面304を法線方向から見た平面視において、半導体基板302と第2拡散領域315との境界線によって取り囲まれた領域の総面積を意味する。
図62の表および図63のグラフに示すように、配置例301〜306は、いずれも11.0kV〜12.0kVのESD耐量を実現できており、第1および第2拡散領域314,315の間の幅W303の変動による大幅な変化は見受けられない。よって、ESD耐量は、第1および第2拡散領域314,315の間の幅W303に依存していないことが分かる。
配置例301〜306によれば、第1および第2拡散領域314,315の各面積は、いずれも同一の値に固定されている。そのため、ピークパルス電力Ppkと端子間容量Ctとの間に背反の関係が生じることを効果的に抑制できる。このことから、第1および第2拡散領域314,315間の幅W303の調整のみによって、良好なピークパルス電力Ppkを達成できることが分かる。
また、第1および第2拡散領域314,315は、同一の周囲長で形成されている。これにより、第1および第2拡散領域314,315のESD耐量を実質的に同一にすることができる。また、第1および第2拡散領域314,315の各周囲長を476μmに設定することにより、11.5kV〜12.0kVのESD耐量を実現できる。したがって、ESD耐量の下限値を8kV以上と規定するIEC61000−4−2(国際規格)に準拠できる双方向ツェナーダイオード301を提供できる。
<双方向ツェナーダイオード301の製造工程>
図66は、図55に示す双方向ツェナーダイオード301の製造工程の一例を説明するためのフローチャートである。図67は、図66の製造工程に適用される半導体ウエハ332の模式的な平面図である。図68Aおよび図68Bは、図66に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図68Aおよび図68Bでは、第1および第2拡散領域314,315の図示を省略して示している。
半導体ウエハ332の表面334には、複数の双方向ツェナーダイオード301が形成されるチップ領域331が、行列状に配列されて設定されている。互いに隣り合うチップ領域331の間には、境界領域330が設けられている。境界領域330は、略一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。
次に、コンタクト孔317に整合する開口を有するレジストマスクが絶縁膜316の上に形成される(ステップS306:コンタクト孔形成)。レジストマスクを介するエッチングによって、絶縁膜316にコンタクト孔317が形成される。その後、レジストマスクが剥離される。
次に、図68Aに示すように、境界領域330(図67も併せて参照)に切断用の溝337を形成するためのレジストパターン338が形成される(ステップS316:レジストマスク形成)。レジストパターン338は、境界領域330に整合する格子状の開口を有している。レジストパターン338を介してプラズマエッチングが行われる(ステップS317:溝形成)。これにより、半導体ウエハ332が表面334から所定の深さまでエッチングされて、境界領域330に沿った切断用の溝337が形成される。
次に、CVD法によって、窒化シリコンからなるパッシベーション膜311bを、半導体ウエハ332の表面334の全域に亘って形成する。このとき、パッシベーション膜311bは、切断用の溝337の内周面(底面および側面)の全域にも形成される。
<第4参考例>
図69は、第4参考例に係る双方向ツェナーダイオード401の模式的な斜視図である。
半導体基板402は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域403が設定されている。以下では、素子領域403が設定された面を素子形成面404といい、その反対側の面を裏面405という。
なお、半導体基板402では、素子形成面404および側面のそれぞれの全域がパッシベーション膜411a,411bで覆われている。また、素子形成面404上のパッシベーション膜411aの全域を覆うように樹脂膜412が形成されている。そのため、厳密には、図69では、素子形成面404および側面のそれぞれの全域は、パッシベーション膜411a,411bおよび樹脂膜412の内側(裏側)に位置していて、外部に露出されていない。パッシベーション膜411a,411bおよび樹脂膜412については、以降で詳説する。
半導体基板402は、p+型の半導体基板402(シリコン基板)である。素子領域403における半導体基板402の表面部(素子形成面404)には、n+型の複数の第1拡散領域414と、n+型の複数の第2拡散領域415とが形成されている。第1および第2拡散領域414,415は、同一の深さおよび同一の不純物濃度で形成されており、半導体基板402との間でpn接合を形成している。第1および第2拡散領域414,415は、その最深部の深さが、素子形成面404に対して2μm〜3μmである。複数の第1および第2拡散領域414,415は、図71に示すように、素子領域403において規則的に整列するように形成されている。
各セル403Aは、平面視略長方形状に区画されており、その内方部に第1拡散領域414または第2拡散領域415が一つずつ形成されている。第1および第2拡散領域414,415は、各セル403Aにおいて、行方向に沿って延びるように平面視略矩形状に形成されている。より具体的に、各第1および第2拡散領域414,415は、同一の面積を有しており、4隅が切除された長方形状に形成されている。なお、セル403Aとは、第1および第2拡散領域414,415を規則的に配置するために定められた仮想的な領域であり、むろん、12行×5列以上からなる複数のセル403Aを素子領域403に設定してもよい。
図70および図71を参照すれば、第1および第2拡散領域414,415は、平面視において、互いに対称に構成されている。より具体的には、第1および第2拡散領域414,415は、平面視において、素子形成面404の中央部(たとえば、重心)に対して点対称に構成されている。すなわち、素子形成面404に直交する所定の鉛直軸線周りに半導体基板402を180度回転させた場合、第1および第2拡散領域414,415の位置は、回転前における第1および第2拡散領域414,415の位置と一致している。
第1パッド421は、素子形成面404の一端部側に平面視略矩形状に形成されている。第1パッド421に第1接続電極409aが接続されている。これにより、第1引出し電極422は、第1パッド421を介して第1接続電極409aに電気的に接続されている。
第2パッド423は、素子形成面404の他端部(第1パッド421と反対側の端部)に平面視略矩形状に形成されている。第2パッド423に第2接続電極410aが接続されている。これにより、第2引出し電極424は、第2パッド423を介して第2接続電極410aに電気的に接続されている。
第2引出し電極424の先端部は、角部が切除された略矩形状に形成されていて、素子領域403の第5列目を横切って、第1電極409に間隔を隔てて近接する位置に配置されている。すなわち、平面視において、第2拡散領域415が、第2引出し電極424の長手方向の中央部の領域に形成されている。第2拡散領域415を覆う第2引出し電極424は、コンタクト孔417内に入り込み、当該第2拡散領域415との間でオーミック接触を形成している。
パッシベーション膜411aおよび樹脂膜412には、第1および第2パッド421,423を選択的に露出させるパッド開口426,427が形成されている。このパッド開口426,427を埋め戻すように第1および第2接続電極409a,410aが形成されている。第1および第2接続電極409a,410aは、一層の導電材料(たとえばNi層)からなる。第1および第2接続電極409a,410aは、樹脂膜412の表面から突出するように形成されている。
図74は、図70に示す第1および第2拡散領域414,415を拡大した平面図である。
図74に示すように、第1および第2拡散領域414,415の列方向の幅W401は、5μm〜15μm(第4参考例では、9μm)であり、行方向の幅W402は、20μm〜40μm(第4参考例では、28.8μm)である。また、第1および第2拡散領域414,415間の幅W403は、5μm〜25μm(第4参考例では、12.5μm)である。
また、第1および第2引出し電極422,424の列方向の各幅W407は、10μm〜20μm(第4参考例では、14μm)である。当該平面視において、第1および第2拡散領域414,415の周縁部から第1および第2引出し電極422,424のスリット425までの幅W408は、2.5μm程度であってもよい。また、スリット425間の幅W409は、3μm〜10μmであってもよい。
図75は、図69に示す双方向ツェナーダイオード401の電気的構造を説明するための電気回路図である。
図75に示すように、複数の第1ツェナーダイオードD401および複数の第2ツェナーダイオードD402によって、1つの双方向ツェナーダイオード401が構成されている。第1ツェナーダイオードD401は、半導体基板402とpn接合された各第1拡散領域414に形成されている(図72および図73参照)。各第1ツェナーダイオードD401のカソードは、第1接続電極409aに対して共通に接続されている(カソードコモン)。また、第2ツェナーダイオードD402は、半導体基板402とpn接合された各第2拡散領域415に形成されている(図72および図73参照)。各第2ツェナーダイオードD402のカソードは、第2接続電極410aに対して共通に接続されている(カソードコモン)。
図76は、図69に示す双方向ツェナーダイオード401の製造工程の一例を説明するためのフローチャートである。図77は、図76の製造工程に適用される半導体ウエハ432の模式的な平面図である。図78(a)〜(d)は、図76に示す一工程途中の構成を示す断面図である。図79Aおよび図79Bは、図76に示す裏面研磨および個片化工程を説明するための模式的な断面図である。図80は、第1および第2拡散領域414,415の濃度プロファイルを示す図である。なお、図79Aおよび図79Bでは、第1および第2拡散領域414,415の図示を省略して示している。
半導体ウエハ432の表面434には、複数の双方向ツェナーダイオード401が形成されるチップ領域431が、行列状に配列されて設定されている。互いに隣り合うチップ領域431の間には、境界領域430が設けられている。境界領域430は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。
図81は、AlSiCu電極膜とp+型半導体基板との間で形成されるオーミック接触を説明するための図である。図81には、比較のために、p+型シリコン基板上に形成する電極膜を、Ti膜、TiN膜およびAlCu膜を基板表面から順に積層した積層膜で構成した場合における同様の特性を曲線で示している。
次に、図79Aに示すように、境界領域430(図76も併せて参照)に切断用の溝437を形成するためのレジストパターン438が形成される(ステップS418:レジストマスク形成)。レジストパターン438は、境界領域430に整合する格子状の開口を有している。レジストパターン438を介してプラズマエッチングが行われる(ステップS419:溝形成)。これにより、半導体ウエハ432が表面434から所定の深さまでエッチングされて、境界領域430に沿った切断用の溝437が形成される。
次に、CVD法によって、窒化シリコンからなるパッシベーション膜411bを、半導体ウエハ432の表面434の全域に亘って形成する。このとき、パッシベーション膜411bは、切断用の溝437の内周面(底面および側面)の全域にも形成される。
双方向ツェナーダイオード401では、製造工程において、ステップS406の熱処理(ドライブイン処理)が行われる(図76参照)。この熱処理の温度および時間に応じて、逆降伏電圧Vbrが変化する。具体的には、熱処理時に半導体ウエハ432(半導体基板402)に加えられる熱量が多い程、逆降伏電圧Vbrが高くなる傾向がある。この傾向を利用して、逆降伏電圧Vbrを調整することができる。図82から理解されるように、逆降伏電圧Vbrは、不純物のドーズ量よりも、熱処理時の熱量に大きく依存している。
具体的には、半導体ウエハ432に導入されたn型不純物を活性化するための熱処理時の温度に対する逆降伏電圧Vbrの変化が示されており、曲線493は抵抗率の比較的低い(たとえば5mΩ)半導体ウエハを用いた場合の逆降伏電圧Vbrを示し、曲線494は抵抗率の比較的高い(たとえば15〜18mΩ)半導体ウエハを用いた場合の逆降伏電圧Vbrを示している。曲線493,494の比較から、逆降伏電圧Vbrが半導体ウエハの抵抗率に依存することが分かる。したがって、目的とする逆降伏電圧Vbrに応じて適切な抵抗率の半導体ウエハを適用することによって、逆降伏電圧Vbrを設計値に合わせることができる。
具体的には、半導体ウエハの抵抗率(Sub抵抗)に対する逆降伏電圧Vbrの変化が示されており、上側の曲線495は熱処理時に加えられる熱量が比較的多い(ドライブ条件:1100℃ 60min)場合の逆降伏電圧Vbrを示し、下側の曲線496は当該熱量が比較的少ない(ドライブ条件:1000℃ 60min)場合の逆降伏電圧Vbrを示している。曲線495,496およびその他のドライブ条件での結果から、10mΩ・cm以上の抵抗率を有する半導体ウエハを用いれば、6.5V以上の逆降伏電圧Vbrを発現できることが分かる。特に、25mΩ・cmの抵抗率を有する半導体ウエハを用いれば、8.2Vもの高い逆降伏電圧Vbrを発現できることが分かる。したがって、抵抗率が10mΩ・cm〜30mΩ・cmの半導体ウエハを使用し、2μm〜3μmの深さまでn型不純物が拡散するような条件でドライブイン処理すれば、双方向ツェナーダイオード401の逆降伏電圧Vbrを6.5V〜9.0Vに正確にコントロールすることができる。
<ツェナーダイオード>
図85は、参考例に係るツェナーダイオード450の模式的な平面図である。図86は、図85に示す切断面線LXXXVI-LXXXVIから見た断面図である。図85および図86において、図69〜図84に示された各部に対応する部分には同一の参照符号を付して、その説明を省略する。
ダイオードセルC401〜C404の各領域内における半導体基板402の表面部には、n+型領域451が形成されている。n+型領域451は、個々のダイオードセル毎に分離されている。n+型領域451は、同一の深さで形成されており、半導体基板402との間でpn接合を形成している。各n+型領域451は、その最深部の深さが、素子形成面404に対して2μm〜3μmである。このように、ダイオードセルC401〜C404は、ダイオードセル毎に分離されたpn接合をそれぞれ有している。
第1引出し電極422aは、第1パッド421から行方向に向けて引き出され、ダイオードセルC401,C403を覆うように形成されている。第1引出し電極422aは、ダイオードセルC401からダイオードセルC403を通って第1パッド421に至る直線に沿って直線状に形成されている。第1引出し電極422aは、絶縁膜416の表面からダイオードセルC401,C403のコンタクト孔417および凹部413内に入り込み、各凹部413内でダイオードセルC401,C403の各n+型領域451との間でオーミック接触を形成している。
第2引出し電極424は、絶縁膜416の表面からアノードコンタクト孔452の内方へと延びており、アノードコンタクト孔452内で半導体基板402との間でオーミック接触を形成している。第2引出し電極424は、スリット425に対応した間隔を開けて、第1引出し電極422a,422bを取り囲むように、絶縁膜416の表面に形成されている。これにより、第1および第2電極膜419,420は、第1引出し電極422a,422bおよび第2引出し電極424が、互いに噛み合う櫛歯形状に形成されている。
図87は、ツェナーダイオード450の電気的構造を示す電気回路図である。ダイオードセルC401〜C404によって4つのツェナーダイオードD404が形成されている。ツェナーダイオードD404は、カソード側が第1接続電極409aによって共通接続(カソードコモン)され、アノード側が第2接続電極410aによって共通接続(アノードコモン)されている。つまり、4つのツェナーダイオードD404が並列に接続されている。このようにして、全体として1つのダイオードとして機能するツェナーダイオード450が形成されている。
図88では、図76〜図84に示す逆降伏電圧Vbrの調整法を適用して製造したツェナーダイオード450の電気的特性を示している。なお、ツェナーダイオードにおけるツェナー電圧VZは、双方向ツェナーダイオードの逆降伏電圧Vbrに相当するものである。
以上の結果から、このようなピークパルス電力Ppkの向上効果は、前述の双方向ツェナーダイオード401についても得られることが分かる。以下、図90および図91を参照して、より具体的に説明する。
図90の表に示すように、双方向ツェナーダイオード401では、逆降伏電圧Vbrを増加させるに応じて、ピークパルス電力Ppkが向上しているのが分かる。より具体的には、逆降伏電圧Vbrが6.8V以上であれば、22.1W以上のピークパルス電力Ppkを達成できる。また、逆降伏電圧Vbrが7.5V〜8.9Vであれば、24.7W〜28.4Wのピークパルス電力Ppkを達成できる。
ている一方で、ESD耐量が減少している。これは、ステップS406の熱処理(図76参照)時における熱量の増加に伴って、第1および第2拡散領域414,415が横方向(つまり、半導体ウエハ432の深さ方向と直交する方向)に拡がるためであると考えられる。
以上のように、ステップS406のドライブイン処理の前に、ステップS405において熱酸化膜を形成することによって、半導体基板402(半導体ウエハ432)の表面部における不純物(n型不純物またはp型不純物)の濃度を小さくすることができる。しかも、使用される半導体基板402(半導体ウエハ432)の抵抗率が10mΩ・cm〜30mΩ・cmである。そのため、2μm〜3μmの深さまで不純物が拡散するようにドライブイン処理し、当該ドライブンイン処理時の熱量を半導体基板402(半導体ウエハ432)に与えることによって、逆降伏電圧Vbrが6.5V〜9.0Vの双方向ツェナーダイオード401を製造できる。
さらに、双方向ツェナーダイオード401によれば、6pF以下の比較的に低い端子間容量Ctを実現できる。これにより、優れたピークパルス電力Ppk、ESD耐量および端子間容量Ctを達成でき、信頼性を向上できる双方向ツェナーダイオード401を提供することができる。
たとえば、前述の実施形態において、樹脂膜12の表面から突出する第1および第2接続電極9a,10aの例について説明したが、第1および第2接続電極9a,10aは、パッド開口26,27の開口端から樹脂膜12の表面に跨るオーバラップ部を有していてもよい。また、第1および第2接続電極9a,10aは、樹脂膜12の表面よりも低い位置(半導体基板2に近い位置)に表面を有していてもよい。
また、前述の実施形態において、平面視矩形状のn+型拡散領域13に代えて、平面視円形状のn+型拡散領域13を複数形成するようにしてもよい。また、複数のn+型拡散領域13が互いに異なる形状で形成されていてもよい。この場合、複数のn+型拡散領域13は、互いに等しい寄生容量で形成されていてもよいし、互いに異なる寄生容量(たとえば、0.5pFの複数のn+型拡散領域13と、2pFの複数のn+型拡散領域13と)で形成されていてもよい。互いに異なる寄生容量で複数のn+型拡散領域13を形成する場合でも、各寄生容量の値を予め定めておけば、容易に端子間容量Ctを調節できる。
また、前述の実施形態において、各半導体部分の導電型を反転してもよい。すなわち、p型の部分をn型とし、n型の部分をp型としてもよい。
また、前述の第1参考例において、平面視矩形状の第1および第2拡散領域114,115に代えて、平面視円形状の第1および第2拡散領域114,115を複数形成してもよい。また、複数の第1および第2拡散領域114,115が互いに異なる形状で形成されていてもよい。この場合、複数の第1および第2拡散領域114,115は、互いに等しい寄生容量で形成されていてもよいし、互いに異なる寄生容量で形成されていてもよい。互いに異なる寄生容量で複数の第1および第2拡散領域114,115を形成する場合であっても、予め各寄生容量を定めておけば、容易に端子間容量Ctを調節できる。
たとえば、前述の第2参考例において、樹脂膜212の表面から突出する第1および第2接続電極209a,210aの例について説明したが、第1および第2接続電極209a,210aは、パッド開口226,227の開口端から樹脂膜212の表面に跨るオーバラップ部を有していてもよい。また、第1および第2接続電極209a,210aは、樹脂膜212の表面よりも低い位置(半導体基板202に近い位置)に表面を有していてもよい。
また、前述の第2参考例において、平面視矩形状の第1および第2拡散領域214,215に代えて、平面視円形状の第1および第2拡散領域214,215を複数形成するようにしてもよい。また、複数の第1および第2拡散領域214,215が互いに異なる形状で形成されていてもよい。この場合、複数の第1および第2拡散領域214,215は、互いに等しい面積および周囲長で形成されていることが好ましい。
また、前述の第3参考例において、樹脂膜312の表面から突出する第1および第2接続電極309a,310aの例について説明したが、第1および第2接続電極309a,310aは、パッド開口326,327の開口端から樹脂膜312の表面に跨るオーバラップ部を有していてもよい。また、第1および第2接続電極309a,310aは、樹脂膜312の表面よりも低い位置(半導体基板302に近い位置)に表面を有していてもよい。
また、前述の第3参考例において、第3列目にのみに第1および第2拡散領域314,315が形成された例について説明したが、第1および第2拡散領域314,315を、行方向に沿って、複数形成するようにしてもよい。
また、前述の第4参考例において、樹脂膜412の表面から突出する第1および第2接続電極409a,410aの例について説明したが、第1および第2接続電極409a,410aは、パッド開口426,427の開口端から樹脂膜412の表面に跨るオーバラップ部を有していてもよい。また、第1および第2接続電極409a,410aは、樹脂膜412の表面よりも低い位置(半導体基板402に近い位置)に表面を有していてもよい。
また、前述の第4参考例において、平面視矩形状の第1および第2拡散領域414,415に代えて、平面視円形状の第1および第2拡散領域414,415を複数形成してもよい。また、複数の第1および第2拡散領域414,415が互いに異なる形状で形成されていてもよい。この場合、複数の第1および第2拡散領域414,415は、互いに等しい寄生容量で形成されていることが好ましい。互いに等しい寄生容量にすることにより、不所望な端子間容量Ctの増加を抑制することができる。
双方向ツェナーダイオード1,101,201,301,401は、電子機器、たとえば携帯電子機器等のモバイル端末に、メモリ(たとえばフラッシュメモリ等の記憶装置)の保護素子として組み込むことができる。この場合、電子機器は、双方向ツェナーダイオード1,101,201,301,401が実装された回路アセンブリを収容した筐体を含む。すなわち、電子機器に採用される回路アセンブリには、実装基板と、実装基板に実装された双方向ツェナーダイオード1,101,201,301,401が含まれる。このとき、双方向ツェナーダイオード1,101,201,301,401は、実装基板にワイヤレスボンディングによって接続(表面実装)されていてもよい。
たとえば、図14〜図30Bを参照して、端子間容量の増加を抑制しつつ、ピークパルス電力を向上できる双方向ツェナーダイオードを提供することを目的とする場合、以下のA1〜A17に示すような特徴を有する双方向ツェナーダイオードが抽出され得る。
このような問題に対して、双方向ツェナーダイオードにおける端子間容量が、第1拡散領域および第2拡散領域の各面積と比例関係にあること、および、ピークパルス電力が、第1拡散領域および第2拡散領域の各周囲長と比例関係にあることが突き止められた。つまり、第1拡散領域および第2拡散領域の各面積を小さく形成することによって、端子間容量を小さくできる一方、第1拡散領域および第2拡散領域の各周囲長を長くすることにより、ピークパルス電力を向上できる。
また、第1拡散領域の周囲長とは、半導体基板の表面における半導体基板と第1拡散領域との境界線の総延長である。同様に、第2拡散領域の周囲長とは、半導体基板の表面における半導体基板と第2拡散領域との境界線の総延長である。
A3:複数の前記第1引出し電極および複数の前記第2引出し電極が、互いに噛み合う櫛歯形状に形成されている、A2に記載の双方向ツェナーダイオード。
A4:前記複数の第1拡散領域および前記複数の第2拡散領域が、前記第1引出し電極および前記第2引出し電極の前記引出し方向に沿って配列されている、A2またはA3に記載の双方向ツェナーダイオード。
A5:前記複数の第1拡散領域および前記複数の第2拡散領域が、前記第1引出し電極および前記第2引出し電極の前記引出し方向に直交する方向に沿って、隣り合うように形成されている、A2〜A4のいずれか一つに記載の双方向ツェナーダイオード。
A6:前記第1引出し電極および前記第2引出し電極が、前記複数の第1拡散領域および前記複数の第2拡散領域の各幅よりも広い幅で形成されている、A2〜A5のいずれか一つに記載の双方向ツェナーダイオード。
A7:前記半導体基板の表面を覆う絶縁膜をさらに含み、前記絶縁膜には、前記複数の第1拡散領域および前記複数の第2拡散領域を選択的に露出させるコンタクト孔が形成されている、A1〜A6のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第1電極および第2電極と、第1拡散領域および第2拡散領域とを良好に電気的に接続できる。
A9:前記複数の第1拡散領域および前記複数の第2拡散領域が、それぞれ、同一の面積および同一の深さで形成されている、A1〜A8のいずれか一つに記載の双方向ツェナーダイオード。
また、複数の第1拡散領域における容量成分(寄生容量)および複数の第2拡散領域における容量成分(寄生容量)が等しいので、双方向ツェナーダイオードの端子間容量を、第1拡散領域および第2拡散領域の構成比率を調節することにより調節できる。よって、設計の自由度を高めることができる。
A11:前記寄生容量が、1.0pFである、A10に記載の双方向ツェナーダオード。
この構成によれば、[pF]単位で、双方向ツェナーダイオードの端子間容量を、調節できる。よって、双方向ツェナーダイオードが使用されるアプリケーションの仕様や目的に併せて、精確に端子間容量を調節できる。
A13:前記複数の第1拡散領域および前記複数の第2拡散領域が、対称となるように配列されている、A1〜A12のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第1ツェナーダイオードの電気的特性と、第2ツェナーダイオードの電気的特性とを実質的に等しくすることができる。これにより、第1電極から第2電極に向けて流れる電流特性と、第2電極から第1電極に向けて流れる電流特性とを実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。
A16:前記第1拡散領域および前記第2拡散領域の各面積が、それぞれ6000μm2〜32000μm2である、A14または15に記載の双方向ツェナーダイオード。この構成によれば、4pF〜20pFの端子間容量を達成できる。
この構成によれば、複数の第1引出し電極および複数の第2引出し電極が、互いに噛み合う櫛歯形状に形成されているので、限られた面積の範囲内において、第1拡散領域および第2拡散領域の各周囲長を効率的に長く形成できる。
B1:素子領域を有する第1導電型の半導体基板と、前記半導体基板上に形成された第1電極および第2電極と、前記半導体基板の表面部に形成され、前記第1電極に接続された第2導電型の複数の第1拡散領域と、前記半導体基板の表面部に前記第1拡散領域から間隔を空けて形成され、前記第2電極に接続された第2導電型の複数の第2拡散領域とを含み、前記素子領域の中央部に、前記複数の第1拡散領域および前記複数の第2拡散領域が集約されている、双方向ツェナーダイオード。
双方向ツェナーダイオードにおけるESD(Electrostatic Discharge)耐量は、複数の第1拡散領域および複数の第2拡散領域(第1ツェナーダイオードおよび第2ツェナーダイオード)が形成される位置によって変動する。この構成のように、複数の第1拡散領域および複数の第2拡散領域を素子領域の中央部に集約させることにより、素子領域における中央部に複数の第1拡散領域および複数の第2拡散領域を集約させない場合に比べて、ESD耐量を向上できる。これにより、信頼性を向上できる双方向ツェナーダイオードを提供できる。
この構成によれば、複数の第1拡散領域および複数の第2拡散領域が、中央拡散領域群を構成しているので、ESD耐量の向上効果を確実に達成できる。
B4:前記補助拡散領域群が、前記横断方向の長さに関して、前記中央拡散領域群よりも短く形成されている、B3に記載の双方向ツェナーダイオード。
B6:前記複数の第1拡散領域および前記複数の第2拡散領域が、前記対向方向に沿って長方形状に形成されている、B2〜B5のいずれか一つに記載の双方向ツェナーダイオード。
B8:前記第1電極が、前記複数の第1拡散領域を覆う複数の第1引出し電極を含み、前記第2電極が、前記複数の第2拡散領域を覆う複数の第2引出し電極を含み、前記第2引出し電極は、前記第1引出し電極の長手方向に沿って形成されている、B1〜B7のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、複数の第1引き出し電極および複数の第2引き出し電極が互いに噛み合う櫛歯形状に形成されているので、第1電極および第2電極に接続される複数の第1拡散領域および複数の第2拡散領域を効率的に配置することができる。
この構成によれば、第1引出し電極および第2引出し電極と、複数の第1拡散領域および複数の第2拡散領域とを良好に接続できる。
B12:前記コンタクト孔が、前記複数の第1拡散領域および前記複数の第2拡散領域の幅よりも狭い幅で形成されている、B11に記載の双方向ツェナーダイオード。
B13:前記複数の第1拡散領域および前記複数の第2拡散領域が、同一の面積を有している、B1〜B12のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、複数の第1拡散領域および複数の第2拡散領域における各容量成分(寄生容量)を実質的に同一にすることができる。したがって、不所望な端子間容量の増加を効果的に抑制でき、かつ低い端子間容量を維持した状態で、良好なESD耐量を得ることができる。
B14:前記複数の第1拡散領域および前記複数の第2拡散領域が、同一の周囲長を有している、B1〜B13のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第1ツェナーダイオードの電気的特性と、第2ツェナーダイオードの電気的特性とを略等しくすることができる。これにより、各電流方向に対する特性を実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。
B17:前記半導体基板が、p型半導体基板であり、前記第1拡散領域および前記第2拡散領域が、n型拡散領域である、B1〜B16のいずれか一つに記載の双方向ツェナーダイオード。
C1:第1導電型の半導体基板と、前記半導体基板上に形成された第1電極および第2電極と、前記半導体基板の表面部に形成され、前記第1電極に接続された第2導電型の第1拡散領域と、前記半導体基板の表面部に前記第1拡散領域から間隔を空けて形成され、前記第2電極に接続された第2導電型の第2拡散領域とを含み、前記第1拡散領域および前記第2拡散領域の間の間隔が、5μm以上である、双方向ツェナーダイオード。
双方向ツェナーダイオードにおけるピークパルス電力(Ppk:Peak Pulse Power)は、第1拡散領域および第2拡散領域の間の間隔に依存している。この構成のように、第1拡散領域および第2拡散領域の間の間隔を、5μm以上にすることにより、10W以上のピークパルス電力を達成することができる。これにより、優れたピークパルス電力を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供できる。
この構成のように、第1拡散領域および第2拡散領域の間の間隔を、15μm以下に設定することにより、双方向ツェナーダイオードの微細化を達成しつつ、10W〜25Wのピークパルス電力を達成できる。
C4:前記第1電極が、前記第1拡散領域を覆う第1引出し電極を含み、前記第2電極が、前記第2拡散領域を覆う第2引出し電極を含み、前記第2引出し電極は、前記第1引出し電極の長手方向に沿って形成されている、C1〜C3のいずれか一つに記載の双方向ツェナーダイオード。
C5:前記第1拡散領域および前記第2拡散領域が、平面視において、前記第1引出し電極および前記第2引出し電極の前記長手方向の中央部の領域にそれぞれ形成されている、C4に記載の双方向ツェナーダイオード。
C7:前記第1拡散領域および前記第2拡散領域が、前記第1引出し電極および前記第2引出し電極の長手方向に沿って延びるように形成されている、C4〜C6のいずれか一つに記載の双方向ツェナーダイオード。
C8:前記第1引出し電極および前記第2引出し電極が、互いに噛み合う櫛歯形状に形成されている、C4〜C7のいずれか一つに記載の双方向ツェナーダイオード。
C9:前記第1引出し電極および前記第2引出し電極が、前記第1拡散領域および前記第2拡散領域の幅よりも広い幅で形成されている、C4〜C8のいずれか一つに記載の双方向ツェナーダイオード。
C10:前記第1拡散領域および前記第2拡散領域が、同一の面積を有している、C1〜C9のいずれか一つに記載の双方向ツェナーダイオード。
双方向ツェナーダイオードのピークパルス電力は、第1拡散領域および第2拡散領域の各面積を大きくすることによって、向上させることが可能であるが、この場合、端子間容量(第1電極および第2電極間の総容量)も大きくなってしまう、という背反がある。
C11:前記第1拡散領域および前記第2拡散領域の各面積が、6500μm2以下である、C10に記載の双方向ツェナーダイオード。この構成によれば、端子間容量を5pF以下に抑えることができる。
双方向ツェナーダイオードのESD(Electrostatic Discharge)耐量は、第1拡散領域および第2拡散領域の各周囲長に依存している。すなわち、各周囲長を長くするに応じてESD耐量の値は向上し、各周囲長を短くするに応じてESD耐量の値が低下する。したがって、この構成のように、第1拡散領域および第2拡散領域の各周囲長を同一にすることにより、第1拡散領域および第2拡散領域のESD耐量を実質的に同一にすることができる。また、第1拡散領域および第2拡散領域の各周囲長を同一にすることにより、良好なESD耐量を維持した状態を保ちながら、良好なピークパルス電力を得ることが可能となる。
C13:前記第1拡散領域および前記第2拡散領域の各周囲長が、480μm以下である、C12に記載の双方向ツェナーダイオード。
C14:前記第1拡散領域および前記第2拡散領域が、互いに対称に形成されている、C1〜C13のいずれか一つに記載の双方向ツェナーダイオード。
C16:前記コンタクト孔が、前記第1拡散領域および前記第2拡散領域の各幅よりも狭い幅で形成されている、C15に記載の双方向ツェナーダイオード。
C17:前記半導体基板が、p型半導体基板であり、前記第1拡散領域および前記第2拡散領域が、n型拡散領域である、C1〜C16のいずれか一つに記載の双方向ツェナーダイオード。
D1:逆降伏電圧が6.5V〜9.0Vの双方向ツェナーダイオードであって、10mΩ・cm〜30mΩ・cmの抵抗率を有する第1導電型の半導体基板と、前記半導体基板上に形成された第1電極および第2電極と、前記半導体基板の表面部に形成され、前記第1電極と接続された第2導電型の第1拡散領域と、前記第1拡散領域から間隔を空けて前記半導体基板の表面部に形成され、前記第2電極と接続された第2導電型の第2拡散領域とを含み、前記第1拡散領域および前記第2拡散領域は、前記半導体基板の表面に対して、2μm〜3μmの深さを有している、双方向ツェナーダイオード。
この構成によれば、半導体基板の抵抗率が10mΩ・cm〜30mΩ・cmであり、第1拡散領域および第2拡散領域が、半導体基板の表面に対して、2μm〜3μmの深さを有している。これにより、22W〜29Wのピークパルス電力Ppkを実現できる結果、優れたピークパルス電力を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供できる。
D3:複数の前記第1引出し電極および複数の前記第2引出し電極が、互いに噛み合う櫛歯形状に形成されている、D2に記載の双方向ツェナーダイオード。
D5:前記第1拡散領域および前記第2拡散領域が、前記第1引出し電極および前記第2引出し電極の前記引出し方向に直交する方向に沿って、隣り合うように形成されている、D2〜D4のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第1引出し電極および第2引出し電極と、第1拡散領域および第2拡散領域とを良好に接続できる。
この構成によれば、第1ツェナーダイオードの電気的特性と、第2ツェナーダイオードの電気的特性とを略等しくすることができる。これにより、各電流方向に対する特性を実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。
この構成によれば、半導体基板がp型半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体基板は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをp型半導体基板のいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
AlSiCuは、p型半導体(特にp型シリコン半導体)と仕事関数が近似している。そのため、AlSiCu電極膜は、p型半導体との間で良好なオーミック接触を形成することができる。よって、p型半導体基板との間でオーミック接触を形成するための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が一層簡単になるので、それに応じて生産性および生産コストを低減できる。p型半導体との間でオーミック接触を形成できる電極膜としては、他にも、AlSi電極膜材料を適用できるが、このAlSi電極膜に比べて、AlSiCu電極膜は信頼性を向上させることができる。
D11:前記凹部の周縁部に選択的に形成された凹部絶縁膜をさらに含む、D10に記載の双方向ツェナーダイオード。
D13:前記第コンタクト孔が、前記第1拡散領域および前記第2拡散領域の幅よりも狭い幅で形成されている、D10〜D12のいずれか一つに記載の双方向ツェナーダイオード。
D15:10mΩ・cm〜30mΩ・cmの抵抗率を有する第1導電型の半導体基板の表面上に、選択的に開口が形成された絶縁膜を形成する工程と、前記半導体基板の表面に、前記開口を介して不純物を選択的に導入する工程と、少なくとも前記不純物が導入された領域を覆うように、前記半導体基板の表面に熱酸化膜を形成する工程と、前記半導体基板の表面を前記熱酸化膜で覆った状態でドライブイン処理を施して前記不純物を拡散させることによって、前記半導体基板の表面に対して2μm〜3μmの深さを有する第1拡散領域および第2拡散領域を前記半導体基板の表面部に形成する工程と、前記熱酸化膜を除去した後、前記開口を埋め戻すように前記絶縁膜上に電極膜を形成する工程と、前記電極膜の不要な部分を除去して、前記第1拡散領域に接続される第1電極および前記第2拡散領域に接続される第2電極を形成する工程とを含む、双方向ツェナーダイオードの製造方法。
D17:前記第1電極および前記第2電極を形成する工程が、前記第1引出し電極と前記第2引出し電極とを互いに噛み合う櫛歯形状に形成する工程を含む、D15またはD16に記載の双方向ツェナーダイオードの製造方法。
D18:前記熱酸化膜を形成する工程が、前記開口の前記半導体基板の表面を選択的に熱酸化して、前記熱酸化膜を前記半導体基板の裏面側にも成長させることによって、前記開口に連続する凹部を前記半導体基板に形成する工程を含む、D15〜D17のいずれか一つに記載の双方向ツェナーダイオードの製造方法。
2 半導体基板
4 素子形成面
8 コーナー部
9 第1電極
10 第2電極
13 n+型拡散領域
14 ダイオード領域
15 疑似ダイオード領域
16 絶縁膜
17 コンタクト孔
18 孔内絶縁膜
22 第1引出し電極
24 第2引出し電極
C キャパシタ
Ct 端子間容量
D1 第1ツェナーダイオード
D2 第2ツェナーダイオード
D3 疑似ツェナーダイオード
Claims (13)
- 第1導電型の半導体基板と、
前記半導体基板上に形成された第1電極および第2電極と、
前記半導体基板の表面部に互いに間隔を空けて形成され、当該半導体基板との間にpn接合を形成する第2導電型の複数の拡散領域とを含み、
前記複数の拡散領域が、前記第1電極および前記第2電極に電気的に接続されたダイオード領域と、前記第1電極および前記第2電極から電気的に分離された疑似ダイオード領域とを含む、双方向ツェナーダイオード。 - 前記複数の拡散領域が、それぞれ、同一の面積および同一の深さで形成されている、請求項1に記載の双方向ツェナーダイオード。
- 前記複数の拡散領域が、行列状に形成されている、請求項1または2に記載の双方向ツェナーダイオード。
- 前記複数の拡散領域が、行方向または列方向に沿って規則的に整列するように形成されている、請求項3に記載の双方向ツェナーダイオード。
- 前記複数の拡散領域が、行方向に延びる長方形状に形成されている、請求項3または4に記載の双方向ツェナーダイオード。
- 前記半導体基板の表面を覆う絶縁膜をさらに含み、
前記絶縁膜には、前記ダイオード領域を選択的に露出させるコンタクト孔が形成されている、請求項1〜5のいずれか一項に記載の双方向ツェナーダイオード。 - 各前記コンタクト孔が、各前記ダイオード領域の幅よりも狭い幅で形成されている、請求項6に記載の双方向ツェナーダイオード。
- 前記第1電極が、前記複数の拡散領域を覆う複数の第1引出し電極を含み、
前記第2電極が、前記複数の拡散領域を覆う複数の第2引出し電極を含み、
前記第1引出し電極および前記第2引出し電極が、互いに噛み合う櫛歯形状に形成されている、請求項1〜7のいずれか一項に記載の双方向ツェナーダイオード。 - 各前記第1引出し電極および各前記第2引出し電極が、各前記拡散領域の幅よりも広い幅で形成されている、請求項8に記載の双方向ツェナーダイオード。
- 前記ダイオード領域および前記疑似ダイオード領域が、対称となるように配列されている、請求項1〜9のいずれか一項に記載の双方向ツェナーダイオード。
- 前記半導体基板が、一端および他端を含む矩形形状を有しており、
前記第1電極および前記第2電極が、前記半導体基板の一端および他端における表面上にそれぞれ形成されている、請求項1〜10のいずれか一項に記載の双方向ツェナーダイオード。 - 前記半導体基板が、コーナー部を丸めた矩形形状を有している、請求項11に記載の双方向ツェナーダイオード。
- 前記半導体基板が、p型半導体基板であり、
前記拡散領域が、n型拡散領域である、請求項1〜12のいずれか一項に記載の双方向ツェナーダイオード。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014225236A JP6393587B2 (ja) | 2014-03-05 | 2014-11-05 | 双方向ツェナーダイオード |
US14/635,627 US9293605B2 (en) | 2014-03-05 | 2015-03-02 | Bidirectional Zener diode |
US15/041,019 US9825187B2 (en) | 2014-03-05 | 2016-02-10 | Bidirectional Zener diode |
US15/783,686 US10269987B2 (en) | 2014-03-05 | 2017-10-13 | Bidirectional Zener diode |
US16/353,674 US10535782B2 (en) | 2014-03-05 | 2019-03-14 | Bidirectional Zener diode |
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014043190 | 2014-03-05 | ||
JP2014043189 | 2014-03-05 | ||
JP2014043188 | 2014-03-05 | ||
JP2014043191 | 2014-03-05 | ||
JP2014043187 | 2014-03-05 | ||
JP2014043191 | 2014-03-05 | ||
JP2014043189 | 2014-03-05 | ||
JP2014043187 | 2014-03-05 | ||
JP2014043190 | 2014-03-05 | ||
JP2014043188 | 2014-03-05 | ||
JP2014225236A JP6393587B2 (ja) | 2014-03-05 | 2014-11-05 | 双方向ツェナーダイオード |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018158562A Division JP6595060B2 (ja) | 2014-03-05 | 2018-08-27 | 双方向ツェナーダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015181144A JP2015181144A (ja) | 2015-10-15 |
JP6393587B2 true JP6393587B2 (ja) | 2018-09-19 |
Family
ID=54018233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014225236A Active JP6393587B2 (ja) | 2014-03-05 | 2014-11-05 | 双方向ツェナーダイオード |
Country Status (2)
Country | Link |
---|---|
US (4) | US9293605B2 (ja) |
JP (1) | JP6393587B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6393587B2 (ja) * | 2014-03-05 | 2018-09-19 | ローム株式会社 | 双方向ツェナーダイオード |
US10431697B2 (en) * | 2015-09-25 | 2019-10-01 | Rohm Co., Ltd. | Bi-directional Zener diode having a first and second impurity regions groups formed in surface portion of a substrate and a first electrode electrically connected to at least one first impurity regions, and not connected from at least another one |
CN109196648B (zh) * | 2016-06-30 | 2022-04-15 | 德州仪器公司 | Esd装置的触点阵列优化 |
US10825808B2 (en) * | 2017-09-13 | 2020-11-03 | Rohm Co., Ltd. | Zener diode with semiconductor region annularly surrounding anode |
JP7121570B2 (ja) * | 2018-07-18 | 2022-08-18 | ローム株式会社 | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
EP4187620A1 (en) * | 2021-11-25 | 2023-05-31 | Nexperia B.V. | Multi-finger semiconductor device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056672Y2 (ja) * | 1986-07-23 | 1993-02-19 | ||
JPS63260160A (ja) | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体装置 |
JP2701758B2 (ja) * | 1994-10-14 | 1998-01-21 | 日本電気株式会社 | 半導体装置 |
JP4917709B2 (ja) | 2000-03-06 | 2012-04-18 | ローム株式会社 | 半導体装置 |
JP2002141507A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
JP3963177B2 (ja) * | 2004-03-24 | 2007-08-22 | 株式会社デンソー | 半導体装置 |
JP5309497B2 (ja) * | 2007-08-09 | 2013-10-09 | 富士電機株式会社 | 半導体装置 |
JP5371274B2 (ja) * | 2008-03-27 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI387094B (zh) * | 2009-10-08 | 2013-02-21 | Anpec Electronics Corp | 具備汲極電壓保護之功率半導體元件及其製作方法 |
JP2012054378A (ja) * | 2010-09-01 | 2012-03-15 | Renesas Electronics Corp | 半導体装置 |
JP6176817B2 (ja) | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
JP6547932B2 (ja) * | 2013-12-27 | 2019-07-24 | ローム株式会社 | チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器 |
JP6539035B2 (ja) * | 2014-01-08 | 2019-07-03 | ローム株式会社 | チップ部品 |
JP6393587B2 (ja) * | 2014-03-05 | 2018-09-19 | ローム株式会社 | 双方向ツェナーダイオード |
-
2014
- 2014-11-05 JP JP2014225236A patent/JP6393587B2/ja active Active
-
2015
- 2015-03-02 US US14/635,627 patent/US9293605B2/en active Active
-
2016
- 2016-02-10 US US15/041,019 patent/US9825187B2/en active Active
-
2017
- 2017-10-13 US US15/783,686 patent/US10269987B2/en active Active
-
2019
- 2019-03-14 US US16/353,674 patent/US10535782B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150255628A1 (en) | 2015-09-10 |
US10535782B2 (en) | 2020-01-14 |
US20190214507A1 (en) | 2019-07-11 |
US20160163883A1 (en) | 2016-06-09 |
US20180047854A1 (en) | 2018-02-15 |
US9293605B2 (en) | 2016-03-22 |
US9825187B2 (en) | 2017-11-21 |
US10269987B2 (en) | 2019-04-23 |
JP2015181144A (ja) | 2015-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6393587B2 (ja) | 双方向ツェナーダイオード | |
US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
JP5691259B2 (ja) | 半導体装置 | |
US7936013B2 (en) | Charge balance techniques for power devices | |
CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
US10032866B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN111989778B (zh) | 小间距超结mosfet结构和方法 | |
US10340147B2 (en) | Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same | |
JPH0332234B2 (ja) | ||
WO1999004435A1 (en) | Novel cell topology for power transistors with increased packing density | |
EP2421044B1 (en) | Edge Termination Region for Semiconductor Device | |
JP2006526287A (ja) | 半導体装置のための終端構造及びこの構造の製造方法 | |
JP6595060B2 (ja) | 双方向ツェナーダイオード | |
JP2017063181A (ja) | 双方向ツェナーダイオードおよびその製造方法 | |
JP2011009630A (ja) | 保護ダイオード | |
JP2019046991A (ja) | 半導体装置およびその製造方法 | |
CN112002691B (zh) | 半导体器件 | |
KR101279199B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
EP3490006A1 (en) | Semiconductor device with edge termination structure and method of manufacture | |
CN116864538A (zh) | 一种半导体器件及其制作方法 | |
JP2020174170A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
CN113437151A (zh) | 电子器件 | |
US9502555B2 (en) | Semiconductor device and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171003 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6393587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |