CN113437151A - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN113437151A
CN113437151A CN202110052378.6A CN202110052378A CN113437151A CN 113437151 A CN113437151 A CN 113437151A CN 202110052378 A CN202110052378 A CN 202110052378A CN 113437151 A CN113437151 A CN 113437151A
Authority
CN
China
Prior art keywords
pillars
type
charge
dopant concentration
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110052378.6A
Other languages
English (en)
Inventor
G·H·洛切尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN113437151A publication Critical patent/CN113437151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明题为“电子器件”。本发明公开了一种电子器件。该电子器件可以包括具有有源区域和终端区域的管芯。该有源区域内靠近该终端区域的柱可以有助于减小该有源区域和终端区域的边界附近邻近于衬底的主表面的电场。在实施方案中，该减小的电场可以通过在该有源区域的靠近该终端区域的柱内具有减小的净电荷来实现，与该有源区域的该中心附近的柱相反。在另一个实施方案中，该减小的电场可以通过部分地掺杂该有源区域内更靠近该终端区域的柱或通过至少部分地反掺杂此类柱来实现。

Description

电子器件
技术领域
本公开涉及包括有源区域的电子器件以及形成此类电子器件的工艺。
相关领域
功率晶体管可以在100V或更高的电压下操作。管芯的外围区域可以保持在漏极电压下。电子器件的有源区域可以包括处于比漏极电压明显更低的电压下的接触件、源极端子和栅极端子。终端区域设置在外围区域和有源区域之间。有源区域的中心内以及有源区域的邻近于终端区域的另一部分内的单元的设计基本相同。
功率晶体管可以包括具有超结设计的单元。有源区域中的高击穿电压通过具有超结设计来实现，并且可以包括形成电荷平衡结构的交替的n型柱和p型柱的阵列。需要仔细注意设计以避免电荷不平衡。理想情况下，与终端区域相关联的击穿电压应高于器件的有源区域内的击穿电压。期望进一步改善与终端结构相关联的击穿电压。
发明内容
本发明要解决的问题是形成功率晶体管，该功率晶体管包括具有超结设计的单元和具有足够电荷平衡的终端区域。
在一方面，提供了电子器件。电子器件可包括有源区域，该有源区域包括柱阵列。柱阵列可包括第一柱，该第一柱具有第一电荷类型的第一净电荷；第二柱，该第二柱具有与第一电荷类型相反的第二电荷类型的第二净电荷；和内部柱，该内部柱包括交替排列的具有第一电荷类型的第三净电荷的奇数柱和具有第二电荷类型的第四净电荷的偶数柱。第二柱可设置在第一柱和内部柱之间。第一净电荷的绝对值或第二净电荷的绝对值小于第三净电荷中的每个第三净电荷的绝对值。
在一个实施方案中，第二净电荷与第四净电荷中的每个第四净电荷基本相同。
在另一实施方案中，第二净电荷的绝对值小于第三净电荷中的每个第三净电荷的绝对值。
在特定实施方案中，第二净电荷显著小于第四净电荷中的每个第四净电荷。
在又一实施方案中，电子器件可包括绝缘层，该绝缘层具有第二电荷类型的绝缘体电荷，并且第一类型电荷总量和第二类型电荷总量之和不大于第一类型电荷总量或第二类型电荷总量的5％。
在另一个方面，提供了电子器件。电子器件可包括有源区域，该有源区域包括柱阵列。该柱阵列可以包括：第一柱，该第一柱包括沿着该第一柱的第一高度的大部分延伸的第一掺杂区域，其中该第一掺杂区域包括处于第一平均掺杂剂浓度的第一掺杂剂；第二柱，该第二柱包括沿着该第二柱的第二高度的大部分延伸的第二掺杂区域，其中该第二掺杂区域包括处于第二平均掺杂剂浓度的第二掺杂剂；以及第三柱，该第三柱包括沿着该第三柱的第三高度的大部分延伸的第三掺杂区域，其中该第三掺杂区域包括具有第一导电类型的第三掺杂剂，并且该第三掺杂剂处于第三平均掺杂剂浓度。该第二柱设置在该第一柱和该第三柱之间。该第三平均掺杂剂浓度大于该第一平均掺杂剂浓度或该第二平均掺杂剂浓度。
在实施方案中，该第一平均掺杂剂浓度显著小于该第三平均掺杂剂浓度。
在另一实施方案中，该第二平均掺杂剂浓度小于该第三平均掺杂剂浓度。
在特定实施方案中，该阵列可进一步包括第四柱，该第四柱包括沿着该第四柱的第四高度的大部分延伸的第四掺杂区域。该第四掺杂区域可以包括具有与该第一导电类型相反的第二导电类型的第四掺杂剂，其中该第四掺杂剂处于第四平均掺杂剂浓度。该第四平均掺杂剂浓度可以显著大于该第二平均掺杂剂浓度。
在另外的方面，提供了电子器件。该电子器件可以包括：柱阵列，其中该柱阵列包括具有受体型掺杂剂种类的p型柱和具有供体型掺杂剂种类的n型柱的交替图案；和绝缘层，该绝缘层位于该柱阵列中的相邻柱之间。负电荷可以与该p型柱的该受体型掺杂剂种类相关联，正电荷与该n型柱的该供体型掺杂剂种类和该绝缘层相关联，并且该有源区域的净电荷的绝对值不超过该负电荷的5％。
通过本发明实现的技术效果提供了一种电子器件，该电子器件包括功率晶体管和终端区域，其中该终端中的电荷沿着该终端区域的更靠近包括该功率晶体管的有源区域的一侧进行定制。
附图说明
在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。
图1包括管芯的俯视图的图示，该管芯包括有源区域、终端区域和外围区域。
图2包括工件的包括管芯的衬底的部分的截面视图的图示。
图3包括工件和用于相对于有源区域内的沟槽进行p型掺杂和n型掺杂的开口的俯视图。
图4包括在使用图3所示的图案掺杂并限定沟槽之后且在掺杂剂驱动操作之前的工件的截面视图。
图5包括在掺杂剂驱动操作之后的图4的工件的截面视图。
图6包括根据另选的实施方案的工件和用于相对于有源区域内的沟槽进行p型掺杂和n型掺杂的开口的俯视图。
图7包括工件和用于相对于有源区域内的沟槽进行p型掺杂的开口的俯视图。
图8包括工件和用于相对于有源区域内的沟槽进行n型掺杂的开口的俯视图。
图9包括工件的图7和图8的复合以及用于相对于有源区域内的沟槽进行p型掺杂和n型掺杂的开口的俯视图。
图10包括在使用图9所示的图案掺杂并限定沟槽之后且在掺杂剂驱动操作之前的工件的截面视图。
图11包括在掺杂剂驱动操作之后的图10的工件的截面视图。
图12包括根据另选的实施方案的工件和用于相对于有源区域内的沟槽进行n型掺杂的开口的俯视图。
图13包括工件的图7和图12的复合以及用于相对于有源区域内的沟槽进行p型掺杂和n型掺杂的开口的俯视图。
图14包括工件和用于相对于有源区域内的沟槽进行p型掺杂的开口的俯视图。
图15包括工件的图8和图14的复合以及用于相对于有源区域内的沟槽进行n型掺杂和p型掺杂的开口的俯视图。
图16包括在使用图15所示的图案掺杂并限定沟槽之后且在掺杂剂驱动操作之前的工件的截面视图。
图17包括在掺杂剂驱动操作之后的图16的工件的截面视图。
图18包括根据另选的实施方案的工件和用于相对于有源区域内的沟槽进行p型掺杂的开口的俯视图。
图19包括工件的图12和图18的复合以及用于相对于有源区域内的沟槽进行n型掺杂和p型掺杂的开口的俯视图。
图20包括工件和用于相对于有源区域内的沟槽进行n型掺杂的开口的俯视图。
图21包括图7和图20的复合以及用于相对于有源区域内的沟槽进行n型掺杂和p型掺杂的开口的俯视图。
图22包括在使用图21所示的图案掺杂并限定沟槽之后且在掺杂剂驱动操作之前的工件的截面视图。
图23包括在掺杂剂驱动操作之后的图22的工件的截面视图。
图24包括根据另选的实施方案的工件和用于相对于有源区域内的沟槽进行n型掺杂的开口的俯视图。
图25包括工件的图7和图24的复合以及用于相对于有源区域内的沟槽进行p型掺杂和n型掺杂的开口的俯视图。
图26包括在形成半导体层、使半导体层凹入沟槽内以及形成绝缘层之后的图23的工件的截面视图。
图27包括在形成p型阱区域、栅极介电层、栅极电极以及源极区域之后的图26的工件的截面视图。
图28包括在沟槽内和柱上方形成绝缘层、将绝缘层图案化以限定接触开口以及形成主体接触区域之后的图27的工件的截面视图。
图29包括在形成基本完成的电子器件后的图28的工件的截面视图。
技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可相对于其他元件放大，以有助于改善对本发明的实施方案的理解。
具体实施方式
提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导内容的具体实现方式和实施方案。提供该着重点以帮助描述所述教导内容，而不应被解释为对所述教导内容的范围或适用性的限制。然而，当然可在本申请中使用其他教导。
较重掺杂区域或层与相同导电类型的紧邻且较轻掺杂区域或层之间的边界是较轻掺杂区域或层的掺杂剂浓度比较重掺杂区域的峰值掺杂剂浓度与此类较轻掺杂区域或层的平均掺杂剂浓度之间的差值高10％的位置。
术语“高电压”旨在表示至少110V的电压。
除非有相反的明确说明，否则术语“水平”、“横向”及其变型是在平行于衬底或半导体层的主表面的方向上，并且术语“竖直”及其变型是在垂直于衬底或半导体层的主表面的方向上。
相对于电子器件，术语“额定电压”是指电子器件设计为可操作的标称电压。例如，当晶体管处于截止状态时，将额定电压为50V的晶体管设计为在漏极和源极区域或电极或集电极和发射极区域或电极之间的电压差为50V。在有限的持续时间内，诸如在开关操作期间和不久之后，晶体管可能能够承受较高的电压，例如60V或70V，而不会显著永久损坏晶体管。
术语“在......上”、“覆盖在上面”和“在......上方”可用于指示两种或更多种元件彼此直接物理接触。然而，“在...上方”可也意指两种或更多种元件彼此不直接接触。例如，“在......上方”可意指一种元件在另一种元件之上，但元件彼此不接触并且可在这两种元件之间具有另一种或多种元件。
术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或此类方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而不是排他性的或。例如，条件A或B由以下任一项满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。
另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并且给出本发明的范围的一般含义。除非另外明确指出，否则此描述应当被理解为复数包括一个或至少一个，而单数也包括复数。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。
词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值至多百分之十(10％)(以及针对半导体掺杂浓度至多百分之二十(20％))的差值为合理差值。当参数的值显著不同时，此类值相差超过10％(以及针对半导体掺杂浓度相差超过20％)。当参数的值不同(例如，小于、大于值之间的数值差等)，而未被显著或不显著地修改时，超出商业生产的制造公差的任何差值被认为是不同的。
除非另外定义，否则本文所用的所有技术和科学术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。材料、方法和示例仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并且可在半导体和电子领域中的教科书和其他来源中找到。
电子器件可以包括具有有源区域和终端区域的管芯。有源区域内靠近终端区域的柱可以有助于减小有源区域和终端区域的边界附近靠近衬底的主表面的电场。与有源区域的中心附近的柱相反，可以通过在有源区域的靠近终端区域的柱内具有减少的净电荷来实现减小的电场。可以通过以下方式来实现减小的电场：利用用于掺杂对应内部柱的全剂量的一部分而非全部来掺杂有源区域内的更靠近终端区域的柱，至少部分地反掺杂此类靠近终端区域的柱或者部分剂量和反掺杂的结合。可以使用许多不同的设计。本文所述的构思非常适合于具有在200V至1200V范围内的额定电压的电子器件。这些构思可以扩展至具有前述电压范围之外的额定电压的电子器件。该设计可以集成到现有工艺流程中而无需添加任何另外的步骤。
在一方面，电子器件可以包括有源区域，该有源区域包括柱阵列。该柱阵列可以包括：第一柱，该第一柱具有第一电荷类型的第一净电荷；第二柱，该第二柱具有与第一电荷类型相反的第二净电荷类型的第二净电荷；和内部柱，该内部柱包括交替的奇数柱和偶数柱，该奇数柱具有第一电荷类型的第三净电荷，该偶数柱具有第二电荷类型的第四净电荷。第二柱设置在第一柱和内部柱之间，并且第一净电荷的绝对值或第二净电荷的绝对值小于第三净电荷中的每个净电荷的绝对值。
在另一方面，电子器件可以包括有源区域，该有源区域包括柱阵列，该柱阵列包括第一柱、第二柱和第三柱。第一柱可以包括沿着第一柱的第一高度的大部分延伸的第一掺杂区域，其中第一掺杂区域包括处于第一平均掺杂剂浓度的第一掺杂剂。第二柱可以包括沿着第二柱的第二高度的大部分延伸的第二掺杂区域，其中第二掺杂区域包括处于第二平均掺杂剂浓度的第二掺杂剂。第三柱可以包括沿着第三柱的第三高度的大部分延伸的第三掺杂区域，其中第三掺杂区域包括具有第一导电类型的第三掺杂剂，第三掺杂剂处于第三平均掺杂剂浓度。该第二柱设置在该第一柱和该第三柱之间。第三平均掺杂剂浓度可以大于第一平均掺杂剂浓度或第二平均掺杂剂浓度。
在另一方面，电子器件可以包括有源区域，该有源区域包括柱阵列以及在该柱阵列内相邻的柱之间的绝缘层。柱阵列可以包括具有受体型掺杂剂种类的p型柱和具有供体型掺杂剂种类的n型柱的交替图案。负电荷与p型柱的受体型掺杂剂种类相关联，正电荷与n型柱的供体型掺杂剂种类和绝缘层相关联，并且有源区域的净电荷的绝对值不大于负电荷的5％。
图1包括电子器件100的俯视图的图示。电子器件100可以是管芯110的形式，该管芯具有侧面112、侧面114、侧面116和侧面118，其中侧面112与侧面114相对，而侧面116与侧面118相对。管芯110包括由终端区域130包围的有源区域120，该终端区域被外围区域140包围。可以沿着有源区域120的顶侧对源极区域和栅极电极进行互连(图1中未示出)，并且如果存在于管芯110内，则对栅极驱动器和与栅极驱动器相关联的电路进行互连。用于此类互连的电压可以为源极电压或可以为比源极电压不高10V的电压。外围区域140可以电连接到可以处于漏极电压下的背面漏极金属化物。因此，外围区域140可以处于比源极电压高至少110V的电压。本文所述的构思非常适合于被设计用于200V至1200V范围内的漏极至源极电压的晶体管。终端区域130有助于提供电场以具有足够高的击穿电压。
本发明人发现，可以修改有源区域120的设计，以改变有源区域120和终端区域130之间的边界附近的电场。该设计可以允许在经由终端区域130发生击穿之前，在有源区域120内的单元的漏极和源极之间发生电压击穿。在有源区域120内，与远离终端区域130的柱相比，在靠近终端区域130的柱中的净电荷、掺杂剂浓度或两者可以不同。新结构可以通过在执行掺杂操作时修改现有的掩模或其他图案来实现，并且不需要任何另外的步骤。
有源区域120可以包括数百或数千个被配置为超结结构的柱。在阅读本说明书之后，对于本领域技术人员而言将明显的是，附图被简化以增进对本文所述构思的理解。在许多附图中，示出了十个沟槽和九个柱。在实施过程中，有源区域120内存在更多的沟槽和柱。在阅读本说明书全部内容之后，技术人员将能够确定用于特定应用的沟槽和柱的数量。
除有源区域120内靠近终端区域130的柱之外，有源区域120的内部具有交替的n型柱和p型柱。本文所述的设计修改了有源区域120内靠近终端区域130的净电荷或柱的掺杂，同时保持电荷基本平衡或可接受的少量电荷不平衡，诸如不大于5％(由有源区域120的净电荷的绝对值除以有源区域120内的电荷的绝对值之和再乘以100％所确定的)。例如，以任意单位(a.u.)，有源区域120可以具有-102a.u.的负电荷(例如，由于p型掺杂柱)和+98a.u.的正电荷(例如，由于n型掺杂柱)。在本示例中，有源区域的净电荷为-4a.u.，并且因此净电荷的绝对值为4a.u.。负电荷和正电荷的绝对值之和为|-102a.u.|+|+98a.u.|或200a.u.。因此，电荷不平衡为(4a.u./200a.u.)x100％或2％。
如下文更详细地描述，有源区域120内最接近终端区域130的柱在本文中被称为最外侧柱，并且挨着最外侧柱的柱在本文中被称为次外侧柱。远离终端区域130的柱被称为内部柱。
最外侧柱或次外侧柱可以不具有净电荷或具有内部柱的正电荷的一半或负电荷的一半的净电荷。半净电荷可以通过掺杂剂浓度实现(该掺杂剂浓度是对应的p型或n型内部柱的掺杂剂浓度的一半)，或者可以通过具有与对应的p型或n型内部柱相同的掺杂剂浓度并用具有相反导电类型的掺杂剂以大约为相反导电类型的其他内部柱的一半的掺杂剂浓度来对最外侧柱或次外侧柱进行反掺杂来实现。因此，电荷、平均掺杂剂浓度和剂量可以表示为与(对于平均掺杂剂浓度和剂量)相同电荷或导电类型的内部柱的电荷、平均掺杂剂浓度和剂量相比的分数量。
在示例中，最外侧柱可以具有处于平均掺杂剂浓度的p型(电子受体型)掺杂剂，该平均掺杂剂浓度为p型内部柱的p型平均掺杂剂浓度的一半。另选地，最外侧柱可以具有(1)平均掺杂剂浓度与p型内部柱基本相同的p型掺杂剂和(2)平均掺杂剂浓度为n型内部柱的n型平均掺杂剂浓度的一半的n型(电子供体型)掺杂剂。在此类另选的实施方案中，n型掺杂剂部分地但不完全地反掺杂最外侧柱内的p型掺杂剂。可以使用其他实施方案，并且将在本说明书中稍后进行描述。
在附图所示的实施方案中，为简单起见，有源区域120被示出为具有十个沟槽。在实施过程中，沟槽的数量可以显著不同并且根据形成高电压晶体管所需的漏极电流而变化。在阅读本说明书之后，技术人员将能够确定柱和沟槽的数量及它们的尺寸以用于特定应用的需要或期望。除非另有明确说明，否则电子器件的截面视图是沿图1中的切割线2-2截取的。
图2包括管芯110的一部分，该部分包括衬底200，该衬底包含半导体基底材料222、下半导体层224和具有主表面225的上半导体层226。半导体基底材料222、下半导体层224和上半导体层226中的每者可以是单晶的，并且包含半导体基底材料，该半导体基底材料包含至少一种第14族元素并且可以包含Si、Ge、SiC、SiGe等。在实施方案中，半导体基底材料222可以是半导体晶圆的形式。下半导体层224可以从半导体基底材料222外延生长，并且上半导体层226可以从下半导体层224外延生长。
半导体基底材料222可以是n型掺杂的或p型掺杂的，并且具有至少1×1018原子/cm3的掺杂剂浓度。下半导体层224可以具有与半导体基底材料222相同的导电类型，并且具有低于半导体基底材料222的掺杂剂浓度。在实施方案中，下半导体层224可以具有至多5×1017原子/cm3的掺杂剂浓度，并且在特定的实施方案中为至多1×1017原子/cm3。下半导体层224可以具有大于1×1015原子/cm3的掺杂剂浓度。如初始形成的，与下半导体层224相比，上半导体层226可以是未掺杂的或较轻度掺杂的。关于上半导体层226的掺杂剂浓度、剂量和掺杂技术将在本说明书中稍后进行描述。
下半导体层224和上半导体层226的厚度可以取决于晶体管的额定电压。所形成的晶体管结构的漂移区域可以包括下半导体层224和在上半导体层226内形成的n型柱的组合。在实施方案中，下半导体层224的厚度可以在2微米至20微米的范围内。在另一实施方案中，上半导体层226的厚度可以在3微米至95微米的范围内。对于额定电压为600V的晶体管，上半导体层226的厚度可以在40微米至60微米的范围内。对于较低额定电压，上半导体层226可以薄于40微米，而对于较高的额定电压，上半导体层226可以厚于50微米。如果特定应用需要或期望，则层224和226的厚度可以在所述范围之外。
在图2中，虚线指示可以通过使用下文更详细描述的图案将掺杂剂引入上半导体层226中的位置。在相对于图2所述的实施方案中，上半导体层226可以包括部分2262、2264、2266和2268，其中虚线示出这些部分之间的边界。尽管示出了四个部分，但可以在更多或更少的位置处引入掺杂剂，并且虚线中的每个虚线可以处于与图2所示不同的高度处。在实施方案中，上半导体层226的部分2262可以从下半导体层224生长，并且可以使用下文更详细描述的图案将第一组掺杂剂(图2中未示出)引入到部分2262中。上半导体层226的部分2264可以从部分2262生长，并且可以使用下文更详细描述的图案将第二组掺杂剂(图2中未示出)引入到部分2264中。上半导体层226的部分2266可以从部分2264生长，并且可以使用下文更详细描述的图案将第三组掺杂剂(图2中未示出)引入到部分2266中。上半导体层226的部分2268可以从部分2266生长，并且可以使用下文更详细描述的图案将第四组掺杂剂(图2中未示出)引入到部分2268中。
在该实施方案中，上半导体层226可以在没有任何掺杂剂的情况下生长，或者在低掺杂剂浓度下用掺杂剂原位掺杂地生长。例如，生长的上半导体层226可以为未掺杂的或可以包括n型掺杂剂或p型掺杂剂，其中平均掺杂剂浓度为至多1×1015原子/cm3。可以在生长上半导体层226的每个部分之后并且在生长上半导体层226的上覆盖部分之前引入掺杂剂。在后续扩散操作期间，来自下半导体层224的一些掺杂剂可以扩散到上半导体层226的部分2262中。
许多选项可用于通过对上半导体层226进行图案化来限定的掺杂柱。可以使用关于有源区域120内的最外侧柱和次外侧柱的掺杂区域的电荷量、平均掺杂剂浓度和剂量的不同选项。在阅读本说明书之后，技术人员将理解，可以在不脱离本文描述的构思的情况下使用许多其他实施方案。为简单起见，最外侧柱和次外侧柱内的掺杂区域将与内部柱的p型掺杂区域和n型掺杂区域进行比较。因此，电荷和平均掺杂剂浓度是相对于有源区域120的内部柱内的掺杂区域的对应电荷和平均掺杂剂浓度而言的。术语“全”旨在表示与对应内部柱内的掺杂区域相比基本上相同的电荷、平均掺杂剂浓度或剂量。
电子受体型掺杂剂可以接受电子，并且因此，当接受电子时，电子受体型掺杂剂可以贡献负电荷。电子供体型掺杂剂可以供予电子，并且因此，电子供体型掺杂剂在供予电子时可以贡献正电荷。
下表1提供了与内部柱内的掺杂区域相比，最外侧柱和次外侧柱内的掺杂区域的净电荷和平均掺杂剂浓度的概述。稍后在本说明书中更详细地描述不同组的实施方案。
表1-电荷和掺杂剂实施方案
Figure BDA0002899553060000111
许多后续附图中的俯视图示出了在有源区域120内相对于彼此的掺杂剂和沟槽图案，并且截面视图包括有源区域120和终端区域130的部分。实施方案中的每组实施方案包括关于在掺杂期间使用的图案的选项。一种选项可以仅使用基于条的特征，并且另一种选项可使用基于条的特征和基于块的特征的组合。与仅基于条的特征相比，包括基于块的特征的选项可以允许更大的未对准公差。在本申请中，对于俯视图，沿着x轴的方向在图的左手侧和右手侧之间的方向上，并且沿着y轴的方向在图的顶侧和底侧之间的方向上。
第一组实施方案
在第一组实施方案中，最外侧柱内的掺杂区域的净电荷和平均掺杂剂浓度基本上为p型内部柱内的掺杂区域的净电荷和平均掺杂剂浓度的一半。图3包括沟槽300以及沟槽300之间的柱362、364、382和384的俯视图。最外侧柱362是在管芯110的侧面112和114附近最靠近终端区域130的柱，并且次外侧柱382是挨着最外侧柱362的柱。内部柱364是次外侧柱382之间的p型柱，并且内部柱384是次外侧柱382之间的n型柱。在实施方案中，当用p型掺杂剂掺杂管芯110时，可以使用具有开口322和324的掩模来实现用于掺杂的图案，并且当用n型掺杂剂掺杂工件时，使用具有开口342和344的掩模来实现用于掺杂的图案。因此，有源区域120内的p型内部柱364接纳全剂量的p型掺杂剂，并且有源区域120内的n型内部柱384接纳全剂量的n型掺杂剂。最外侧柱362接纳大约全p型剂量的一半，因为开口322暴露大约最外侧柱362的一半。次外侧柱382接纳全n型剂量，因为开口342暴露所有次外侧柱382。
图4包括在衬底被图案化以限定沟槽300之后并且在执行扩散操作之前包括一部分有源区域120和终端区域130的一部分的工件的截面视图。在实施方案中，相同的p型开口322和324用于对上半导体层226的部分2262、2264、2266和2268中的每者进行p型掺杂，并且相同的n型开口342和344用于对上半导体层226的部分2262、2264和2266中的每者进行n型掺杂。如图4所示，与内部柱364的剂量(描绘为区域464)相比，最外侧柱362具有大约半剂量的p型掺杂剂(描绘为区域462)，并且柱382和384具有相同剂量的n型掺杂剂(描绘为区域484)。有源区域120的另一侧附近的最外侧柱362和次外侧柱382(图4中未示出)与图4中所示的最外侧柱362和次外侧柱382类似。在实施方案中，有源区域120的另一侧附近的最外侧柱362可以为图4中的最外侧柱362的镜像，并且次外侧柱382可以基本上相同。柱382和384的上半导体层226的部分2268在工艺中此时不被掺杂，因为源极区域、体区域和栅极电极随后将形成在柱382和384的顶部附近。在其他实施方案中，柱382和384的上半导体层226的部分2268可以使用相同的开口342和344进行掺杂。此外，掺杂剂量可以与部分2262、2264和2266的剂量相同或为一些其他值，包括小于部分2262、2264和2266的剂量的剂量。相对于掺杂该部分2268所述的此类实施方案可以适用于下文所述的其他实施方案。
图5包括在执行热循环以驱动掺杂剂之后的一部分的管芯110的截面视图。与p型内部柱364内的掺杂区域564相比，最外侧柱362内的掺杂区域562具有大约一半的净电荷和大约一半的p型平均掺杂剂浓度。次外侧柱382和n型内部柱384内的掺杂区域584具有基本上相同的净电荷和基本上相同的n型平均掺杂剂浓度。
虽然柱382和384具有扩散到柱382和384内的主表面的n型掺杂剂，但柱382和384顶部附近的掺杂剂浓度可以小于更靠近柱中心的较低高度处的掺杂剂浓度。较低的掺杂剂浓度允许后续p阱掺杂以在柱382和384的顶部附近形成体区域。
在柱362、364、382和384的底部附近，来自下半导体层224或半导体基底材料222的n型掺杂剂可以扩散到柱362、364、382和384的下部部分中。柱362、364、382和384内的大部分掺杂归因于上半导体层226的部分2262、2264、2266和2268的掺杂以及热掺杂剂驱动。因此，对于柱362、364、382和384，对应于部分2262、2264、2266和2268的掺杂的掺杂区域中的每个掺杂区域沿着对应柱高度的大部分(即，大于50％)延伸。
如图3所示的布局可能易受尤其是在y轴方向上未对准的影响。对于开口322，y轴方向上的轻微未对准可以影响沿着有源区域120的与终端区域130相邻的部分的电荷平衡。如果开口322在朝向图3的顶部的y轴方向上略微未对准，则靠近图3的顶部的最外侧柱362将接纳太多的掺杂剂，并且靠近图3的底部的最外侧柱362将不接纳足够的掺杂剂。
图6包括替换图3中的开口322的多组开口522。因为开口522的上边缘和下边缘终止于衬底200的将包括沟槽300的部分，所以与图3中的布局相比，图6中的布局可以容许y轴方向上的更多未对准。开口522之间的空间足够小，使得引入开口522内的掺杂剂在开口522之间的最外侧柱362的部分中充分扩散。在实施方案中，开口522和开口522之间的空间可以具有至多15微米的宽度(在x方向上测量)。在另一个实施方案中，开口522可以具有1.1微米至9微米范围内的宽度。
图3和图6中的图案可以用于在最外侧柱362内形成掺杂区域562，该掺杂区域具有p型内部柱364内的掺杂区域564的平均掺杂剂浓度的大约一半。两个最外侧柱362中的掺杂区域562的组合等同于p型内部柱364的掺杂区域564中的一个。
因为开口322和522不覆盖所有最外侧柱362，所以柱362内的掺杂浓度将不完全均匀，并且因此，与接纳全剂量的内部柱364和384相比，柱362内的掺杂剂浓度可能不太均匀。在第一组实施方案中，有源区域120具有四个具有全p型剂量和浓度的柱(两个最外侧柱362各自具有半剂量和浓度，并且三个p型内部柱364各自具有全剂量和浓度)和四个具有全n型剂量和浓度的柱的等同物。本段所述的掺杂不均匀性可以适用于在如下所述的实施方案中仅接纳部分剂量而非全部剂量的柱362和382中的任何柱。
第二组实施方案
随后将在沟槽300内形成绝缘层。绝缘层可以有助于终端区域130内的电荷。绝缘层可以包含氧化物、氮化物、氮氧化物或它们的任意组合。电荷可以根据用于形成绝缘层的技术而变化。绝缘层可以使用热生长技术或沉积来形成。可以使用O2、O3、H2O、N2O或NH3进行热生长。沉积可以在具有或不具有等离子体辅助的情况下使用化学气相沉积，使用多种不同的硅源以及氧源或氮源来进行。在实施方案中，绝缘层可以包含氧化物并贡献总正电荷的10％或甚至更多。可以生成模拟或经验数据以确定与绝缘层相关联的电荷的极性和量。
与第一组实施方案相比，为了更好地考虑来自绝缘层的电荷，在第二组实施方案中，有源区域120可以具有五个具有全p型剂量和浓度的柱以及五个具有全n型剂量和浓度的柱的等效物，同时保持沟槽300的数量相同。图7、图8和图9是沟槽300以及沟槽300之间的柱362、364、382和384的俯视图。图7包括使用具有开口622和324的掩模进行掺杂的图案的俯视图，该图案在掺杂p型掺杂剂时可以使用，并且图8包括使用具有开口742和344的掩模进行掺杂的图案的俯视图，该图案在掺杂n型掺杂剂时可以使用。图9包括作为图7和图8的复合的俯视图，并且示出了相对于柱362、364、382和384的开口622、324、724和344。
参照图7，开口622和324暴露所有的最外侧柱362和p型内部柱364。因此，柱362和364接纳全p型剂量，并且在扩散操作之后，柱362和364将具有基本上相同的p型平均掺杂剂浓度。参照图8，开口742暴露最外侧柱362的一半，并且开口742和344暴露所有的次外侧柱382以及n型内部柱384。因此，最外侧柱362接纳大约一半的n型剂量，并且柱382和384接纳全n型剂量。
图10包括在将衬底图案化以限定沟槽300之后并且在执行扩散操作之前的包括一部分有源区域120和终端区域130的一部分管芯110的截面视图。在实施方案中，相同的p型开口622和324用于对上半导体层226的部分2262、2264、2266和2268中的每者进行p型掺杂，并且相同的n型开口742和344用于对上半导体层226的部分2262、2264和2266中的每者进行n型掺杂。如图10所示，与柱382和384的剂量(描绘为区域484)相比，最外侧柱362和p型内部柱364具有相同剂量的p型掺杂剂(描绘为区域464)和半剂量的n型掺杂剂(描绘为区域982)。有源区域120的另一侧附近的最外侧柱362和次外侧柱382(图10中未示出)与图10所示的最外侧柱362和次外侧柱382类似。在实施方案中，有源区域120的另一侧附近的最外侧柱362可以为图10中的最外侧柱362的镜像，并且次外侧柱382可以基本上相同。柱382和384的上半导体层226的部分2268在工艺中此时不被掺杂，因为源极区域、体区域和栅极电极随后将形成在柱382和384的顶部附近。
尽管区域464和982示出为在部分2262、2264和2266中的每者内处于不同高度，但区域464和982可以重叠或处于相同高度。区域464和982的宽度(在竖直方向上测量)基本上小于在后续扩散操作期间掺杂剂在最外侧柱362内扩散的距离。柱362、382和384的上半导体层226的部分2268在工艺中此时不掺杂有n型掺杂剂。
图11包括在执行热循环以驱动掺杂剂之后的一部分的管芯110的截面视图。最外侧柱362内的掺杂区域1162具有p型内部柱364内的掺杂区域564的净电荷的大约一半。关于掺杂剂，掺杂区域1162具有与p型内部柱364内的掺杂区域564基本上相同的p型平均掺杂剂浓度，并且与次外侧柱382和n型内部柱384内的掺杂区域584相比，最外侧柱362部分地反向掺杂n型平均掺杂剂浓度的大约一半。
类似于第一组实施方案中的图6，块型注入物掩模可以有助于改善对未对准的公差。图7中的开口622和324用于p型掺杂。图8中的图案被如图12所示的图案替换。图12中的开口1042替换图8中的开口742。因为开口1042的上边缘和下边缘终止于衬底200的将包括沟槽300的部分，所以与图8中的布局相比，图12中的布局可以容许y轴方向上的更多未对准。类似于图6，图12中的开口1042之间的空间足够小，以允许引入开口1042内的掺杂剂在开口1042之间充分扩散。在实施方案中，开口1042和开口1042之间的空间可以具有如先前相对于开口522的所述的尺寸和开口522之间的空间中的任何一个。图13包括图7和图12中的图案的复合，并且示出了相对于彼此的开口324、344、622和1042以及沟槽300。柱362由于开口622而接纳全剂量的p型掺杂剂，并且由于开口1042而接纳半剂量的n型掺杂剂。
第三组实施方案
当(1)最外侧柱362通过使用半p型剂量和半n型剂量而基本上不具有净电荷，并且(2)次外侧柱382通过使用全n型剂量和半p型剂量而基本上具有内部柱384的净电荷的一半时，击穿电压可以增加。图14包括具有开口1222和324的光刻图案的俯视图，该图案可以在掺杂p型掺杂剂时使用。图8包括用于n型掺杂剂的光刻图案的视图。图15包括作为图8和图14的复合的俯视图，并且示出了相对于柱362、364、382和384的开口1222、324、742和344。
参照图14，开口1222暴露一半的最外侧柱362和一半的次外侧柱382。开口324暴露所有p型内部柱364。因此，柱362和382接纳大约一半的p型剂量，并且p型内部柱364接纳全p型剂量。在扩散操作之后，柱362和382将具有基本上相同的p型平均掺杂剂浓度，该平均掺杂剂浓度为p型内部柱364的p型平均掺杂剂浓度的大约一半。图8所示的图案用于n型掺杂并且在上文中更详细地描述。在扩散操作之后，柱382和384将具有基本上相同的n型平均掺杂剂浓度，并且最外侧柱362将具有柱382和384的n型平均掺杂剂浓度的大约一半。
图16包括在衬底被图案化以形成沟槽300之后并且在执行扩散操作之前的包括一部分有源区域120和终端区域130的一部分工件的截面视图。在实施方案中，相同的p型开口1222和324用于对上半导体层226的部分2262、2264、2266和2268中的每者进行p型掺杂，并且相同的n型开口742和344用于对上半导体层226的部分2262、2264和2266中的每者进行n型掺杂。如图16所示，与p型内部柱364的剂量(描绘为区域464)相比，最外侧柱362和次外侧柱382具有p型掺杂剂剂量的大约一半(描绘为区域1462)。与柱382和384的剂量(描绘为区域484)相比，最外侧柱362具有大约一半剂量的n型掺杂剂(描绘为区域1482)。在该实施方案中，如图16所示，柱362、382和384的上半导体层226的部分2268在工艺中此时不掺杂有n型掺杂剂，因为源极区域、体区域和栅极电极随后将形成在柱382和384的顶部附近。
关于柱362和382，尽管区域484、1462和1482被示出为处于部分2262、2264和2266中的每者内的不同高度处，但区域484、1462和1482可以重叠或处于相同高度处。区域484、1462和1482的宽度(在竖直方向上测量)基本上小于在后续扩散操作期间掺杂剂在柱362和382内扩散的距离。在实施方案中，有源区域120的另一侧附近的柱362和382可以为图16中的柱362和382的镜像。
图17包括在执行热循环以驱动掺杂剂之后的一部分的管芯110的截面视图。最外侧柱362内的掺杂区域1762具有基本上为零的净电荷，并且次外侧柱382内的掺杂区域1782具有n型内部柱384内的掺杂区域584的净电荷的大约一半。关于掺杂剂，与p型内部柱364的掺杂区域564相比，掺杂区域1762和1782具有p型平均掺杂剂浓度的大约一半。与次外侧柱382的掺杂区域1782和n型内部柱384的掺杂区域584相比，最外侧柱362的掺杂区域1762具有n型平均掺杂剂浓度的大约一半。掺杂区域1782具有与n型内部柱384内的掺杂区域584基本上相同的n型平均掺杂剂浓度。
类似于第一组实施方案中的图6，块型注入物掩模可以有助于改善对未对准的公差。图18中的开口1522和324用于p型掺杂。图12中的光刻图案用于n型掺杂。参照图18，因为开口1522的上边缘和下边缘终止于衬底200的将包括沟槽300的部分，所以与图14中的布局相比，图18中的布局可以容许y轴方向上的更多未对准。类似于图6，图18中的开口1522之间的空间足够小以允许引入开口1522内的掺杂剂在开口1522之间充分扩散。在实施方案中，开口1522和开口1522之间的空间可以具有如先前相对于开口522所述的尺寸和开口522之间的空间中的任何一个。图19包括图12和18中的图案的复合以示出了开口1042、344、1522和324以及沟槽300相对于彼此的相对位置。由于开口1522，柱362和382接纳大约半剂量的p型掺杂剂。最外侧柱362接纳n型掺杂剂剂量的大约一半，并且次外侧柱382由于开口1042而接纳全n型剂量。
第四组实施方案
在第三组实施方案中，次外侧柱382可以为无源的，因为次外侧柱382的上半导体层226的部分2268掺杂有p型掺杂剂。在成品器件中，部分2268内的p型掺杂区域将在柱382(连同柱362和364)内扩散。关于次外侧柱382，当包括次外侧柱382的晶体管结构导通时，上半导体层226的上部分2268内的p型掺杂剂将不允许带正电部分2262、2264和2266电连接到源极端子。在此第四组实施方案中，在工艺中此时不在次外侧柱382内使用p型掺杂剂。次外侧柱382可以随后接纳p阱注入物，该注入物是次外侧柱382内的晶体管结构的体区域的一部分。
P型掺杂使用如先前相对于图7所述的图案来执行。图20包括可以用于n型掺杂的图案。图21包括作为图7和图20的复合的俯视图，并且示出了相对于柱362、364、382和384的开口622、324、1742和344。
参照图20，开口1742暴露所有的最外侧柱362和一半的次外侧柱382。开口344暴露所有的内部柱384。因此，柱362和384接纳全n型剂量，并且在扩散操作之后，与柱362和384相比，次外侧柱382将具有n型平均掺杂剂浓度的大约一半。
在扩散操作之后，柱362和364将具有基本上相同的p型平均掺杂剂浓度，并且柱362和384将具有基本上相同的n型平均掺杂剂浓度。次外侧柱382将具有柱362和384的n型平均掺杂剂浓度的大约一半。因此，最外侧柱362基本上不具有净电荷，p型内部柱364基本上具有全净负电荷，n型内部柱384基本上具有全净正电荷，并且次外侧柱382具有n型内部柱384的净正电荷的大约一半。
图22包括在衬底被图案化以形成沟槽300之后并且在执行扩散操作之前的包括一部分有源区域120和终端区域130的一部分工件的截面视图。在实施方案中，相同的p型开口622和324用于对上半导体层226的部分2262、2264、2266和2268中的每者进行p型掺杂，并且相同的n型开口1742和344用于对上半导体层226的部分2262、2264和2266中的每者进行n型掺杂。如图22所示，最外侧柱362和内部柱364具有全剂量的p型掺杂剂(描绘为区域464)，并且最外侧柱362和内部柱384具有全剂量的n型掺杂剂(描绘为区域484)。与柱362和384相比，次外侧柱382具有n型掺杂剂剂量的大约一半(描绘为区域1942)。柱382和384的上半导体层226的部分2268在工艺中此时不被掺杂，因为源极区域、体区域和栅极电极随后将形成在柱382和384的顶部附近。
尽管区域464和484被示出为处于最外侧柱362的部分2262、2264和2266中的每者内的不同高度处，但最外侧柱362内的区域464和484可以重叠或处于相同高度处。最外侧柱362内的区域464和484的宽度(沿竖直方向测量)基本上小于在后续扩散操作期间掺杂剂在最外侧柱362内扩散的距离。有源区域120内的次外侧柱362可以基本上相同。在实施方案中，有源区域120的另一侧附近的次外侧柱382可以为图22中的次外侧柱382的镜像。柱362、364、382和384的上半导体层226的部分2268在工艺中此时不掺杂有n型掺杂剂。
图23包括在执行热循环以驱动掺杂剂之后的一部分的管芯110的截面视图。掺杂区域2362具有基本上为零的净电荷，因为最外侧柱362接纳全p型剂量和全n型剂量。次外侧柱382内的掺杂区域2382具有n型内部柱384内的掺杂区域584的净电荷的大约一半。关于掺杂剂，掺杂区域2362具有与p型内部柱364内的掺杂区域564相比基本上相同的p型平均掺杂剂浓度，以及与n型内部柱384内的掺杂区域584相比基本上相同的n型平均掺杂剂浓度。与n型内部柱384内的掺杂区域584相比，次外侧柱382内的掺杂区域2382具有n型平均掺杂剂浓度的大约一半。
类似于第一组实施方案中的图6，块型注入物掩模可以有助于改善对未对准的公差。图7中的图案用于p型掺杂，并且图24中的图案用于n型掺杂。参照图24，因为开口2042的上边缘和下边缘终止于衬底200的将包括沟槽300的部分中，所以与图20中的布局相比，图24中的布局可以容许y轴方向上的更多未对准。类似于图6，图24中的开口2042之间的空间足够小以允许引入开口2042内的掺杂剂在开口2042之间充分扩散。在实施方案中，开口2042和开口2042之间的空间可以具有如先前相对于开口2042所述的尺寸和开口522之间的空间中的任何一个。
图25包括图7和图24中的图案的复合以示出开口622、324、2042和344以及沟槽300相对于彼此的相对位置。柱362和364由于开口622和324而接纳全剂量的p型掺杂剂，柱362和384由于开口2042和344而接纳全剂量的n型掺杂剂。次外侧柱382接纳n型掺杂剂的剂量的大约一半，因为在次外侧柱382上方延伸开口2042的块部分以及之间的空间。
与第三组实施方案不同，第四组实施方案允许柱内的净电荷基本上为零，当晶体管处于导通状态时，该柱不被设计成使电子流过此类柱。在前述实施方案中的每个实施方案中，当晶体管处于导通状态时，最外侧柱362和p型内部柱364不具有流过此类柱的电子。在第四组实施方案中，次外侧柱382具有在没有部分反向掺杂的情况下实现的更少的净电荷，如相对于第三组实施方案所述。因此，当晶体管处于导通状态时，电流可以流过次外侧柱382。第四组实施方案中的次外侧柱382的导通状态电阻将高于第一组实施方案和第二组实施方案中的次外侧柱382的导通状态电阻；然而，较高的电阻比与第三组实施方案中的次外侧柱382一起出现的无源柱更好。
其他设计也是可能的。许多先前的实施方案描述了具有不同于内部柱364和384的掺杂的成对的最外侧柱和次外侧柱。剂量和平均掺杂剂浓度以全剂量和全浓度以及半剂量和半浓度来描述。如前所述，在实践中，有源区域120可以包括数百或数千个沟槽和柱。如果需要或期望，可以掺杂一个或多个附加柱以实现有源区域120的中心与有源区域120的更靠近终端区域130的部分之间的净电荷的逐渐过渡。在实施方案中，与次外侧柱382相邻的另一对柱也可以具有部分掺杂或部分反向掺杂的区域。例如，最外侧柱362可以具有基本上为零的净电荷，次外侧柱382可以具有在有源区域120的中心附近的n型内部柱384的净电荷的大约四分之一，最靠近次外侧柱382的柱364可以具有在有源区域120的中心附近的p型内部柱364的净电荷的大约一半，并且最靠近次外侧柱382的柱384可以具有在有源区域120的中心附近的n型内部柱384的净电荷的大约四分之三。在阅读本说明书之后，技术人员将能够确定允许有源区域120内在与终端区域130的边界附近的净电荷的逐渐过渡的设计。
处理继续以完成有源区域120内的晶体管结构的形成。从图23所示的实施方案(第四组实施方案)开始描述该过程的其余部分。下文所述的处理可以用于前述实施方案中的任何一个。下文所述的后续处理包括非限制性实施方案，并且在不脱离本文所述构思的情况下，其他实施方案可以用于不同设计。
图26包括在形成半导体层、使半导体层凹进沟槽内以及形成绝缘层之后的管芯110的一部分。从俯视图中，晶体管结构将具有在柱382和384的中心内的栅极电极以及在栅极电极的相对侧上的源极区域。半导体层允许随后形成到源极区域和主体接触区域的接触件。半导体层还可以减小沟槽300的宽度，使得在密封沟槽300时可以使用较少的绝缘材料。
在实施方案中，使用选择性外延生长来形成半导体层以增加柱362、364、382和384的宽度。尽管未示出，但保护层(诸如氧化物层或氮化物层)可以在半导体层形成之前覆盖在柱362、364、382和384上面，并且用于在限定沟槽300时保护柱362、364、382和384。半导体层可以从衬底200的暴露部分外延生长。半导体层可以具有在0.1微米至0.9微米范围内的厚度。
可以执行各向异性蚀刻以使半导体层凹入在沟槽300内。在图26中，原始柱(当限定沟槽时)与半导体层之间的边界以虚线示出。柱中的每个柱包括在柱的中心处的其原始柱和沿着原始柱的相对侧的半导体层。虚线未在后续附图中示出，并且后续附图中的柱包括原始柱和半导体层的剩余部分。
柱上方的保护层在工艺中此时可以被移除或可以不被移除。对于图26所示的实施方案，保护层被移除。绝缘层2602沿着柱362、364、382和384的暴露表面形成。绝缘层2602可以包括氧化物或氮化物的一个或多个膜。如前所述，绝缘层2602可以影响有源区域120内的电荷。因此，绝缘层2602可以与先前模拟或先前经验测试一致的方式形成，使得与绝缘层2602相关联的净电荷足够接近对应于模拟或测试的净电荷。在特定实施方案中，绝缘层2602使用H2O热生长。在另一个实施方案中，绝缘层2602可以通过在O2或前述其他氧化种类中热生长而形成。在另外的实施方案中，绝缘层2602可以在有或没有等离子体辅助的情况下通过化学气相沉积形成。后续的热操作(诸如用以减小应力或使沉积层致密化的高温退火)可以影响净电荷，因此在模拟或测试期间应考虑此类热操作。绝缘层2602的厚度在50nm至300nm的范围内。
图27包括在形成p阱区域2702、栅极介电层2714、栅极电极2724和源极区域2728之后管芯110的部分。与图26相比，图27示出了柱362、364、382和384的上部分以及终端区域130的一部分。尽管未示出，但沟槽300的部分可以至少部分地填充有牺牲层，该牺牲层可以有助于防止掺杂剂被引入到沟槽300下方的衬底200中以及沿着柱362、364、382和384的下部分引入到侧壁中。P阱区域2702在主表面附近形成在衬底200内，并且包括有源区域120、终端区域130和外围区域140。P阱区域2702的深度可以影响形成在柱382和384内的晶体管结构的沟道长度。P阱区域2702的最低高度处于比栅极电极2724的最低高度的高度高。在(1)源极区域2728在栅极开口处的最低高度与(2)p阱区域2702的最低高度之间的高度差对应于晶体管结构的沟道长度。在实施方案中，从主表面225测量的p阱2702的深度在大约0.5微米至3.0微米的范围内。P阱区域2702的平均掺杂剂浓度影响晶体管结构的阈值电压。在实施方案中，p阱区域2702的平均掺杂剂浓度在5×1015原子/cm3至5×1017原子/cm3的范围内。
次外侧柱382和n型内部柱384被图案化以限定形成栅极电极2724的开口。开口延伸到低于p阱区域2702的最低高度的深度。在实施方案中，与p阱区域2702的底部相比，栅极开口的深度可以进一步延伸到柱382和384中0.05微米至0.5微米。
栅极介电层2714沿着柱382和384在栅极开口内的暴露表面形成。栅极介电层2714可以包含氧化物、氮化物或氮氧化物。在实施方案中，栅极介电层2714的厚度在11nm至200nm的范围内。可以使用热生长、沉积或它们的组合形成栅极介电层2714。
栅极电极2724可以通过在管芯110和栅极介电层2714上方以及在栅极电极2724的开口内沉积导电层来形成。导电层可以包括一个或多个导电膜。在实施方案中，导电层包括重掺杂半导体层，使得随后可以形成到重掺杂半导体层的欧姆接触。在另一个实施方案中，导电层可以包括金属膜(诸如钨层)，并且可以包括或可以不包括粘附膜、阻挡膜等。移除栅极开口外部的导电层的部分以完成栅极电极2724的形成。
源极区域2728形成于次外侧柱382和n型内部柱384中。与本说明书中先前所述的许多其他掺杂区域相比，源极区域2728较浅。源极区域可以是n型重掺杂区域，该重掺杂区域允许与随后形成的互连的欧姆接触。在实施方案中，如从主表面225测量，源极区域2728的深度在0.05微米至0.8微米的范围内。
在另选的实施方案中，栅极电极2724可以通过在形成源极区域2728的同时沉积未掺杂的或轻掺杂的半导体层并且掺杂半导体层来形成。在阅读本说明书之后，技术人员将能够确定关于栅极电极2724和源极区域2728的形成的工艺集成以满足特定应用的需要或期望。
如果在沟槽300内形成任选的牺牲层，则可以在工艺中的此时去除牺牲层。
图28包括在沟槽300(图28中未标记)内和柱362、364、382和384上方形成绝缘层2800、将绝缘层2800图案化以限定接触开口以及在p阱区域2702内形成主体接触区域2802之后管芯110的部分。绝缘层2800可以包括包含氧化物、氮化物或氮氧化物的一个或多个膜。在实施方案中，可以形成密封沟槽300以限定空隙2812的绝缘膜。可以沉积另一个绝缘膜并使其平坦化。另外的绝缘膜可以用作蚀刻停止膜或抗反射膜。在阅读本说明书之后，技术人员将能够确定绝缘膜的数量及它们的组成以及是否需要单独的平坦化操作。
绝缘层2800被图案化以形成接触开口。接触开口可以具有延伸到柱362、364、382和384的p阱区域2702中的深度。在柱382和384内，接触开口可以接触源极区域2728。主体接触区域2802形成在接触开口内。主体接触区域2802可以为重p型掺杂的，以允许欧姆接触成为随后形成的互连。尽管未示出，但绝缘层2800也可以被图案化以限定在图28中未示出的位置处延伸到栅极电极2724的接触开口。与图案化绝缘层2800以限定用于主体接触区域2802的接触开口相比，可以在单独的操作期间执行用以限定到栅极电极2724的接触开口的图案化。此外，相对于主体接触区域2802所述的掺杂剂操作可以对栅极电极的接触开口执行或可以不执行。
图29包括在形成基本完整的电子器件之后管芯110的一部分。导电层可以形成在绝缘层2800上方和接触开口内。导电层可以包括一个或多个导电膜。当导电层包括多个膜时，可以在体导电膜之前沉积粘附膜或阻挡膜。抗反射膜可以形成在体导电膜上方并可以包括金属氮化物膜。导电层可以具有在1.1微米至6微米范围内的厚度。导电层可以被图案化以形成互连部2926和到栅极电极2724的互连部(图29中未示出)。互连部2926可以在终端区域130的一部分上方延伸以充当屏蔽电极来控制终端区域130中的电场。互连部2926可以是晶体管的源极端子，并且到栅极电极2724的互连部可以是栅极端子。如果需要或期望，此时也可形成其他互连部。在任选的背磨操作之后，可以沿着半导体基底材料222的暴露表面形成背面金属。在实施方案中，背面金属(未示出)可以镀覆到或附接到半导体基底材料222的暴露表面。在特定实施方案中，背面金属可以是金属或金属合金。示例材料可以包含至少50重量％的Al、Ni、Cu、Au等。背面金属可以是晶体管的漏极端子。
关于在柱362、364、382和384的形成和初始掺杂之后形成有源区域120的附加处理细节可以见于2018年9月25日提交的美国专利申请号16/141761，该专利申请全文通过引用并入本文。在不脱离本说明书中所述构思的情况下，可以改变此类申请中所述的一些尺寸。
如本文所述的实施方案可以有助于减小有源区域的边缘附近靠近管芯的终端区域的电场。减小的电场可以允许击穿电压由有源区域的内部内的单元的设计管理，与管芯的与主表面附近的有源区域和终端区域之间的边界相邻的部分相反。与有源区域中心附近的柱相反，可以通过在有源区域靠近终端区域的柱内具有减少的净电荷来实现减小的电场。可以通过以下方式来实现减小的电场：利用用于掺杂对应内部柱的全剂量的一部分而非全部来掺杂有源区域内的更靠近终端区域的柱，至少部分地反掺杂有源区域内靠近终端区域的柱或者部分剂量和反掺杂的结合。
由于本公开的方面涉及在器件的终端区域附近的有源区域中的净电荷的工程设计，因此其可以应用于许多不同类型的晶体管结构。例如，示出了具有沟槽型栅极的实施方案。其他实施方案可以具有平面型栅极电极。此外，示出了将柱分开的具有绝缘衬里的深沟槽结构。在其他实施方案中，该深沟槽结构可以不存在。柱可以使用一系列外延生长操作(例如，交替p型外延生长和n型外延生长)来形成。另外，热驱动的温度和持续时间可以增加或减少，从而导致掺杂的或多或少均匀分布。可以添加具有或不具有掩模的任一导电类型的表面注入物，以在不显著改变柱的平均掺杂浓度的情况下修改表面导电特性。在不脱离本文所述构思的情况下，可以实现这些各种实施方案。
本文描述了许多不同的设计。在阅读本说明书之后，技术人员将了解，可以在不偏离本文描述的构思的情况下使用许多其他设计。该设计可以集成到现有工艺流程中而无需添加任何另外的步骤。
许多不同的方面和实施方案是可能的。那些方面和实施方案中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施方案仅为示例性的，而不限制本发明的范围。实施方案可根据如下所列的实施方案中的任一个或多个。
实施方案1：一种电子器件可以包括有源区域，该有源区域包括柱阵列。柱阵列可包括第一柱，该第一柱具有第一电荷类型的第一净电荷；第二柱，该第二柱具有与第一电荷类型相反的第二电荷类型的第二净电荷；和内部柱，该内部柱包括交替排列的具有第一电荷类型的第三净电荷的奇数柱和具有第二电荷类型的第四净电荷的偶数柱。第二柱可以设置在第一柱和内部柱之间，并且第一净电荷的绝对值或第二净电荷的绝对值小于第三净电荷中的每个第三净电荷的绝对值。
实施方案2：根据实施方案1所述的电子器件，其中第二净电荷与第四净电荷中的每个第四净电荷基本上相同。
实施方案3：根据实施方案1所述的电子器件，其中第二净电荷的绝对值小于第三净电荷中的每个第三净电荷的绝对值。
实施方案4：根据实施方案3所述的电子器件，其中第二净电荷显著小于第四净电荷中的每个第四净电荷。
实施方案5：根据实施方案1所述的电子器件，其中电子器件包括管芯，该管芯具有第一侧以及与第一侧相对的第二侧，该管芯包括柱阵列，并且第一柱是柱阵列内的最靠近管芯的第一侧的柱。柱阵列还可以包括具有基本上第一电荷类型的第一净电荷的第三柱和具有基本上第二电荷类型的第二净电荷的第四柱。第四柱可以设置在第三柱与内部柱之间，并且第三柱可以为柱阵列内的最靠近管芯的第二侧的柱。
实施方案6：根据实施方案1所述的电子器件还可以包括绝缘层，该绝缘层具有第二电荷类型的绝缘体电荷，并且第一类型电荷总量和第二类型电荷总量之和不大于第一类型电荷总量或第二类型电荷总量的5％。
实施方案7：根据实施方案6所述的电子器件，其中绝缘体电荷为第二类型电荷总量的至少5％。
实施方案8：一种电子器件可以包括有源区域，该有源区域包括柱阵列，该柱阵列包括第一柱、第二柱和第三柱。第一柱可以包括沿着第一柱的第一高度的大部分延伸的第一掺杂区域，其中第一掺杂区域包括处于第一平均掺杂剂浓度的第一掺杂剂。第二柱可以包括沿着第二柱的第二高度的大部分延伸的第二掺杂区域，其中第二掺杂区域包括处于第二平均掺杂剂浓度的第二掺杂剂。第三柱可以包括沿着第三柱的第三高度的大部分延伸的第三掺杂区域，其中第三掺杂区域包括具有第一导电类型的第三掺杂剂，第三掺杂剂处于第三平均掺杂剂浓度。第二柱可以设置在第一柱与第三柱之间，并且第三平均掺杂剂浓度可以大于第一平均掺杂剂浓度或第二平均掺杂剂浓度。
实施方案9：根据实施方案8所述的电子器件，其中第一平均掺杂剂浓度显著小于第三平均掺杂剂浓度。
实施方案10：根据实施方案8所述的电子器件，其中第二平均掺杂剂浓度小于第三平均掺杂剂浓度。
实施方案11：根据实施方案10所述的电子器件，该电子器件还包括：
第四柱，该第四柱包括沿着第四柱的第四高度的大部分延伸的第四掺杂区域，其中第四掺杂区域包括具有与第一导电类型相反的第二导电类型的第四掺杂剂，其中第四掺杂剂处于第四平均掺杂剂浓度，并且第四平均掺杂剂浓度显著大于第二平均掺杂剂浓度。
实施方案12：根据实施方案8所述的电子器件，其中第一掺杂剂具有第一导电类型，第二掺杂剂具有与第一导电类型相反的第二掺杂剂类型，并且第一平均掺杂剂浓度显著小于第二平均掺杂剂浓度。
实施方案13：根据实施方案8所述的电子器件，其中第一掺杂剂具有第一导电类型，第二掺杂剂具有与第一导电类型相反的第二掺杂剂类型，第一掺杂区域还包括具有第二导电类型的第四掺杂剂，并且第四掺杂剂处于显著小于第一平均掺杂剂浓度的第四平均掺杂剂浓度。
实施方案14：根据实施方案8所述的电子器件，其中第一掺杂剂具有第一导电类型，第二掺杂剂具有与第一导电类型相反的第二掺杂剂类型，第二掺杂区域还包括具有第一导电类型的第四掺杂剂，并且第四掺杂剂处于显著小于第二平均掺杂剂浓度的第四平均掺杂剂浓度。
实施方案15：根据实施方案8所述的电子器件，其中第一掺杂剂具有第一导电类型，第二掺杂剂具有与第一导电类型相反的第二掺杂剂类型，第一掺杂区域还包括具有第二导电类型的第四掺杂剂，第四掺杂剂处于第四平均掺杂剂浓度，并且第二平均掺杂剂浓度显著小于第四平均掺杂剂浓度。
16.根据实施方案15所述的电子器件，其中第一平均掺杂剂浓度与第三平均掺杂剂浓度基本上相同。
实施方案17：根据实施方案8所述的电子器件，其中电子器件包括具有第一侧的管芯，该管芯包括柱阵列，并且第一柱是管芯的第一侧的最外侧柱。
实施方案18：根据实施方案8所述的电子器件，其中第一掺杂区域或第二掺杂区域为非均匀掺杂的，并且第三掺杂区域为基本上均匀掺杂的。
实施方案19：一种电子器件可以包括有源区域，该有源区域包括柱阵列。柱阵列可以包括：具有受体型掺杂剂种类的p型柱和具有供体型掺杂剂种类的n型柱的交替图案；和绝缘层，该绝缘层位于该柱阵列中的相邻柱之间。负电荷可以与p型柱的受体型掺杂剂种类相关联，正电荷可以与n型柱的供体型掺杂剂种类和绝缘层相关联，并且有源区域的净电荷的绝对值可以不超过负电荷的5％。
实施方案20：根据实施方案19所述的电子器件，其中绝缘层为正电荷的至少5％。
应当注意，并不需要上文在一般性说明或示例中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。
上文已经关于具体实施方案描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求书的关键、需要或必要特征。
本文描述的实施方案的说明书和图示旨在提供对各种实施方案的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备以及系统的所有要素和特征的穷尽性和全面性描述。单独的实施方案可也按组合方式在单个实施方案中提供，相反，为了简便起见而在单个实施方案的背景下描述的各种特征可也单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施方案仅对阅读了本说明书之后的技术人员是显而易见的。其他实施方案可以使用并且从本公开中得出，使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。

Claims (10)

1.一种电子器件，所述电子器件包括：
有源区域，所述有源区域包括柱阵列，其中所述柱阵列包括：
第一柱，所述第一柱具有第一电荷类型的第一净电荷；
第二柱，所述第二柱具有与所述第一电荷类型相反的第二电荷类型的第二净电荷；和
内部柱，所述内部柱包括交替的奇数柱和偶数柱，所述奇数柱具有所述第一电荷类型的第三净电荷，所述偶数柱具有所述第二电荷类型的第四净电荷，
其中：
所述第二柱设置在所述第一柱和所述内部柱之间，并且
所述第一净电荷的绝对值或所述第二净电荷的绝对值小于所述第三净电荷中的每个第三净电荷的绝对值。
2.根据权利要求1所述的电子器件，其中所述第二净电荷与所述第四净电荷中的每个第四净电荷基本上相同。
3.根据权利要求1所述的电子器件，其中所述第二净电荷的所述绝对值小于所述第三净电荷中的每个第三净电荷的所述绝对值。
4.根据权利要求3所述的电子器件，其中所述第二净电荷显著小于所述第四净电荷中的每个第四净电荷。
5.根据权利要求1至4中任一项所述的电子器件，所述电子器件还包括绝缘层，所述绝缘层具有所述第二电荷类型的绝缘体电荷，并且第一类型电荷总量和第二类型电荷总量之和不大于所述第一类型电荷总量或所述第二类型电荷总量的5％。
6.一种电子器件，所述电子器件包括：
有源区域，所述有源区域包括柱阵列，所述柱阵列包括：
第一柱，所述第一柱包括沿着所述第一柱的第一高度的大部分延伸的第一掺杂区域，其中所述第一掺杂区域包括处于第一平均掺杂剂浓度的第一掺杂剂；
第二柱，所述第二柱包括沿着所述第二柱的第二高度的大部分延伸的第二掺杂区域，其中所述第二掺杂区域包括处于第二平均掺杂剂浓度的第二掺杂剂；和
第三柱，所述第三柱包括沿着所述第三柱的第三高度的大部分延伸的第三掺杂区域，其中所述第三掺杂区域包括具有第一导电类型的第三掺杂剂，所述第三掺杂剂处于第三平均掺杂剂浓度，
其中：
所述第二柱设置在所述第一柱和所述第三柱之间，并且
所述第三平均掺杂剂浓度大于所述第一平均掺杂剂浓度或所述第二平均掺杂剂浓度。
7.根据权利要求6所述的电子器件，其中所述第一平均掺杂剂浓度显著小于所述第三平均掺杂剂浓度。
8.根据权利要求6或7所述的电子器件，其中所述第二平均掺杂剂浓度小于所述第三平均掺杂剂浓度。
9.根据权利要求8所述的电子器件，其中所阵列还包括：
第四柱，所述第四柱包括沿着所述第四柱的第四高度的大部分延伸的第四掺杂区域，其中所述第四掺杂区域包括具有与所述第一导电类型相反的第二导电类型的第四掺杂剂，其中所述第四掺杂剂处于第四平均掺杂剂浓度，并且所述第四平均掺杂剂浓度显著大于所述第二平均掺杂剂浓度。
10.一种电子器件，所述电子器件包括：
有源区域，所述有源区域包括：
柱阵列，其中所述柱阵列包括具有受体型掺杂剂种类的p型柱和具有供体型掺杂剂种类的n型柱的交替图案；和
绝缘层，所述绝缘层位于所述柱阵列内的相邻柱之间，
其中：
负电荷与所述p型柱的所述受体型掺杂剂种类相关联，
正电荷与所述n型柱的所述供体型掺杂剂种类和所述绝缘层相关联，并且
所述有源区域的净电荷的绝对值不超过所述负电荷的5％。
CN202110052378.6A 2020-03-23 2021-01-15 电子器件 Pending CN113437151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/827,425 2020-03-23
US16/827,425 US20210296436A1 (en) 2020-03-23 2020-03-23 Electronic Device Including an Active Region

Publications (1)

Publication Number Publication Date
CN113437151A true CN113437151A (zh) 2021-09-24

Family

ID=77748273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110052378.6A Pending CN113437151A (zh) 2020-03-23 2021-01-15 电子器件

Country Status (2)

Country Link
US (1) US20210296436A1 (zh)
CN (1) CN113437151A (zh)

Also Published As

Publication number Publication date
US20210296436A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US20230197775A1 (en) Semiconductor device having a super junction structure and method of manufacturing the same
JP4851694B2 (ja) 半導体装置の製造方法
US6979862B2 (en) Trench MOSFET superjunction structure and method to manufacture
US20150179764A1 (en) Semiconductor device and method for manufacturing same
CN113745116B (zh) 超级结器件及其制造方法
JP6375743B2 (ja) 半導体装置の製造方法
JP2006186145A (ja) 半導体装置及びその製造方法
CN108028203B (zh) 垂直jfet及其制造方法
TW201725728A (zh) 在垂直功率半導體裝置中之源極－閘極區域架構
US11322607B2 (en) Semiconductor device
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
JP2019521529A (ja) パワーデバイス及びその製造方法
US20210043765A1 (en) Silicon carbide semiconductor device and manufacturing method of same
CN112786677A (zh) 超结器件及其制造方法
KR20210122946A (ko) 초접합 파워 mosfet
CN111341832B (zh) 结终端结构及其制备方法
CN110943119A (zh) 窄台面超结mosfet
JP4764003B2 (ja) 半導体装置
CN111200025A (zh) 超结器件及其制造方法
CN104124276B (zh) 一种超级结器件及其制作方法
CN113437151A (zh) 电子器件
KR101361067B1 (ko) 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법
JP7107284B2 (ja) 半導体装置とその製造方法
US20240234495A1 (en) Gate trench power semiconductor devices having self-aligned trench shielding regions and related methods
US11855136B2 (en) Super junction semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210924