JP2017063181A - 双方向ツェナーダイオードおよびその製造方法 - Google Patents
双方向ツェナーダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP2017063181A JP2017063181A JP2016147655A JP2016147655A JP2017063181A JP 2017063181 A JP2017063181 A JP 2017063181A JP 2016147655 A JP2016147655 A JP 2016147655A JP 2016147655 A JP2016147655 A JP 2016147655A JP 2017063181 A JP2017063181 A JP 2017063181A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- substrate
- less
- zener diode
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】双方向ツェナーダイオード1は、基板2を含む。基板2には、p型のベース領域3が形成されている。ベース領域3の表層部には、n型の第1不純物領域8と、n型の第2不純物領域9とが間隔を空けて形成されている。基板2の表面上には、第1不純物領域8に電気的に接続される第1外部電極と、第2不純物領域9に電気的に接続される第2外部電極とが配置されている。この構成において、第1不純物領域8と第2不純物領域9との間に存在するベース領域3の基板2の表面に沿う寸法Sを、4.0μm以上12.5μm以下とした。
【選択図】図4
Description
特許文献1には、n+型の基板と、基板の表層部に形成されたp−層と、p−層の表層部に形成されたp+層と、p+層の表層部に形成されたn+層とを含むnppn積層構造のダイオードが開示されている。
<実施形態>
図1は、本発明の一実施形態に係る双方向ツェナーダイオード1を示す平面図である。図2Aは、図1に示すIIA-IIA線に沿う縦断面図である。図2Bは、図1に示すIIB-IIB線に沿う縦断面図である。図3は、図2Aに示すIII-III線に沿う横断面図である。
図2A、図2Bおよび図3を参照して、第1外部電極4と第2外部電極5との間においてベース領域3の表層部には、第1外部電極4および第2外部電極5に電気的に接続される、複数(本実施形態では4つ)の第1不純物領域群6と、複数(本実施形態では4つ)の第2不純物領域群7とが形成されている。
図3において上側から順に第1行目、第2行目・・・第8行目と定義し、左側から順に第1列目、第2列目、第3列目、第4列目と定義すると、第1不純物領域群6が偶数行に設けられており、第2不純物領域群7が奇数行に設けられている。各第1不純物領域群6において、第1不純物領域8は、第1列目〜第4列目に一つずつ配置されている。同様に、各第2不純物領域群7において、第2不純物領域9は、第1列目〜第4列目に一つずつ配置されている。
図3を参照して、本実施形態では、第2行目の第1列目、第6行目の第4列目および第8行目の第4列目に配置された3つの第1不純物領域8に対応する部分には、第1コンタクト孔11が形成されていない。これら3つの第1不純物領域8は、絶縁膜10を挟んで第1引出し電極膜17に対向しており、第1外部電極4および第2外部電極5から電気的に絶縁されている。これら3つの第1不純物領域8は、第1ツェナーダイオードD1として機能しないダミーダイオードDDとして形成されている。
第1不純物領域8の基板2の短手方向に沿う幅は、たとえば1.0μm以上15μm以下であり、基板2の長手方向に沿う幅は、たとえば20μm以上40μm以下である。基板2の長手方向に隣接する2つの第1不純物領域8間の幅は、たとえば5.0μm以上25μm以下である。同様に、第2不純物領域9の基板2の短手方向に沿う幅は、たとえば1μm以上15μm以下であり、基板2の長手方向に沿う幅は、たとえば20μm以上40μm以下である。基板2の長手方向に隣接する2つの第2不純物領域9間の幅は、たとえば5.0μm以上25μm以下である。
図4を参照して、本実施形態に係る双方向ツェナーダイオード1は、第1不純物領域8と第2不純物領域9との間に存在するベース領域3の基板2の表面に沿う寸法Sが、4.0μm以上12.5μm以下とされていることを特徴とする。以下では、このベース領域3の基板2の表面に沿う寸法Sを、単に「ベース領域3の寸法S」という。本実施形態に係る双方向ツェナーダイオード1は、ベース領域3の寸法Sを4.0μm以上12.5μm以下とすることによって、良好な電流−電圧特性を実現するものである。本実施形態に係る双方向ツェナーダイオード1において、第1不純物領域8の基板2の短手方向に沿う幅W1および第2不純物領域9の基板2の短手方向に沿う幅W2は、いずれも1.0μm以上9.0μm以下に設定されている。
図5Aに示す第1評価用素子TEG1は、ベース領域3の寸法Sが、12.5μm(寸法S=12.5μm)とされた双方向ツェナーダイオード1である。
図5Cに示す第3評価用素子TEG3は、ベース領域3の寸法Sが、6.0μm(寸法S=6.0μm)とされた双方向ツェナーダイオード1である。
図5Dに示す第4評価用素子TEG4は、ベース領域3の寸法Sが、5.0μm(寸法S=5.0μm)とされた双方向ツェナーダイオード1である。
図6は、図5A〜図5Eに示す第1〜第5評価用素子TEG1〜TEG5の電流−電圧特性を示すグラフである。図7は、図6に示す破線で囲まれた部分を拡大したグラフである。
曲線A〜曲線Eを参照して、ベース領域3の寸法Sが小さくされるに従って逆方向降伏電圧VBRが低下し、ベース領域3の寸法Sが大きくされるに従って逆方向降伏電圧VBRが上昇するという結果が得られた。具体的には、第1〜第5評価用素子TEG1〜TEG5によれば、100μA以上10mA以下の逆方向降伏電流IBR、6V以上7V以下の逆方向降伏電圧VBRを達成できることが分かった。たとえば、逆方向降伏電流IBRを1mAと定めると、この時の逆方向降伏電圧VBRは6V以上7V以下である。
第1〜第5評価用素子TEG1〜TEG5のうち、特に、第4評価用素子TEG4(ベース領域3の寸法S=5.0μm)および第5評価用素子TEG5(ベース領域3の寸法S=4.0μm)であれば、100μA以上10mA以下の逆方向降伏電流IBR、6V以上6.5V以下の逆方向降伏電圧VBRを達成できることが分かった。
図2Aおよび図2Bを再度参照して、絶縁膜10上には、第1内部電極膜13および第2内部電極膜14を被覆するように、窒化シリコンを含む第1パッシベーション膜20およびポリイミドを含む樹脂膜21がこの順に形成されている。基板2の側面には、窒化シリコンを含む第2パッシベーション膜22が形成されている。第1パッシベーション膜20および樹脂膜21には、第1パッド電極膜16を露出させる第1パッド開口23と、第2パッド電極膜18を露出させる第2パッド開口24とが形成されている。
図8は、図1に示す双方向ツェナーダイオード1の製造工程の一例を説明するためのフローチャートである。
次に、ウエハの表層部における第1不純物領域8を形成すべき領域および第2不純物領域9を形成すべき領域に、n型不純物が注入される(ステップS3)。次に、ウエハに注入されたn型不純物を拡散させるための熱処理(ドライブイン処理)が行われて、第1不純物領域8および第2不純物領域9が形成される(ステップS4)。双方向ツェナーダイオード1では、この熱処理の温度および時間に応じて、逆方向降伏電圧VBRが変化する。熱処理の条件による逆方向降伏電圧VBRの変化を調べた結果が図9に示されている。
低温プロセスにおいて、熱処理温度は、たとえば900℃以上1100℃以下であり、熱処理時間は、たとえば20秒以上60分以下である。熱処理温度が900℃以上1000℃以下の時、熱処理時間は30分以上60分以下であってもよい。熱処理温度が1000℃を超えて1100℃以下の時、熱処理時間は20秒以上30分以下であってもよい。
折れ線Fと折れ線Gとの対比から、ウエハに加えられる熱量が多い程、逆方向降伏電圧VBRが高くなる傾向があることが分かった。折れ線Gを参照して、第4評価用素子TEG4および第5評価用素子TEG5では、高温プロセスが適用されると急激に逆方向降伏電圧VBRが低下することが分かった。
図10において、曲線Hは、第1評価用素子TEG1の電流−電圧特性を示している。曲線Iは、第2評価用素子TEG2の電流−電圧特性を示している。曲線Jは、第3評価用素子TEG3の電流−電圧特性を示している。曲線Kは、第4評価用素子TEG4の電流−電圧特性を示している。曲線Lは、第5評価用素子TEG5の電流−電圧特性を示している。
高温プロセスでは、ウエハに注入されたn型不純物が広範囲に拡散する。そのため、第1不純物領域8とベース領域3とのpn接合部から拡がる空乏層と、第2不純物領域9とベース領域3とのpn接合部から拡がる空乏層とが重なる結果、電流が常時流れる状態またはこれに近い状態となり、漏れ電流IRが急激に増大したと考えられる。とりわけ、ベース領域3の寸法Sが5.0μm以下とされた第4評価用素子TEG4および第5評価用素子TEG5では、ベース領域3の寸法Sが比較的小さいため、このような問題に直面したと考えられる。
<参考例>
図11は、参考例に係る双方向ツェナーダイオード101を示す平面図である。図12Aは、図11に示すXIIA-XIIA線に沿う縦断面図である。図12Bは、図11に示すXIIB-XIIB線に沿う縦断面図である。図13は、図12Aに示すXIII-XIII線に沿う横断面図である。
平面視において、基板102の第2外部電極105側の端部には、その短手方向中央部に基板102の内方領域に向かって窪んだ凹部102aが形成されている。凹部102aは、基板102の側面に沿って形成されている。また、基板102の第2外部電極105側に位置する一つの角部は、面取りされることにより、面取り部102bとされている。基板102の第1外部電極104側の端部には、これら凹部102aおよび面取り部102bは設けられていない。これにより、双方向ツェナーダイオード101が非対称とされており、双方向ツェナーダイオード101の実装方向や極性方向等、種々の情報が表されている。
図14は、図13に示すXIV-XIV線に沿う縦断面図であって、第1不純物領域108、第2不純物領域109、第1引出し電極膜117および第2引出し電極膜119が形成された部分を示す拡大断面図である。
本参考例に係る双方向ツェナーダイオード101は、第1不純物領域108の基板102の短手方向に沿う幅W11(以下、単に「第1不純物領域108の幅W11」という。)および/または第2不純物領域109の基板102の短手方向に沿う幅W21(以下、単に「第2不純物領域109の幅W21」という。)が、1.0μm以上9.0μm以下とされていることを特徴としている。
第1コンタクト孔111の基板102の短手方向に沿う幅Y11、および第2コンタクト孔112の基板102の短手方向に沿う幅Y21は、たとえば1.0μm以上9.0μm以下である。第1コンタクト孔111の基板102の長手方向に沿う幅、および第2コンタクト孔112の基板102の長手方向に沿う幅は、たとえば20μm以上40μm以下である。スリット115の幅Z11は、たとえば1.0μm以上3.0μm以下である。第1引出し電極膜117の基板102の短手方向に沿う幅X11および第2引出し電極膜119の基板102の短手方向に沿う幅X21は、たとえば1.0μm以上15μm以下である。
第1不純物領域108の周縁部と第1引出し電極膜117の周縁部との間の距離V11(=(X11−W11)/2)は、1.0μm以上2.0μm以下である。同様に、第2不純物領域109の周縁部と第1引出し電極膜117の周縁部との間の距離V21(=(X21−W21)/2)は、1.0μm以上2.0μm以下である。第1不純物領域108と第2不純物領域109との間に存在するベース領域103の基板102の表面に沿う寸法S11(以下、単に「ベース領域103の寸法S11」という。)は、4.0μm以上12.5μm以下に設定されることが好ましい。
図15は、電流−電圧特性を評価するための第1〜第6評価用素子TEG201〜TEG206の寸法を示す表である。図16A〜図16Fは、電流−電圧特性を評価するための第1〜第6評価用素子TEG201〜TEG206を示す平面図である。第1不純物領域108側の構成および第2不純物領域109側の構成は略同様であるので、図15では、第2不純物領域109側のサイズを省略している。図16A〜図16Eは、それぞれ、図13に示す平面図に対応している。
図15を参照して、第1評価用素子TEG201は、第1不純物領域108の幅W11および第2不純物領域109の幅W21が、いずれも1.0μm(幅W11,W21=1.0μm)とされた双方向ツェナーダイオード101である。ベース領域103の寸法S11は、4.0μm(=2×V11+Z11)である。図16Aを参照して、第1評価用素子TEG201には、26個の第1不純物領域108と、26個の第2不純物領域109とが含まれる。
図17および図18において、縦軸は第1外部電極104および第2外部電極105間の電流値であり、横軸は第1外部電極104および第2外部電極105間の電圧値である。図17および図18に示すグラフは、第1外部電極104および第2外部電極105間に0Aから10mAの電流を流すことによって、第1外部電極104および第2外部電極105間に生じた電圧を測定し、電流−電圧特性として表したものである。その電流−電圧特性は、曲線141〜曲線146に示される通りである。
曲線144は、第4評価用素子TEG204の電流−電圧特性を示している。第4評価用素子TEG204には、第4評価用素子TEG204A〜204Cが含まれるが、これらの電流−電圧特性は略同様である。したがって、図17および図18では、第4評価用素子TEG204A〜204Cの特性を纏めて曲線144としている。
曲線146は、第6評価用素子TEG206の電流−電圧特性を示している。第6評価用素子TEG206には、第6評価用素子TEG206A〜206Eが含まれるが、これらの電流−電圧特性は略同様である。したがって、図17および図18では、第6評価用素子TEG206A〜206Eの特性を纏めて曲線146としている。
第1〜第6評価用素子TEG201〜TEG206のように、第1不純物領域108の幅W11および第2不純物領域109の幅W21を1.0μm以上9.0μm以下、ベース領域103の寸法S11を4.0μmとすることにより、100μA以上10mA以下の逆方向降伏電流IBR、4.5V以上6.5V以下の逆方向降伏電圧VBRを達成できることが分かった。たとえば、逆方向降伏電流IBRを1mAと定めると、この時の逆方向降伏電圧VBRは4.5V以上6.0V以下である。
図18の曲線141および図19を参照して、第1評価用素子TEG201(幅W11,W21=1.0μm)によれば、100μA以上10mA以下(図19では1mA)の逆方向降伏電流IBR時に、4.5V以上4.7V以下の逆方向降伏電圧VBRを達成できることが分かった。
図20において、縦軸は逆方向降伏電圧VBRであり、横軸は第1不純物領域108の幅W11および第2不純物領域109の幅W21である。図20に示される曲線147〜曲線150は、いずれも、逆方向降伏電流IBRを1mAとした時の、第1〜第6評価用素子TEG201〜TEG206の逆方向降伏電圧VBRを示している。
曲線148は、第1〜第6評価用素子TEG201〜TEG206において、ベース領域103の寸法S11が5.0μm(寸法S11=5.0μm)とされた時の逆方向降伏電圧VBRを示している。
曲線150は、第1〜第6評価用素子TEG201〜TEG206において、ベース領域103の寸法S11が7.0μm(寸法S11=7.0μm)とされた時の逆方向降伏電圧VBRを示している。
具体的には、曲線147を参照して、ベース領域103の寸法S11が4.0μmとされることにより、前述のとおり、4.5V以上6.0V以下の逆方向降伏電圧VBRが得られた。曲線148を参照して、ベース領域103の寸法S11が5.0μmとされることにより、5.0V以上6.5V以下の逆方向降伏電圧VBRが得られた。曲線149を参照して、ベース領域103の寸法S11が6.0μmとされることにより、5.3V以上6.5V以下の逆方向降伏電圧VBRが得られた。曲線150を参照して、ベース領域103の寸法S11が7.0μmとされることにより、5.5V以上7.0V以下の逆方向降伏電圧VBRが得られた。
たとえば、第1不純物領域108の幅W11および第2不純物領域109の幅W21を1.0μm以上6.0μm以下、ベース領域103の寸法S11を4.0μm以上7.0μm以下に設定すると、4.5V以上6.5V以下の逆方向降伏電圧VBRが得られる。また、第1不純物領域108の幅W11および第2不純物領域109の幅W21を1.0μm以上4.0μm以下、ベース領域103の寸法S11を4.0μm以上6.0μm以下に設定すると、4.5V以上6.0V以下の逆方向降伏電圧VBRが得られる。また、第1不純物領域108の幅W11および第2不純物領域109の幅W21を1.0μm以上2.0μm以下、ベース領域103の寸法S11を4.0μm以上5.0μm以下に設定すると、4.5V以上5.5V以下の逆方向降伏電圧VBRが得られる。
図21は、図11に示す双方向ツェナーダイオード101の製造工程の一例を説明するためのフローチャートである。
次に、ウエハの表層部における第1不純物領域108を形成すべき領域および第2不純物領域109を形成すべき領域に、n型不純物が注入される(ステップS103)。次に、ウエハに注入されたn型不純物を拡散させるための熱処理(ドライブイン処理)が行われて、第1不純物領域108および第2不純物領域109が形成される(ステップS104)。双方向ツェナーダイオード101では、この熱処理の温度および時間に応じて、逆方向降伏電圧VBRが変化する。熱処理の条件による逆方向降伏電圧VBRの変化を調べた結果が図22に示されている。
折れ線151は、ウエハに加えられる熱量が比較的小さい低温プロセスによりn型不純物を拡散させた時の逆方向降伏電圧VBRを示している。低温プロセスにおいて、熱処理温度は、たとえば900℃以上1100℃以下であり、熱処理時間は、たとえば20秒以上60分以下である。熱処理温度が900℃以上1000℃以下の時、熱処理時間は30分以上60分以下であってもよい。熱処理温度が1000℃を超えて1100℃以下の時、熱処理時間は20秒以上30分以下であってもよい。
折れ線151と折れ線152との対比から、ウエハに加えられる熱量が多い程、逆方向降伏電圧VBRが高くなる傾向があることが分かった。折れ線152を参照して、ベース領域103の寸法S11が5.0μm以下とされた評価用素子では、高温プロセスが適用されると急激に逆方向降伏電圧VBRが低下することが分かった。
図23において、曲線153は、ベース領域103の寸法S11が12.5μmとされた評価用素子の電流−電圧特性を示している。曲線154は、ベース領域103の寸法S11が7.0μmとされた評価用素子の電流−電圧特性を示している。曲線155は、ベース領域103の寸法S11が6.0μmとされた評価用素子の電流−電圧特性を示している。曲線156は、ベース領域103の寸法S11が5.0μmとされた評価用素子の電流−電圧特性を示している。曲線157は、ベース領域103の寸法S11が4.0μmとされた評価用素子の電流−電圧特性を示している。
高温プロセスでは、ウエハに注入されたn型不純物が広範囲に拡散する。そのため、第1不純物領域108とベース領域103とのpn接合部から拡がる空乏層と、第2不純物領域109とベース領域103とのpn接合部から拡がる空乏層とが重なる結果、電流が常時流れる状態またはこれに近い状態となり、漏れ電流IRが急激に増大したと考えられる。とりわけ、ベース領域103の寸法S11が5.0μm以下とされた評価用素子では、ベース領域103の寸法S11が比較的小さいため、このような問題に直面したと考えられる。
たとえば、前述の実施形態において、ベース領域3(基板2)の導電型と、第1不純物領域8および第2不純物領域9の各導電型とを反転してもよい。つまり、p型の部分をn型とし、n型の部分をp型としてもよい。
また、前述の参考例に係る形態において、ベース領域103(基板102)の導電型と、第1不純物領域108および第2不純物領域109の各導電型とを反転してもよい。つまり、p型の部分をn型とし、n型の部分をp型としてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される特徴の例を以下に示す。
項2:逆方向降伏電流が、100μA以上10mA以下であり、逆方向降伏電圧が、4.5V以上7.0V以下である、項1に記載の双方向ツェナーダイオード。
項4:逆方向スタンドオフ電圧が3V以上4V以下であり、前記逆方向スタンドオフ電圧を印加した時、前記第1電極および前記第2電極間に流れる漏れ電流が、10nA以下である、項1〜3のいずれか一項に記載の双方向ツェナーダイオード。
項6:項1に記載の双方向ツェナーダイオードの製造方法であって、第2導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記第1不純物領域を形成する工程と、第2導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記第2不純物領域を形成する工程とを含み、前記第1不純物領域の形成工程における熱処理温度、および、前記第2不純物領域の形成工程における熱処理温度が、900℃以上1100℃以下である、双方向ツェナーダイオードの製造方法。
項8:第1導電型のベース領域が表層部に形成された基板を準備する工程と、第2導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記ベース領域との間でpn接合を形成する前記第1不純物領域を形成する工程と、前記基板の表層部において前記第1不純物領域が形成される領域とは異なる領域に第2導電型の不純物を注入した後、熱処理を施すことにより、前記第1不純物領域から間隔を空けて、前記ベース領域との間でpn接合を形成する前記第2不純物領域を形成する工程とを含み、前記第1不純物領域の形成工程における熱処理温度、および、前記第2不純物領域の形成工程における熱処理温度が、900℃以上1100℃以下である、双方向ツェナーダイオードの製造方法。
2 基板
3 ベース領域
4 第1外部電極
5 第2外部電極
6 第1不純物領域群
7 第2不純物領域群
8 第1不純物領域
9 第2不純物領域
S ベース領域の寸法
VBR 逆方向降伏電圧
VRWM 逆方向スタンドオフ電圧
IR 漏れ電流
IBR 逆方向降伏電流
Claims (12)
- 基板と、
前記基板の表層部に形成された第1導電型のベース領域と、
前記ベース領域との間でpn接合を形成するように、前記ベース領域の表層部に形成された第2導電型の第1不純物領域と、
前記ベース領域との間でpn接合を形成するように、前記第1不純物領域から間隔を空けて前記ベース領域の表層部に形成された第2導電型の第2不純物領域と、
前記第1不純物領域に電気的に接続されるように、前記基板の表面上に配置された第1電極と、
前記第2不純物領域に電気的に接続されるように、前記基板の表面上に配置された第2電極とを含み、
前記第1不純物領域と前記第2不純物領域との間に存在する前記ベース領域の前記基板の表面に沿う寸法が、4.0μm以上12.5μm以下である、双方向ツェナーダイオード。 - 逆方向降伏電流が、100μA以上10mA以下であり、
逆方向降伏電圧が、6V以上7V以下である、請求項1に記載の双方向ツェナーダイオード。 - 前記第1不純物領域と前記第2不純物領域との間に存在する前記ベース領域の前記基板の表面に沿う寸法が、4.0μm以上5.0μm以下である、請求項1に記載の双方向ツェナーダイオード。
- 逆方向降伏電流が、100μA以上10mA以下であり、
逆方向降伏電圧が、6V以上6.5V以下である、請求項3に記載の双方向ツェナーダイオード。 - 逆方向スタンドオフ電圧が3V以上5V以下であり、
前記逆方向スタンドオフ電圧を印加した時、前記第1電極および前記第2電極間に流れる漏れ電流が、10nA以下である、請求項1〜4のいずれか一項に記載の双方向ツェナーダイオード。 - 逆方向スタンドオフ電圧が3V以上4V以下であり、
前記逆方向スタンドオフ電圧を印加した時、前記第1電極および前記第2電極間に流れる漏れ電流が、1nA以下である、請求項1〜4のいずれか一項に記載の双方向ツェナーダイオード。 - 前記第1不純物領域が複数形成されており、
前記第2不純物領域が複数形成されており、
前記第1不純物領域と前記第2不純物領域とが、交互に配列されている、請求項1〜6のいずれか一項に記載の双方向ツェナーダイオード。 - 複数の前記第1不純物領域が所定の配列方向に沿って間隔を空けて配列された第1不純物領域群と、
複数の前記第2不純物領域が前記所定の配列方向に沿って間隔を空けて配列され、前記第1不純物領域群に対して平行に延びるように設けられた第2不純物領域群とを含む、請求項1〜6のいずれか一項に記載の双方向ツェナーダイオード。 - 前記第1不純物領域群が複数設けられており、
前記第2不純物領域群が複数設けられており、
前記第1不純物領域群と前記第2不純物領域群とが、前記所定の配列方向に直交する方向に沿って交互に配列されている、請求項8に記載の双方向ツェナーダイオード。 - 前記第1不純物領域と前記第2不純物領域とが、前記所定の配列方向に直交する方向に隣接するように配列されている、請求項8または9に記載の双方向ツェナーダイオード。
- 請求項1に記載の双方向ツェナーダイオードの製造方法であって、
第2導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記第1不純物領域を形成する工程と、
第2導電型の不純物を前記基板の表層部に注入した後、熱処理を施すことにより、前記第2不純物領域を形成する工程とを含み、
前記第1不純物領域の形成工程における熱処理温度、および、前記第2不純物領域の形成工程における熱処理温度が、900℃以上1100℃以下である、双方向ツェナーダイオードの製造方法。 - 前記第1不純物領域の形成工程における熱処理時間、および、前記第2不純物領域の形成工程における熱処理時間が、20秒以上60分以下である、請求項11に記載の双方向ツェナーダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/273,380 US10431697B2 (en) | 2015-09-25 | 2016-09-22 | Bi-directional Zener diode having a first and second impurity regions groups formed in surface portion of a substrate and a first electrode electrically connected to at least one first impurity regions, and not connected from at least another one |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015188513 | 2015-09-25 | ||
JP2015188514 | 2015-09-25 | ||
JP2015188513 | 2015-09-25 | ||
JP2015188514 | 2015-09-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017063181A true JP2017063181A (ja) | 2017-03-30 |
JP6738229B2 JP6738229B2 (ja) | 2020-08-12 |
Family
ID=58430259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016147655A Active JP6738229B2 (ja) | 2015-09-25 | 2016-07-27 | 双方向ツェナーダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6738229B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013888A (ja) * | 2018-07-18 | 2020-01-23 | ローム株式会社 | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
CN114038902A (zh) * | 2021-12-01 | 2022-02-11 | 上海镓芯科技有限公司 | 一种薄膜型半导体的瞬态电压抑制二极管 |
-
2016
- 2016-07-27 JP JP2016147655A patent/JP6738229B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013888A (ja) * | 2018-07-18 | 2020-01-23 | ローム株式会社 | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
JP7121570B2 (ja) | 2018-07-18 | 2022-08-18 | ローム株式会社 | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
CN114038902A (zh) * | 2021-12-01 | 2022-02-11 | 上海镓芯科技有限公司 | 一种薄膜型半导体的瞬态电压抑制二极管 |
Also Published As
Publication number | Publication date |
---|---|
JP6738229B2 (ja) | 2020-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6867436B1 (en) | Transient voltage suppression device | |
CN101083279B (zh) | 半导体装置 | |
WO2015174531A1 (ja) | 半導体装置 | |
US6603185B1 (en) | Voltage withstanding structure for a semiconductor device | |
US20080277668A1 (en) | SIS semiconductor having junction barrier schottky device | |
US20080290367A1 (en) | Layouts for multiple-stage ESD protection circuits for integrating with semiconductor power device | |
US10535782B2 (en) | Bidirectional Zener diode | |
US11876131B2 (en) | Semiconductor device | |
US8368167B1 (en) | Schottky diode with extended forward current capability | |
US20140084361A1 (en) | Power semiconductor device | |
JP6738229B2 (ja) | 双方向ツェナーダイオード | |
US20200091339A1 (en) | Semiconductor device | |
CN108198810B (zh) | 瞬态电压抑制器及其制造方法 | |
KR101570483B1 (ko) | 과도전압 보호용 다이오드 소자를 내장하는 전력 반도체 장치 및 그 제조방법 | |
JP2000294778A (ja) | 半導体装置 | |
CN109341880B (zh) | 一种环形温度传感器 | |
US10431697B2 (en) | Bi-directional Zener diode having a first and second impurity regions groups formed in surface portion of a substrate and a first electrode electrically connected to at least one first impurity regions, and not connected from at least another one | |
US11177360B2 (en) | Semiconductor device | |
CN108198811B (zh) | 瞬态电压抑制器及其制造方法 | |
JP2011009630A (ja) | 保護ダイオード | |
CN108198812B (zh) | 瞬态电压抑制器及其制造方法 | |
CN108198813B (zh) | 瞬态电压抑制器及其制造方法 | |
JP6595060B2 (ja) | 双方向ツェナーダイオード | |
US20210013128A1 (en) | Semiconductor device | |
JP7121570B2 (ja) | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6738229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |