JP6595060B2

JP6595060B2 - 双方向ツェナーダイオード

Info

Publication number: JP6595060B2
Application number: JP2018158562A
Authority: JP
Inventors: 浩貴山本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2014-03-05
Filing date: 2018-08-27
Publication date: 2019-10-23
Anticipated expiration: 2034-11-05
Also published as: JP2019009456A

Description

本発明は、双方向ツェナーダイオードに関する。

特許文献１には、ゲートとソースとの間に、双方向ツェナーダイオードからなる保護ダイオードが接続された縦型ＭＯＳＦＥＴが開示されている。双方向ツェナーダイオードは、たとえば、正および負のサージ電流を逃がして他のデバイスを保護する保護素子として用いられる。

特開２００１−３２６３５４号公報

双方向ツェナーダイオードの特性には、逆降伏電圧（Ｖ_ｂｒ：Reverse Breakdown Voltage）、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、端子間容量（Ｃ_ｔ）、ＥＳＤ（Electrostatic Discharge）耐量等がある。双方向ツェナーダイオードでは、信頼性確保の観点から、高いＥＳＤ耐量が求められている。
本発明の一実施形態は、優れたＥＳＤ耐量を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供する。

本発明の一実施形態は、素子領域を有する第１導電型の半導体基板と、前記半導体基板の上に形成された第１電極と、前記第１電極から間隔を空けて前記半導体基板の上に形成された第２電極と、前記素子領域の中央部に集約されるように前記半導体基板の表面部に形成され、前記第１電極に電気的に接続された第２導電型の複数の第１拡散領域と、前記素子領域の中央部に集約されるように前記第１拡散領域から間隔を空けて前記半導体基板の表面部に形成され、前記第２電極に電気的に接続された第２導電型の複数の第２拡散領域と、を含み、前記第２電極は、平面視において前記素子領域を挟んで前記第１電極に対向しており、前記素子領域の中央部において前記第１電極および前記第２電極の対向方向に交差する交差方向に沿って配列された複数の前記第１拡散領域および複数の前記第２拡散領域を含む中央拡散領域群を含み、前記素子領域の中央部において前記中央拡散領域群に隣り合う領域に形成され、前記交差方向に沿って配列された複数の前記第１拡散領域および複数の前記第２拡散領域を含む補助拡散領域群を含む、双方向ツェナーダイオードを提供する。

この構成によれば、複数の第１拡散領域および複数の第２拡散領域を素子領域の中央部に集約させない場合に比べて、ＥＳＤ耐量を向上できる。これにより、信頼性を向上できる双方向ツェナーダイオードを提供できる。

図１は、本発明の第１参考形態に係る双方向ツェナーダイオードの模式的な斜視図である。図２は、図１に示す双方向ツェナーダイオードの模式的な平面図である。図３は、図２に示す拡散領域の配置を示す平面図である。図４は、図２に示す切断面線IV-IVから見た断面図である。図５は、図３に示す拡散領域を含む領域を拡大した平面図である。図６（ａ）は、図２に示す双方向ツェナーダイオードの電気的構造を説明するための電気回路図であり、図６（ｂ）は、図２に示す双方向ツェナーダイオードの端子間容量を説明するための図である。図７は、ダイオード領域および疑似ダイオード領域の配置例を説明するための模式的な平面図である。図８は、図７に示す各配置例の拡散領域の面積、および端子間容量を示す表である。図９は、図８の結果を反映させたグラフである。図１０は、図１に示す双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。図１１は、図１０の製造工程に適用される半導体ウエハの模式的な平面図である。図１２Ａは、図１０に示す製造工程の一工程を説明するための模式的な断面図である。図１２Ｂは、図１２Ａの次の工程を示す模式的な断面図である。図１２Ｃは、図１２Ｂの次の工程を示す模式的な断面図である。図１２Ｄは、図１２Ｃの次の工程を示す模式的な断面図である。図１３Ａは、図１０に示す裏面研磨および個片化工程を説明するための模式的な断面図である。図１３Ｂは、図１３Ａの次の工程を示す模式的な断面図である。図１４は、本発明の第２参考形態に係る双方向ツェナーダイオードの模式的な斜視図である。図１５は、図１４に示す双方向ツェナーダイオードの模式的な平面図である。図１６は、図１５に示す拡散領域の配置を示す平面図である。図１７は、図１５に示す切断面線XVII-XVIIから見た断面図である。図１８は、図１５に示す切断面線XVIII-XVIIIから見た断面図である。図１９は、図１５に示す拡散領域を含む領域を拡大した平面図である。図２０（ａ）は、図１４に示す双方向ツェナーダイオードの電気的構造を説明するための電気回路図であり、図２０（ｂ）は、図１４に示す双方向ツェナーダイオードの端子間容量を説明するための電気回路図である。図２１は、参考例に係る双方向ツェナーダイオードの模式的な平面図である。図２２は、図１４に示す双方向ツェナーダイオードの拡散領域の配置例を説明するための模式的な平面図である。図２３は、図２１に示す参考例に係る双方向ツェナーダイオードおよび図２２に示す第２参考形態に係る双方向ツェナーダイオードの各配置例の仕様および電気的特性を示す表である。図２４は、端子間容量対拡散領域の面積を示すグラフである。図２５は、ピークパルス電力対拡散領域の面積を示すグラフである。図２６は、ピークパルス電力対拡散領域の周囲長を示すグラフである。図２７は、端子間容量対拡散領域の個数を示すグラフである。図２８は、図１４に示す双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。図２９は、図２８の製造工程に適用される半導体ウエハの模式的な平面図である。図３０Ａは、図２８に示す裏面研磨および個片化工程を説明するための模式的な断面図である。図３０Ｂは、図３０Ａの次の工程を示す模式的な断面図である。図３１は、本発明の一実施形態に係る双方向ツェナーダイオードの模式的な斜視図である。図３２は、図３１に示す双方向ツェナーダイオードの第１配置例を示す模式的な平面図である。図３３は、図３２に示す拡散領域の配置を示す平面図である。図３４は、図３２に示す切断面線XXXIV-XXXIVから見た断面図である。図３５は、図３２に示す切断面線XXXV-XXXVから見た断面図である。図３６は、図３２に示す拡散領域を含む領域を拡大した平面図である。図３７は、第１配置例の電気的構造を説明するための電気回路図である。図３８は、第１配置例における拡散領域の配置例を説明するための模式的な平面図である。図３９は、図３８に示す各配置例の仕様および電気的特性を示す表である。図４０は、図３９の表に示す端子間容量を反映させたグラフである。図４１は、図３９の表に示すピークパルス電力を反映させたグラフである。図４２は、図３９の表に示すＥＳＤ耐量を反映させたグラフである。図４３は、図３１に示す双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。図４４は、図４３の製造工程に適用される半導体ウエハの模式的な平面図である。図４５Ａは、図４３に示す裏面研磨および個片化工程を説明するための模式的な断面図である。図４５Ｂは、図４５Ａの次の工程を示す模式的な断面図である。図４６は、図３１に示す双方向ツェナーダイオードの第２配置例を示す模式的な平面図である。図４７は、図４６に示す拡散領域の配置を示す平面図である。図４８は、図４６に示す切断面線XLVIII-XLVIIIから見た断面図である。図４９は、第２配置例の電気的構造を説明するための電気回路図である。図５０は、第２配置例における拡散領域の配置例を説明するための模式的な平面図である。図５１は、図５０に示す各配置例の仕様および電気的特性を示す表である。図５２は、図５１の表に示す端子間容量を反映させたグラフである。図５３は、図５１の表に示すピークパルス電力を反映させたグラフである。図５４は、図５１の表に示すＥＳＤ耐量を反映させたグラフである。図５５は、本発明の第３参考形態に係る双方向ツェナーダイオードの模式的な斜視図である。図５６は、図５５に示す双方向ツェナーダイオードの模式的な平面図である。図５７は、図５６に示す拡散領域の配置を示す平面図である。図５８は、図５６に示す切断面線LVIII-LVIIIから見た断面図である。図５９は、図５６に示す切断面線LIX-LVIXから見た断面図である。図６０は、図５６に示す拡散領域を含む領域を拡大した平面図である。図６１は、図５５に示す双方向ツェナーダイオードの電気的構造を説明するための電気回路図である。図６２は、図５５に示す双方向ツェナーダイオードの仕様を示す表である。図６３は、図６２の表に示すＥＳＤ耐量を反映させたグラフである。図６４は、図６２の表に示す逆降伏電圧を反映させたグラフである。図６５は、図６２の表に示すピークパルス電力を反映させたグラフである。図６６は、図５５に示す双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。図６７は、図６６の製造工程に適用される半導体ウエハの模式的な平面図である。図６８Ａは、図６６に示す裏面研磨および個片化工程を説明するための模式的な断面図である。図６８Ｂは、図６８Ａの次の工程を示す模式的な断面図である。図６９は、本発明の第４参考形態に係る双方向ツェナーダイオードの模式的な斜視図である。図７０は、図６９に示す双方向ツェナーダイオードの模式的な平面図である。図７１は、図７０に示す拡散領域の配置を示す平面図である。図７２は、図７０に示す切断面線LXXII-LXXIIから見た断面図である。図７３は、図７０に示す切断面線LXXIII-LXXIIIから見た断面図である。図７４は、図７０に示す拡散領域を含む領域を拡大した平面図である。図７５は、図６９に示す双方向ツェナーダイオードの電気的構造を説明するための電気回路図である。図７６は、図６９に示す双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。図７７は、図７６の製造工程に適用される半導体ウエハの模式的な平面図である。図７８（ａ）〜（ｄ）は、図７６に示す一工程途中の構成を示す断面図である。図７９Ａは、図７６に示す裏面研磨および個片化工程を説明するための模式的な断面図である。図７９Ｂは、図７９Ａの次の工程を示す模式的な断面図である。図８０は、拡散領域の濃度プロファイルを示す図である。図８１は、ＡｌＳｉＣｕ電極膜とｐ^＋型半導体基板との間で形成されるオーミック接触を説明するための図である。図８２は、逆降伏電圧の調整に関する特徴を説明するための図である。図８３は、逆降伏電圧の調整に関する別の特徴を説明するための図である。図８４は、逆降伏電圧の調整に関するさらに別の特徴を説明するための図である。図８５は、参考例に係るツェナーダイオードの模式的な平面図である。図８６は、図８５に示す切断面線LXXXVI-LXXXVIから見た断面図である。図８７は、図８５に示すツェナーダイオードの電気的構造を説明するための電気回路図である。図８８は、図８５に示すツェナーダイオードの電気的特性を示す表である。図８９は、図８５に示すツェナーダイオードの電気的特性を示すグラフである。図９０は、図６９に示す双方向ツェナーダイオードの電気的特性を示す表である。図９１は、双方向ツェナーダイオードおよびツェナーダイオードの各ピークパルス電力の特性を比較するためのグラフである。

以下では、本発明の実施形態および参考形態（第１〜第４参考形態）を、添付図面を参照して詳細に説明する。
＜本発明の第１参考形態＞
図１は、本発明の第１参考形態に係る双方向ツェナーダイオード１の模式的な斜視図である。

図１に示すように、双方向ツェナーダイオード１は、微小なチップ部品であり、本体部を構成する半導体基板２を含む。
半導体基板２は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域３が設定されている。以下では、素子領域３が設定された面を素子形成面４といい、その反対側の面を裏面５という。

半導体基板２の平面形状は、長手方向に沿う長辺６の長さＬ１が、０．３ｍｍ〜０．６ｍｍであり、短手方向に沿う短辺７の長さＤ１が、０．１５ｍｍ〜０．３ｍｍである。また、半導体基板２の厚さＴ１は、たとえば０．１ｍｍである。つまり、半導体基板２としては、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等が適用される。
半導体基板２の各コーナー部８は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるチッピングを抑制できる構造となる。半導体基板２の素子形成面４における一端部側および他端部側には、第１電極９の第１接続電極９ａと、第２電極１０の第２接続電極１０ａとが形成されている。

第１接続電極９ａおよび第２接続電極１０ａは、素子形成面４の一端部側および他端部側から素子領域３を挟み込むように、互いに間隔を空けて形成されている。第１接続電極９ａおよび第２接続電極１０ａは、半導体基板２の短辺７に沿って、平面視略長方形状に形成されている。
なお、半導体基板２では、素子形成面４および側面のそれぞれの全域がパッシベーション膜１１ａ，１１ｂで覆われている。また、素子形成面４上のパッシベーション膜１１ａの全域を覆うように樹脂膜１２が形成されている。そのため、厳密には、図１では、素子形成面４および側面のそれぞれの全域は、パッシベーション膜１１ａ，１１ｂおよび樹脂膜１２の内側（裏側）に位置していて、外部に露出されていない。パッシベーション膜１１ａ，１１ｂおよび樹脂膜１２については、以降で詳説する。

図２は、図１に示す双方向ツェナーダイオード１の模式的な平面図である。図３は、図２に示すｎ^＋型拡散領域１３（ダイオード領域１４および疑似ダイオード領域１５）の配置を示す平面図である。図４は、図２に示す切断面線IV-IVから見た断面図である。なお、図２〜図４は、ｎ^＋型拡散領域１３（ダイオード領域１４および疑似ダイオード領域１５）の一配置例を代表例として示すものである。

半導体基板２は、ｐ^＋型の半導体基板２（シリコン基板）である。素子領域３における半導体基板２の表面部（素子形成面４）には、複数のｎ^＋型拡散領域１３が形成されている。複数のｎ^＋型拡散領域１３は、同一の深さおよび同一の不純物濃度で形成されており、半導体基板２との間でｐｎ接合を形成している。図３に示すように、複数のｎ^＋型拡散領域１３は、素子領域３において規則的に整列するように形成されている。

より具体的に、素子領域３には、行方向および列方向に沿って行列状に区画された複数のセル３Ａ（この形態では１２行×５列＝６０マスからなるセル３Ａ）が設定されている。
各セル３Ａは、平面視略長方形状に区画されており、その内方部にｎ^＋型拡散領域１３が一つずつ形成されている。つまり、各ｎ^＋型拡散領域１３は、行方向および列方向に沿って、互いに間隔を空けて配列されている。行方向および列方向に互いに隣り合う各ｎ^＋型拡散領域１３は、行方向および列方向に沿って、互いに平行に形成されている。

ｎ^＋型拡散領域１３は、各セル３Ａにおいて、行方向に沿って延びるように平面視略矩形状に形成されている。より具体的に、各ｎ^＋型拡散領域１３は、同一の面積を有しており、４隅が切除された略長方形状に形成されている。なお、セル３Ａとは、複数のｎ^＋型拡散領域１３を規則的に配置するために定められた仮想的な領域であり、むろん、１２行×５列以上からなる複数のセル３Ａを素子領域３に設定してもよい。

素子領域３内において、複数のｎ^＋型拡散領域１３は、第１および第２接続電極９ａ，１０ａに電気的に接続されるダイオード領域１４と、第１および第２接続電極９ａ，１０ａから電気的に分離される疑似ダイオード領域１５とを含む。第２接続電極１０ａ側から第１接続電極９ａ側に向けて順に第１列目、第２列目、・・・第５列目と定義すると、本配置例では、第２列目〜第４列目にダイオード領域１４が設定され、第１列目および第５列目に疑似ダイオード領域１５が設定されている。

図４に示すように、半導体基板２の素子形成面４には、絶縁膜１６（図１〜図３では図示せず）が形成されている。絶縁膜１６は、たとえば、シリコン酸化膜である。絶縁膜１６には、ダイオード領域１４を選択的に露出させるコンタクト孔１７が形成されている（図２および図３の一点鎖線部も併せて参照）。コンタクト孔１７は、各ｎ^＋型拡散領域１３の幅よりも狭い幅で形成されている。より具体的に、コンタクト孔１７は、ｎ^＋型拡散領域１３の内方領域側において、ｎ^＋型拡散領域１３の周縁部から一定の間隔を空けた位置に形成されている。

一方、絶縁膜１６における疑似ダイオード領域１５上の部分には、絶縁膜１６が選択的に薄くされた薄膜部１８が形成されている。この薄膜部１８によって、当該絶縁膜１６に凹部１６ａが形成されている。絶縁膜１６上には、第１電極９と第２電極１０とが形成されている。
第１電極９は、第１接続電極９ａと、第１接続電極９ａに電気的に接続された第１電極膜１９とを含む。第１電極膜１９は、さらに、第１パッド２１と、第１パッド２１と一体的に形成された第１引出し電極２２とを有している。

第１パッド２１は、素子形成面４の一端部側に平面視略矩形状に形成されている。第１パッド２１に第１接続電極９ａが接続されている。これにより、第１引出し電極２２は、第１パッド２１を介して第１接続電極９ａに電気的に接続されている。
第１引出し電極２２は、第１パッド２１から行方向に沿って直線状に形成されている。より具体的には、第１引出し電極２２は、第１パッド２１から素子領域３における奇数行に向けて直線状に形成されている。つまり、第１引出し電極２２は、櫛歯形状に形成されている。第１引出し電極２２は、ｎ^＋型拡散領域１３（ダイオード領域１４および疑似ダイオード領域１５）の幅よりも広く形成されていて、行方向に並んだｎ^＋型拡散領域１３を覆うように形成されている。第１引出し電極２２は、ｎ^＋型拡散領域１３から第１パッド２１まで間の至るところで一様な幅を有している。第１引出し電極２２の先端部は、角部が切除された略矩形状に形成されていて、素子領域３の第１列目を横切って、第２電極１０に間隔を隔てて近接する位置に配置されている。

ダイオード領域１４を覆う第１引出し電極２２は、コンタクト孔１７内に入り込み、当該ダイオード領域１４との間でオーミック接触を形成している。つまり、ダイオード領域１４は、第１引出し電極２２を介して第１接続電極９ａに電気的に接続されている。一方、疑似ダイオード領域１５を覆う第１引出し電極２２は、絶縁膜１６の凹部１６ａ内に入り込み、薄膜部１８を挟んで疑似ダイオード領域１５と対向している。つまり、疑似ダイオード領域１５は、その表面が絶縁膜１６（薄膜部１８）で覆われた状態となり、第１接続電極９ａから電気的に分離されている。

第２電極１０は、第２接続電極１０ａと、第２接続電極１０ａに電気的に接続された第２電極膜２０とを含む。第２電極膜２０は、さらに、第２パッド２３と、第２パッド２３と一体的に形成された第２引出し電極２４とを有している。
第２パッド２３は、素子形成面４の他端部（第１パッド２１と反対側の端部）に平面視略矩形状に形成されている。第２パッド２３に第２接続電極１０ａが接続されている。これにより、第２引出し電極２４は、第２パッド２３を介して第２接続電極１０ａに電気的に接続されている。

第２引出し電極２４は、第２パッド２３から行方向に沿って直線状に形成されている。より具体的には、第２引出し電極２４は、第２パッド２３から素子領域３における偶数行に向けて直線状に形成されている。つまり、第２引出し電極２４は、第１引出し電極２２の長手方向に沿って、櫛歯形状に形成されている。これにより、第１および第２電極膜１９，２０は、第１および第２引出し電極２２，２４が、互いに噛み合う櫛歯形状に形成されている。

また、第２引出し電極２４は、ｎ^＋型拡散領域１３（ダイオード領域１４および疑似ダイオード領域１５）の幅よりも広く形成されていて、行方向に並んだｎ^＋型拡散領域１３を覆うように形成されている。第２引出し電極２４は、ｎ^＋型拡散領域１３から第２パッド２３まで間の至るところで一様な幅を有している。第２引出し電極２４の先端部は、角部が切除された略矩形状に形成されていて、素子領域３の第５列目を横切って、第１電極９に間隔を隔てて近接する位置に配置されている。

ダイオード領域１４を覆う第２引出し電極２４は、コンタクト孔１７内に入り込み、当該ダイオード領域１４との間でオーミック接触を形成している。つまり、ダイオード領域１４は、第２引出し電極２４を介して第２接続電極１０ａに電気的に接続されている。一方、疑似ダイオード領域１５を覆う第２引出し電極２４は、絶縁膜１６の凹部１６ａ内に入り込み、薄膜部１８を挟んで疑似ダイオード領域１５と対向している。つまり、疑似ダイオード領域１５は、その表面が絶縁膜１６（薄膜部１８）で覆われた状態となり、第２接続電極１０ａから電気的に分離されている。

第１および第２電極膜１９，２０は同一の導電材料からなっており、たとえば、Ａｌ，ＡｌＣｕ，ＡｌＳｉＣｕ等を例示できる。第１および第２電極９，１０は、絶縁膜１６上において、第１および第２引出し電極２２，２４の各周縁部を縁取るスリット２５によって、電気的に分離されている。
絶縁膜１６上には、第１および第２電極膜１９，２０を覆うようにパッシベーション膜１１ａおよび樹脂膜１２がこの順に形成されている。また、半導体基板２の側面には、パッシベーション膜１１ｂが形成されている。パッシベーション膜１１ａ，１１ｂは、たとえば窒化シリコンからなり、樹脂膜１２は、たとえばポリイミドからなる。

パッシベーション膜１１ａ，１１ｂおよび樹脂膜１２は、保護膜を構成しており、第１および第２引出し電極２２，２４および素子形成面４への水分の浸入を抑制または防止すると共に、外部からの衝撃等を吸収し、双方向ツェナーダイオード耐久性の向上に寄与している。
パッシベーション膜１１ａおよび樹脂膜１２には、第１および第２パッド２１，２３を選択的に露出させるパッド開口２６，２７が形成されている。このパッド開口２６，２７を埋め戻すように第１および第２接続電極９ａ，１０ａが形成されている。第１および第２接続電極９ａ，１０ａは、一層の導電材料（たとえばＮｉ層）からなる。第１および第２接続電極９ａ，１０ａは、樹脂膜１２の表面から突出するように形成されている。

次に、図５を参照して、ダイオード領域１４および疑似ダイオード領域１５のサイズについて具体的に説明する。
図５は、図３に示すｎ^＋型拡散領域１３（ダイオード領域１４および疑似ダイオード領域１５）を含む領域を拡大した平面図である。
図５に示すように、ダイオード領域１４および疑似ダイオード領域１５の列方向の幅Ｗ１は、５μｍ〜１５μｍ（この形態では、９μｍ）であり、行方向の幅Ｗ２は、２０μｍ〜４０μｍ（この形態では、２８．８μｍ）である。また、各ダイオード領域１４間の幅Ｗ３および各疑似ダイオード領域１５間の幅Ｗ３は、５μｍ〜２５μｍであってもよい。

また、コンタクト孔１７の列方向の幅Ｗ４は、１μｍ〜１０μｍ（この形態では、４μｍ）であり、行方向の幅Ｗ５は、１０μｍ〜３０μｍ（この形態では、２３．８μｍ）である。当該平面視において、ｎ^＋型拡散領域１３の周縁部からコンタクト孔１７の周縁部までの幅Ｗ６は、２．５μｍ程度であってもよい。
また、第１および第２引出し電極２２，２４の列方向の各幅Ｗ７は、１０μｍ〜２０μｍ（この形態では、１４μｍ）である。当該平面視において、ダイオード領域１４および疑似ダイオード領域１５の各周縁部から第１および第２引出し電極２２，２４のスリット２５までの幅Ｗ８は、２．５μｍ程度であってもよい。また、スリット２５間の幅Ｗ９は、３μｍ〜１０μｍであってもよい。

次に、図６（ａ），（ｂ）を参照して、双方向ツェナーダイオード１の電気的構造について説明する。
図６（ａ）は、図２に示す双方向ツェナーダイオード１の電気的構造を説明するための電気回路図であり、図６（ｂ）は、図２に示す端子間容量Ｃ_ｔ（第１電極９および第２電極１０間の総容量）を説明するための図である。なお、図６（ａ），（ｂ）は、互いに隣り合う一対の第１および第２引出し電極２２，２４を抜き出して、電気回路図に直した図である。

図６（ａ）に示すように、第１接続電極９ａに電気的に接続されたダイオード領域１４には、第１ツェナーダイオードＤ１が形成されている。各第１ツェナーダイオードＤ１のカソードは、第１接続電極９ａに対して共通に接続されている（カソードコモン）。また、第２接続電極１０ａに電気的に接続されたダイオード領域１４には、第２ツェナーダイオードＤ２が形成されている。各第２ツェナーダイオードＤ２のカソードは、第２接続電極１０ａに対して共通に接続されている（カソードコモン）。

第１および第２ツェナーダイオードＤ１，Ｄ２の各アノードは、半導体基板２に対して共通に接続されている（アノードコモン）。このように、第１ツェナーダイオードＤ１と第２ツェナーダイオードＤ２とは、半導体基板２を介して逆直列接続されている。
一方、絶縁膜１６（薄膜部１８）によって第１および第２接続電極９ａ，１０ａから電気的に分離された疑似ダイオード領域１５には、疑似ツェナーダイオードＤ３が形成されている（図４参照）。疑似ツェナーダイオードＤ３のアノード側は、半導体基板２において第１および第２ツェナーダイオードＤ１，Ｄ２と共通に接続されている（アノードコモン）。その一方で、疑似ツェナーダイオードＤ３のカソード側は、絶縁膜１６（薄膜部１８）によって電気的に開放されている。つまり、疑似ツェナーダイオードＤ３は、電気的に動作し得ない。

このように、第１および第２ツェナーダイオードＤ１，Ｄ２と、疑似ツェナーダイオードＤ３とによって、一つの双方向ツェナーダイオード１が構成されている。
図６（ｂ）に示すように、第１および第２引出し電極２２，２４には、それぞれ５つのキャパシタＣが寄生容量として並列に接続されている。この形態では、全てのｎ^＋型拡散領域１３（ダイオード領域１４および疑似ダイオード領域１５）が、等しい容量成分（この形態では、１ｐＦ。）を有している。

疑似ダイオード領域１５の寄生容量は電気的に開放されているので、無視してもかまわない。したがって、第１および第２引出し電極２２，２４は、それぞれ３ｐＦの寄生容量を有している。また、一対の第１および第２引出し電極２２，２４は、互いに直列に接続されている。したがって、一対の第１および第２引出し電極２２，２４は、１．５ｐＦの寄生容量を有している。

この形態では、図２に示すように、このような一対の第１および第２引出し電極２２，２４が６つ並列に接続されている。したがって、図２に示す代表例の場合、理論値として、１．５ｐＦ×６対＝９．０ｐＦの端子間容量Ｃ_ｔを得ることができる。
このように、理論上では、第１および第２ツェナーダイオードＤ１，Ｄ２における寄生容量は、端子間容量Ｃ_ｔの増加に寄与するものの、疑似ツェナーダイオードＤ３における寄生容量は、端子間容量Ｃ_ｔの増加に寄与しない。したがって、予め定められた複数のｎ^＋型拡散領域１３の範囲内において、ダイオード領域１４および疑似ダイオード領域１５の構成比率を調節することにより、端子間容量Ｃ_ｔの値を調節できることが分かる。

この形態は、全てのｎ^＋型拡散領域１３に対する疑似ダイオード領域１５（疑似ツェナーダイオードＤ３）の個数を増減させることにより、端子間容量Ｃ_ｔを調整するものである。疑似ダイオード領域１５（疑似ツェナーダイオードＤ３）の個数を増減させた場合における、ダイオード領域１４および疑似ダイオード領域１５の配置例を図７に示す。
図７は、ダイオード領域１４および疑似ダイオード領域１５の配置例を説明するための模式的な平面図である。

図７（ａ）〜図７（ｆ）は、順に配置例１、配置例２、・・・配置例６を示す平面図である。なお、図７（ｄ）に示す配置例４は、前述した代表例である。
図７（ａ）に示す配置例１は、第３列目にのみ、すなわち素子領域３の中央部のみにダイオード領域１４が設定されており、それ以外の列には、疑似ダイオード領域１５が設定されている。配置例２における端子間容量Ｃ_ｔの理論値は３ｐＦである。

図７（ｂ），（ｃ）に示す配置例２，３では、素子領域３の第２列目および第４列目にもダイオード領域１４が設定されている。配置例２，３の順に、ダイオード領域１４の個数が多く設定されている。配置例２における端子間容量Ｃ_ｔの理論値は５．３ｐＦであり、配置例３における端子間容量Ｃ_ｔの理論値は７ｐＦである。
図７（ｅ），（ｆ）に示す配置例５，６に示す配置例では、素子領域３の第１列目および第５列目にもダイオード領域１４が設定されている。配置例５，６の順に、ダイオード領域１４の個数が多く設定されている。配置例５における端子間容量Ｃ_ｔの理論値は、１１ｐＦであり、配置例６における端子間容量Ｃ_ｔの理論値は、１４ｐＦである。

また、図７（ａ）〜図７（ｆ）に示すように、各配置例１〜６におけるダイオード領域１４および疑似ダイオード領域１５が、いずれも行方向または列方向に沿って規則的に整列するように形成されている。
また、各配置例１〜６を参照すれば、各ｎ^＋型拡散領域１３は、平面視において、互いに対称に構成されている。より具体的には、ダイオード領域１４および疑似ダイオード領域１５は、平面視において、素子形成面４の中央部（たとえば、重心）に対して点対称に構成されている。すなわち、素子形成面４に直交する所定の鉛直軸線周りに半導体基板２を１８０度回転させた場合、ダイオード領域１４および疑似ダイオード領域１５の位置は、回転前におけるダイオード領域１４および疑似ダイオード領域１５の位置と一致している。また、配置例１，４を参照すれば、ダイオード領域１４および疑似ダイオード領域１５は、平面視において、第３行目を通る直線に対して、互いに線対称に形成されている。

これらのような対称構造によれば、第１電極９および第２電極１０間における電気的特性を対称にすることができる。つまり、第１接続電極９ａを正極とし第２接続電極１０ａを負極として電圧を印加した場合の電圧対電流特性、および第２接続電極１０ａを正極とし第１接続電極９ａを負極として電圧を印加した場合の電圧対電流特性を実質的に等しくできる。

図７（ａ）〜図７（ｆ）に示す配置例１〜６の各端子間容量Ｃ_ｔを調べたところ、図８および図９に示す結果が得られた。
図８は、図７に示す各配置例１〜６のｎ^＋型拡散領域１３の面積、および端子間容量Ｃ_ｔを示す表である。図９は、図８の結果を反映させたグラフである。
図８および図９に示すように、ダイオード領域１４の個数が多く設定されるにつれて、端子間容量Ｃ_ｔも増加している。また、ｎ^＋型拡散領域１３を全く形成しない場合の端子間容量Ｃ_ｔは、１．７１ｐＦある。この端子間容量Ｃ_ｔ（＝１．７１ｐＦ）を、各理論値に加えると、概ね、測定値と一致した結果が得られた（たとえば、配置例１の場合、１．７１ｐＦ＋３．０ｐＦ＝４．７１ｐＦ≒４．６９ｐＦである）。

以上のように、この形態によれば、電気的に動作する複数の第１および第２ツェナーダイオードＤ１，Ｄ２、ならびに電気的に動作し得ない複数の疑似ツェナーダイオードＤ３によって１つの双方向ツェナーダイオード１が形成されている。
第１および第２ツェナーダイオードＤ１，Ｄ２の各寄生容量は、端子間容量Ｃ_ｔの増加に寄与するものの、疑似ダイオード領域１５の寄生容量は、端子間容量Ｃ_ｔの増加に寄与することが殆どない。したがって、端子間容量Ｃ_ｔに寄与するダイオード領域１４と端子間容量Ｃ_ｔに寄与しない疑似ダイオード領域１５との構成比率を調節することにより、予め定められた複数のｎ^＋型拡散領域１３の範囲内において、端子間容量Ｃ_ｔの値を調節できる。

しかも、ダイオード領域１４および疑似ダイオード領域１５の各個数は、各ｎ^＋型拡散領域１３の配列パターンを変更することなく、各ｎ^＋型拡散領域１３に対する第１電極９および第２電極１０の接続の有無によって調節できる。よって、大幅な設計変更を施すまでもなく、目的に応じた種々の端子間容量Ｃ_ｔを容易に実現できる双方向ツェナーダイオード１を提供できる。

また、この構成によれば、ｎ^＋型拡散領域１３の各容量成分（寄生容量）が１ｐＦに設定されているので、双方向ツェナーダイオード１の端子間容量Ｃ_ｔを［ｐＦ］単位で調節できる。よって、双方向ツェナーダイオード１が使用されるアプリケーションの仕様や目的に併せて、端子間容量（Ｃ_ｔ）を精確に調節できる。
また、半導体基板２がｐ型の半導体基板であるので、半導体基板２上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型の半導体基板２は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型の半導体基板２のいずれの箇所からも切り出すことができる。よって、ｐ型の半導体基板２を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

次に、図１０〜図１３を参照して、双方向ツェナーダイオード１の製造工程の一例について説明する。
図１０は、図１に示す双方向ツェナーダイオード１の製造工程の一例を説明するためのフローチャートである。図１１は、図１０の製造工程に適用される半導体ウエハ３２の模式的な平面図である。図１２Ａ〜図１２Ｄは、図１０に示す製造工程の一工程を説明するための模式的な断面図である。図１３Ａおよび図１３Ｂは、図１０に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図１２Ａ〜図１２Ｄでは、ダイオード領域１４および疑似ダイオード領域１５が形成される領域を部分的に拡大して示している。また、図１３Ａおよび図１３Ｂでは、ｎ^＋型拡散領域１３の図示を省略して示している。

まず、図１１に示すように、半導体基板２の元基板としてのｐ^＋型の半導体ウエハ３２が用意される。半導体ウエハ３２の表面３４は半導体基板２の素子形成面４に対応しており、半導体ウエハ３２の裏面３５は半導体基板２の裏面５に対応している。
半導体ウエハ３２の表面には、複数の双方向ツェナーダイオード１が形成されるチップ領域３１が、行列状に配列されて設定されている。互いに隣り合うチップ領域３１の間には、境界領域３０が設けられている。境界領域３０は、略一定の幅を有する帯状の領域であり、直交する２方向に延びて格子状に形成されている。

次に、図１２Ａに示すように、半導体ウエハ３２の表面３４に、絶縁膜１６が形成される（ステップＳ１：絶縁膜形成）。次に、絶縁膜１６上にレジストマスクが形成される（ステップＳ２：レジストマスク形成）。このレジストマスクを用いたエッチングによって、複数のｎ^＋型拡散領域１３に対応する開口３３が絶縁膜１６に形成される（ステップＳ３：絶縁膜開口）。

次に、図１２Ｂに示すように、レジストマスクを剥離した後に、絶縁膜１６に形成された開口３３から露出する半導体ウエハ３２の表面３４にｎ型不純物が注入される（ステップＳ４：ｎ型不純物注入）。ｎ型不純物の注入は、ｎ型不純物としての燐を表面に堆積させる工程（いわゆるリンデポ）によって行われてもよいし、ｎ型不純物イオン（たとえば燐イオン）の注入によって行われてもよい。

次に、必要に応じてＣＶＤ法により絶縁膜１６を厚膜化した後、半導体ウエハ３２に注入された不純物イオンを活性化するための熱処理（ドライブ）が行われる（ステップＳ５：熱処理（ドライブ））。これにより、半導体ウエハ３２の表面部に複数のｎ^＋型拡散領域１３が形成される。
次に、コンタクト孔１７に整合する開口を有するレジストマスクが絶縁膜１６の上に形成される（ステップＳ６：コンタクト孔形成）。レジストマスクを介するエッチングによって、絶縁膜１６にコンタクト孔１７が形成される。その後、レジストマスクが剥離される。

次に、図１２Ｃに示すように、半導体ウエハ３２の表面に熱酸化処理が施される（ステップＳ７：熱酸化処理）。これにより、コンタクト孔１７から露出する各ｎ^＋型拡散領域１３の表面に絶縁膜１６と一体的に連なる薄膜部１８が形成される。
次に、図１２Ｄに示すように、複数のｎ^＋型拡散領域１３のうち、疑似ダイオード領域１５とすべき領域を選択的に覆うレジストマスク３６が絶縁膜１６上に形成される。次に、レジストマスク３６を介するエッチングにより（ステップＳ８：薄膜部形成）、各ｎ^＋型拡散領域１３（ダイオード領域１４）を覆う薄膜部１８が除去される。これにより、絶縁膜１６に凹部１６ａおよびコンタクト孔１７が形成される。また、これと同時に、後の工程で、第１および第２電極９，１０に電気的に接続されるダイオード領域１４と、第１および第２電極９，１０から電気的に分離される疑似ダイオード領域１５とが形成される。

次に、たとえばスパッタリングによって、第１および第２電極膜１９，２０を構成する電極膜が絶縁膜１６上に形成される（ステップＳ９：電極膜形成）。この形態では、Ａｌからなる電極膜が形成される。そして、電極膜上に、スリット２５に対応する開口パターンを有するレジストマスクが形成される（ステップＳ１０：レジストマスク形成）。レジストマスクを介するエッチング（たとえば反応性イオンエッチング）によって、電極膜にスリット２５が形成される（ステップＳ１１：電極膜パターニング）。これにより、電極膜が、第１および第２電極膜１９，２０に分離される。

次に、レジストマスクを剥離した後、たとえばＣＶＤ法によって窒化膜等のパッシベーション膜１１ａが形成される（ステップＳ１２：パッシベーション膜形成）。次に、感光性ポリイミド等を塗布することにより樹脂膜１２が形成される（ステップＳ１３：ポリイミド塗布）。次に、パッド開口２６，２７に対応するパターンで樹脂膜１２を露光する。その後、樹脂膜１２が現像される（ステップＳ１４：露光・現像工程）。

次に、必要に応じて、樹脂膜１２をキュアするための熱処理が行われる（ステップＳ１５：ポリイミドキュア）。そして、樹脂膜１２をマスクとしたドライエッチング（たとえば反応性イオンエッチング）によってパッシベーション膜１１ａが除去される（ステップＳ１６：パッド開口）。これにより、パッド開口２６，２７が形成される。
次に、たとえば、パッド開口２６，２７を埋め戻すように、導電材料（たとえばＮｉ層）がめっき成膜される（ステップＳ１７：電極形成）。これにより、第１および第２接続電極９ａ，１０ａが形成される。

次に、図１３Ａに示すように、境界領域３０（図１１も併せて参照）に切断用の溝３７を形成するためのレジストパターン３８が形成される（ステップＳ１８：レジストマスク形成）。レジストパターン３８は、境界領域３０に整合する格子状の開口を有している。レジストパターン３８を介してプラズマエッチングが行われる（ステップＳ１９：溝形成）。これにより、半導体ウエハ３２が表面から所定の深さまでエッチングされて、境界領域３０に沿った切断用の溝３７が形成される。

切断用の溝３７に取り囲まれたチップ領域３１に半製品４１が１つずつ位置していて、これらの半製品４１は、行列状に整列配置されている。このように切断用の溝３７を形成することによって、半導体ウエハ３２を複数のチップ領域３１毎に分離可能にする。切断用の溝３７が形成された後、レジストパターンは、剥離される。
次に、ＣＶＤ法によって、窒化シリコンからなるパッシベーション膜１１ｂを、半導体ウエハ３２の表面に形成する。このとき、パッシベーション膜１１ｂは、切断用の溝３７の内周面（底面および側面）の全域に形成される。

次に、図１３Ｂに示すように、半導体ウエハ３２が裏面３５側から、切断用の溝３７の底面に到達するまで研削される（ステップＳ２０：裏面研磨／個片化）。これによって、複数のチップ領域３１が個片化された双方向ツェナーダイオード１を得ることができる。このように、切断用の溝３７を形成してから半導体ウエハ３２を裏面３５側から研削すれば、半導体ウエハ３２に形成された複数のチップ領域３１を一斉に個片化できる。よって、製造時間の短縮によって双方向ツェナーダイオード１の生産性の向上を図ることができる。なお、完成した半導体基板２の裏面５を研磨やエッチングすることによって鏡面化して裏面５を綺麗にしてもよい。

以上のように、この製造工程によれば、薄膜部１８を除去する際に使用するレジストマスク３６（図１２Ｄ参照）のレイアウトを変更するだけで、ダイオード領域１４および疑似ダイオード領域１５を設定することができる。また、このようなレイアウトの変更により、ダイオード領域１４を形成するのと同時にコンタクト孔１７を形成しない部分に疑似ダイオード領域１５を形成できる。これにより、ダイオード領域１４および疑似ダイオード領域１５を、容易に形成できる。

よって、端子間容量Ｃ_ｔに寄与するダイオード領域１４と端子間容量Ｃ_ｔに寄与しない疑似ダイオード領域１５との構成比率を容易に調節できるので、予め定められた複数のｎ^＋型拡散領域１３の範囲内において、端子間容量Ｃ_ｔの値を容易に調節できる。
なお、前述の製造工程では、ステップＳ６のコンタクト孔形成工程において、全てのｎ^＋型拡散領域１３を露出させるコンタクト孔１７を形成する方法について述べたが、ダイオード領域１４のみを選択的に露出させるコンタクト孔１７を形成するようにしてもよい。この製造工程であれば、ステップＳ７の熱酸化処理工程およびステップＳ８の薄膜部形成工程を省略できる。

＜本発明の第２参考形態＞
図１４は、本発明の第２参考形態に係る双方向ツェナーダイオード１０１の模式的な斜視図である。
図１４に示すように、双方向ツェナーダイオード１０１は、微小なチップ部品であり、本体部を構成する半導体基板１０２を含む。
半導体基板１０２は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域１０３が設定されている。以下では、素子領域１０３が設定された面を素子形成面１０４といい、その反対側の面を裏面１０５という。

半導体基板１０２の平面形状は、長手方向に沿う長辺１０６の長さＬ１０１が、０．３ｍｍ〜０．６ｍｍであり、短手方向に沿う短辺１０７の長さＤ１０１が、０．１５ｍｍ〜０．３ｍｍである。また、半導体基板１０２の厚さＴ１０１は、たとえば０．１ｍｍである。つまり、半導体基板１０２としては、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等が適用される。

半導体基板１０２の各コーナー部１０８は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるチッピングを抑制できる。半導体基板１０２の素子形成面１０４における一端部側および他端部側には、第１電極１０９の第１接続電極１０９ａと第２電極１１０の第２接続電極１１０ａとが形成されている。

第１接続電極１０９ａおよび第２接続電極１１０ａは、素子形成面１０４の一端部側および他端部側から素子領域１０３を挟み込むように、互いに間隔を空けて形成されている。第１接続電極１０９ａおよび第２接続電極１１０ａは、半導体基板１０２の短辺１０７に沿って、平面視略長方形状に形成されている。
なお、半導体基板１０２では、素子形成面１０４および側面のそれぞれの全域がパッシベーション膜１１１ａ，１１１ｂで覆われている。また、素子形成面１０４上のパッシベーション膜１１１ａの全域を覆うように樹脂膜１１２が形成されている。そのため、厳密には、図１４では、素子形成面１０４および側面のそれぞれの全域は、パッシベーション膜１１１ａ，１１１ｂおよび樹脂膜１１２の内側（裏側）に位置していて、外部に露出されていない。パッシベーション膜１１１ａ，１１１ｂおよび樹脂膜１１２については、以降で詳説する。

図１５は、図１４に示す双方向ツェナーダイオード１０１を示す模式的な平面図である。図１６は、図１５に示す第１拡散領域１１４および第２拡散領域１１５の配置を示す平面図である。図１７は、図１５に示す切断面線XVII-XVIIから見た断面図である。図１８は、図１５に示す切断面線XVIII-XVIIIから見た断面図である。なお、図１５〜図１８は、第１拡散領域１１４および第２拡散領域１１５の一配置例を代表例として示すものである。

半導体基板１０２は、ｐ^＋型の半導体基板１０２（シリコン基板）である。素子領域１０３における半導体基板１０２の表面部（素子形成面１０４）には、ｎ^＋型の複数の第１拡散領域１１４と、ｎ^＋型の複数の第２拡散領域１１５とが形成されている。第１および第２拡散領域１１４，１１５は、同一の深さおよび同一の不純物濃度で形成されており、半導体基板１０２との間でｐｎ接合を形成している。図１６に示すように、複数の第１および第２拡散領域１１４，１１５は、素子領域１０３において規則的に整列するように形成されている。

より具体的に、図１６に示すように、素子領域１０３には、行方向および列方向に沿って行列状に区画された複数のセル１０３Ａ（この形態では１２行×５列＝６０マスからなるセル１０３Ａ）が設定されている。
各セル１０３Ａは、平面視略長方形状に区画されており、その内方部に第１拡散領域１１４または第２拡散領域１１５が一つずつ形成されている。第１および第２拡散領域１１４，１１５は、各セル１０３Ａにおいて、行方向に沿って延びるように平面視略矩形状に形成されている。より具体的に、各第１および第２拡散領域１１４，１１５は、同一の面積を有しており、４隅が切除された長方形状に形成されている。なお、セル１０３Ａとは、第１および第２拡散領域１１４，１１５を規則的に配置するために定められた仮想的な領域であり、むろん、１２行×５列以上からなる複数のセル１０３Ａを素子領域１０３に設定してもよい。

第１拡散領域１１４は、奇数行の行方向に沿って互いに間隔を空けて複数（この形態では５つ）形成されている。一方、第２拡散領域１１５は、偶数行の行方向に沿って互いに間隔を空けて複数（この形態では５つ）形成されている。第１および第２拡散領域１１４，１１５は、それぞれ、行方向および列方向に沿って互いに平行に形成されている。
第２接続電極１１０ａ側から第１接続電極１０９ａ側に向けて順に第１列目、第２列目、・・・第５列目と定義すると、第１および第２拡散領域１１４，１１５は、第１列目〜第５列目の各列方向において、互いに隣り合うように形成されている。

図１７および図１８に示すように、半導体基板１０２の素子形成面１０４には、絶縁膜１１６（図１４〜図１６では図示せず）が形成されている。絶縁膜１１６は、たとえば、シリコン酸化膜である。絶縁膜１１６には、第１および第２拡散領域１１４，１１５を選択的に露出させるコンタクト孔１１７が形成されている（図１５および図１６の一点鎖線部も併せて参照）。

コンタクト孔１１７は、第１および第２拡散領域１１４，１１５の幅よりも狭い幅で形成されている。より具体的に、コンタクト孔１１７は、第１および第２拡散領域１１４，１１５の内方領域側に、第１および第２拡散領域１１４，１１５の周縁部から一定の間隔を空けた位置に形成されている。絶縁膜１１６上には、第１電極１０９と第２電極１１０とが形成されている。

第１電極１０９は、第１接続電極１０９ａと、第１接続電極１０９ａに電気的に接続された第１電極膜１１９とを含む。第１電極膜１１９は、さらに、第１パッド１２１と、第１パッド１２１と一体的に形成された第１引出し電極１２２とを有している。
第１パッド１２１は、素子形成面１０４の一端部側に平面視略矩形状に形成されている。第１パッド１２１に第１接続電極１０９ａが接続されている。これにより、第１引出し電極１２２は、第１パッド１２１を介して第１接続電極１０９ａに電気的に接続されている。

第１引出し電極１２２は、第１パッド１２１から行方向に沿って直線状に形成されている。より具体的には、第１引出し電極１２２は、第１パッド１２１から素子領域１０３における奇数行に向けて直線状に形成されている。つまり、第１引出し電極１２２は、櫛歯形状に形成されている。第１引出し電極１２２は、第１拡散領域１１４の幅よりも広く形成されていて、第１拡散領域１１４を覆うように形成されている。第１引出し電極１２２は、第１拡散領域１１４から第１パッド１２１まで間の至るところで一様な幅を有している。

第１引出し電極１２２の先端部は、角部が切除された略矩形状に形成されていて、素子領域１０３の第１列目を横切って、第２電極１１０に間隔を隔てて近接する位置に配置されている。第１拡散領域１１４を覆う第１引出し電極１２２は、コンタクト孔１１７内に入り込み、当該第１拡散領域１１４との間でオーミック接触を形成している。
第２電極１１０は、第２接続電極１１０ａと、第２接続電極１１０ａに電気的に接続された第２電極膜１２０とを含む。第２電極膜１２０は、さらに、第２パッド１２３と、第２パッド１２３と一体的に形成された第２引出し電極１２４とを有している。

第２パッド１２３は、素子形成面１０４の他端部（第１パッド１２１と反対側の端部）に平面視略矩形状に形成されている。第２パッド１２３に第２接続電極１１０ａが接続されている。これにより、第２引出し電極１２４は、第２パッド１２３を介して第２接続電極１１０ａに電気的に接続されている。
第２引出し電極１２４は、第２パッド１２３から行方向に沿って直線状に形成されている。より具体的には、第２引出し電極１２４は、第２パッド１２３から素子領域１０３における偶数行に向けて直線状に形成されている。つまり、第２引出し電極１２４は、第１引出し電極１２２の長手方向に沿って、櫛歯形状に形成されている。これにより、第１および第２電極膜１１９，１２０は、第１および第２引出し電極１２２，１２４が互いに噛み合う櫛歯形状に形成されている。また、第２引出し電極１２４は、第２拡散領域１１５の幅よりも広く形成されていて、第２拡散領域１１５を覆うように形成されている。第２引出し電極１２４は、第２拡散領域１１５から第２パッド１２３まで間の至るところで一様な幅を有している。

第２引出し電極１２４の先端部は、角部が切除された略矩形状に形成されていて、素子領域１０３の第５列目を横切って、第１電極１０９に間隔を隔てて近接する位置に配置されている。第２拡散領域１１５を覆う第２引出し電極１２４は、コンタクト孔１１７内に入り込み、当該第２拡散領域１１５との間でオーミック接触を形成している。
第１および第２電極膜１１９，１２０は同一の導電材料からなっており、たとえば、Ａｌ，ＡｌＣｕ，ＡｌＳｉＣｕ等を例示できる。第１および第２電極１０９，１１０は、絶縁膜１１６上において、第１および第２電極膜１１９，１２０の各周縁部を縁取るスリット１２５によって、電気的に分離されている。

図１７および図１８に示すように、絶縁膜１１６上には、第１および第２電極膜１１９，１２０を覆うようにパッシベーション膜１１１ａおよび樹脂膜１１２がこの順に形成されている。また、半導体基板１０２の側面には、パッシベーション膜１１１ｂが形成されている。パッシベーション膜１１１ａ，１１１ｂは、たとえば窒化シリコンからなり、樹脂膜１１２は、たとえばポリイミドからなる。

パッシベーション膜１１１ａ，１１１ｂおよび樹脂膜１１２は、保護膜を構成しており、第１および第２引出し電極１２２，１２４および素子形成面１０４への水分の浸入を抑制または防止すると共に、外部からの衝撃等を吸収し、双方向ツェナーダイオード耐久性の向上に寄与している。
パッシベーション膜１１１ａおよび樹脂膜１１２には、第１および第２パッド１２１，１２３を選択的に露出させるパッド開口１２６，１２７が形成されている。パッド開口１２６，１２７を埋め戻すように第１および第２接続電極１０９ａ，１１０ａが形成されている。第１および第２接続電極１０９ａ，１１０ａは、一層の導電材料（たとえばＮｉ層）からなる。第１および第２接続電極１０９ａ，１１０ａは、樹脂膜１１２の表面から突出するように形成されている。

次に、図１９を参照して、第１および第２拡散領域１１４，１１５の各配置および各サイズについて具体的に説明する。
図１９は、図１５に示す第１および第２拡散領域１１４，１１５を含む領域を拡大した平面図である。
図１９に示すように、第１および第２拡散領域１１４，１１５の列方向の幅Ｗ１０１は、５μｍ〜１５μｍ（この形態では、９μｍ）であり、行方向の幅Ｗ１０２は、２０μｍ〜４０μｍ（この形態では、２８．８μｍ）である。また、第１および第２拡散領域１１４，１１５間の幅Ｗ１０３は、５μｍ〜２５μｍであってもよい。

また、コンタクト孔１１７の列方向の幅Ｗ１０４は、１μｍ〜１０μｍ（この形態では、４μｍ）であり、行方向の幅Ｗ１０５は、１０μｍ〜３０μｍ（この形態では、２３．８μｍ）である。当該平面視において、第１拡散領域１１４の周縁部からコンタクト孔１１７の周縁部までの幅Ｗ１０６は、２．５μｍ程度であってもよい。
また、第１および第２引出し電極１２２，１２４の列方向の各幅Ｗ１０７は、１０μｍ〜２０μｍ（この形態では、１４μｍ）である。当該平面視において、第１および第２拡散領域１１４，１１５の周縁部から第１および第２引出し電極１２２，１２４のスリット１２５までの幅Ｗ１０８は、２．５μｍ程度であってもよい。また、スリット１２５間の幅Ｗ１０９は、３μｍ〜１０μｍであってもよい。

次に、図２０（ａ），（ｂ）を参照して、双方向ツェナーダイオード１０１の電気的構造について説明する。
図２０（ａ）は、図１４に示す双方向ツェナーダイオード１０１の電気的構造を説明するための電気回路図であり、図２０（ｂ）は、図１４に示す双方向ツェナーダイオード１０１の端子間容量Ｃ_ｔ（第１電極１０９および第２電極１１０間の総容量）を説明するための電気回路図である。なお、図２０（ａ），（ｂ）は、互いに隣り合う一対の第１および第２引出し電極１２２，１２４を抜き出して、電気回路図に直した図である。

図２０（ａ）に示すように、複数の第１ツェナーダイオードＤ１０１および複数の第２ツェナーダイオードＤ１０２によって、１つの双方向ツェナーダイオード１０１が構成されている。第１ツェナーダイオードＤ１０１は、半導体基板１０２とｐｎ接合された各第１拡散領域１１４に形成されている（図１７および図１８参照）。各第１ツェナーダイオードＤ１０１のカソードは、第１接続電極１０９ａに対して共通に接続されている（カソードコモン）。他方、第２ツェナーダイオードＤ１０２は、半導体基板１０２とｐｎ接合された各第２拡散領域１１５に形成されている（図１７および図１８参照）。各第２ツェナーダイオードＤ１０２のカソードは、第２接続電極１１０ａに対して共通に接続されている（カソードコモン）。

一方、第１および第２ツェナーダイオードＤ１０１，Ｄ１０２の各アノードは、半導体基板１０２を介して共通に接続されている（アノードコモン）。つまり、第１ツェナーダイオードＤ１０１と第２ツェナーダイオードＤ１０２とは、半導体基板１０２を介して逆直列接続されている。このようにして、１つの双方向ツェナーダイオード１０１が構成されている。

図２０（ｂ）に示すように、第１および第２引出し電極１２２，１２４には、それぞれ５つのキャパシタＣ１０１が寄生容量として並列に接続されている。第１および第２拡散領域１１４，１１５は、等しい容量成分（寄生容量。この形態では、１ｐＦ）を有している。
つまり、第１および第２引出し電極１２２，１２４は、それぞれ５ｐＦの寄生容量を有している。また、一対の第１および第２引出し電極１２２，１２４は、互いに直列に接続されている。したがって、一対の第１および第２引出し電極１２２，１２４は、２．５ｐＦの寄生容量を有している。

図１５に示すように、このような一対の第１および第２引出し電極１２２，１２４が６つ並列に接続されている。したがって、図１５に示す配置例の場合、理論値として、２．５ｐＦ×６対＝１５．０ｐＦの端子間容量Ｃ_ｔを得ることができる。
この形態では、代表例に加えて、第１および第２拡散領域１１４，１１５の配置を変更したものを複数用意して、端子間容量Ｃ_ｔ、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、ＥＳＤ（Electrostatic Discharge）耐量を調べた。以下、図２１において参考例に係る双方向ツェナーダイオード１５０の構成を説明した後、この形態に係る双方向ツェナーダイオード１０１の配置例および評価結果について説明する。

図２１は、参考例に係る双方向ツェナーダイオード１５０の模式的な平面図である。
参考例に係る双方向ツェナーダイオード１５０が、この形態に係る双方向ツェナーダイオード１０１と異なる点は、第１拡散領域１１４および第２拡散領域１１５が素子領域１０３に１つずつ形成されている点である。図２１において、図１４〜図２０に示された各部に対応する部分には同一の参照符号を付して、その説明を省略する。

第１および第２拡散領域１１４，１１５の列方向の幅Ｗ１１０は、１１４μｍであり、行方向の幅Ｗ１１１は、１７４μｍである。また、コンタクト孔１１７の列方向の幅Ｗ１１２は、１０４μｍであり、行方向の幅Ｗ１１３は、１６４μｍである。また、第１および第２引出し電極１２２，１２４の列方向の各幅Ｗ１１４は、１２４μｍである。
このように、参考例に係る双方向ツェナーダイオード１５０では、比較的に大きな面積を有する第１および第２拡散領域１１４，１１５が形成されている。

図２２は、この形態に係る双方向ツェナーダイオード１０１の第１および第２拡散領域１１４，１１５の配置例を説明するための模式的な平面図である。
図２２（ａ）〜図２２（ｇ）は、順に配置例１０１、配置例１０２、・・・配置例１０７を示す平面図である。配置例１０１、配置例１０２、・・・配置例１０７の順に、第１および第２拡散領域１１４，１１５の個数を減らして形成している。なお、図２２（ａ）に示す配置例１０１は、図１４〜図２０において述べた代表例である。

図２２（ａ）〜図２２（ｇ）に示すように、各配置例１０１〜１０７において、第１および第２拡散領域１１４，１１５は、互いに対称に構成されている。より具体的には、第１および第２拡散領域１１４，１１５は、平面視において、素子形成面１０４の中央部（たとえば、重心）に対して点対称に構成されている。すなわち、素子形成面１０４に直交する所定の鉛直軸線周りに半導体基板１０２を１８０度回転させた場合、第１および第２拡散領域１１４，１１５の位置は、回転前における第１および第２拡散領域１１４，１１５の位置と一致している。さらに、配置例１０１，１０４，１０７を参照すれば、第１および第２拡散領域１１４，１１５は、平面視において、第３行目を通る直線に対して、互いに線対称に形成されている。

これらの対称構造によれば、第１電極１０９および第２電極１１０間における電気的特性を対称にすることができる。つまり、第１接続電極１０９ａを正極とし第２接続電極１１０ａを負極として電圧を印加した場合の電圧対電流特性、および第２接続電極１１０ａを正極とし第１接続電極１０９ａを負極として電圧を印加した場合の電圧対電流特性を実質的に等しくできる。

図２３は、図２１に示す参考例に係る双方向ツェナーダイオード１５０および図２２に示すこの形態に係る双方向ツェナーダイオード１０１の配置例１０１〜１０７の仕様および電気的特性を示す表である。図２４は、端子間容量Ｃ_ｔ対第１および第２拡散領域１１４，１１５の面積を示すグラフである。図２５は、ピークパルス電力Ｐ_ｐｋ対第１および第２拡散領域１１４，１１５の面積を示すグラフである。図２６は、ピークパルス電力Ｐ_ｐｋ対第１および第２拡散領域１１４，１１５の周囲長を示すグラフである。

図２３の表および図２４のグラフに示すように、双方向ツェナーダイオード１０１の端子間容量Ｃ_ｔは、第１および第２拡散領域１１４，１１５の各面積に依存していることが分かる。すなわち、第１および第２拡散領域１１４，１１５の各面積の増加に伴い端子間容量Ｃ_ｔも増加し、第１および第２拡散領域１１４，１１５の各面積の減少に伴い端子間容量Ｃ_ｔも減少する。

なお、第１拡散領域１１４の面積とは、半導体基板１０２の素子形成面１０４を法線方向から見た平面視において、半導体基板１０２と第１拡散領域１１４との境界線によって取り囲まれた領域の総面積を意味する。同様に、第２拡散領域１１５の面積とは、半導体基板１０２の素子形成面１０４を法線方向から見た平面視において、半導体基板１０２と第２拡散領域１１５との境界線によって取り囲まれた領域の総面積を意味する。

一般的に、ピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域１１４，１１５の各面積を大きくすることによって、向上させることが可能である。しかしながら、第１および第２拡散領域１１４，１１５の面積を大きくすると、端子間容量Ｃ_ｔも同時に大きくなる（図２４のグラフ参照）という背反が生じる。そのため、高いピークパルス電力Ｐ_ｐｋおよび低い端子間容量Ｃ_ｔを両立するのは困難であると考えられる。

ここで、図２３の表および図２５のグラフを参照すれば、配置例１０１〜１０７に係るピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域１１４，１１５の各面積が大きくなるにつれて、向上しているのが分かる。つまり、配置例１０１〜１０７においては、第１および第２拡散領域１１４，１１５の各面積と、ピークパルス電力Ｐ_ｐｋとが比例関係にあると言える。

一方、参考例に係る第１および第２拡散領域１１４，１１５の各面積（＝４３９２３μｍ^２）は、配置例１０１に係る第１および第２拡散領域１１４，１１５の各面積（＝３１５９５μｍ^２）よりも比較的に大きく形成されているが、ピークパルス電力Ｐ_ｐｋの値が低い。
図２５のグラフをピークパルス電力Ｐ_ｐｋ対第１および第２拡散領域１１４，１１５の各周囲長に直したものが、図２６のグラフである。

図２３の表および図２６のグラフに示すように、ピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域１１４，１１５の各周囲長に依存していることが確認できる。すなわち、ピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域１１４，１１５の各周囲長の増加に伴い増加し、第１および第２拡散領域１１４，１１５の各周囲長の減少に伴い減少している。このことから、ピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域１１４，１１５の各面積と相関関係がなく、第１および第２拡散領域１１４，１１５の各周囲長に比例していることが分かる。

つまり、限られた面積（素子領域１０３）の範囲内において、第１および第２拡散領域１１４，１１５の各周囲長を長くすることにより、ピークパルス電力Ｐ_ｐｋを向上できることが分かる。より具体的に、配置例１０１〜１０７のように、第１および第２拡散領域１１４，１１５の各面積を６０００μｍ^２〜３２０００μｍ^２、第１および第２拡散領域１１４，１１５の各周囲長を４７０μｍ〜２５００μｍにすることにより、２０Ｗ〜８０ｐＦのピークパルス電力Ｐ_ｐｋを達成できる。

さらに、この実験結果より、第１および第２拡散領域１１４，１１５の各面積を所定の値に固定しつつ、第１および第２拡散領域１１４，１１５の各周囲長を長くすることにより、端子間容量Ｃ_ｔとピークパルス電力Ｐ_ｐｋとを互いに切り離して設定できることが分かる。
各配置例１０１〜１０７における第１および第２拡散領域１１４，１１５の個数と、端子間容量Ｃ_ｔとの関係を図２７に示す。図２７は、端子間容量Ｃ_ｔ対第１および第２拡散領域１１４，１１５の個数を示すグラフである。

図２３の表および図２７のグラフに示すように、第１および第２拡散領域１１４，１１５の個数が多く設定されるにつれて、端子間容量Ｃ_ｔも比例的に増加している。図２３の表を参照すれば、端子間容量Ｃ_ｔの理論値と測定値との間に若干の誤差が生じている。これは、第１および第２拡散領域１１４，１１５を全く形成しない場合の容量成分（たとえば、第１および第２電極膜１１９，１２０における寄生容量等）が端子間容量Ｃ_ｔに含まれて検出されているためである。図２７のグラフを参照すれば、第１および第２拡散領域１１４，１１５を全く形成しない場合の端子間容量Ｃ_ｔは１．５ｐＦ程度である。この端子間容量Ｃ_ｔ（＝１．５ｐＦ）を、各理論値に加えると、概ね、測定値と一致した結果が得られた（たとえば、配置例１０１の場合、１．５ｐＦ＋１５．０ｐＦ＝１６．５ｐＦ≒１６．５８ｐＦである）。

この結果から、双方向ツェナーダイオード１０１の端子間容量Ｃ_ｔを、第１および第２拡散領域１１４，１１５の構成比率を調節することによって、調節できることが分かる。また、配置例１０１〜１０７によれば、［ｐＦ］単位で、双方向ツェナーダイオード１０１の端子間容量Ｃ_ｔを、調節できることが分かる。
以上のように、この形態によれば、複数の第１および第２拡散領域１１４，１１５によって、複数の第１および第２ツェナーダイオードＤ１０１，Ｄ１０２からなる１つの双方向ツェナーダイオード１０１が形成されている。

双方向ツェナーダイオード１０１における端子間容量Ｃ_ｔは、第１および第２拡散領域１１４，１１５の各面積と比例関係にある。つまり、第１および第２拡散領域１１４，１１５の各面積を小さく形成することによって、端子間容量Ｃ_ｔを小さくできる。一方、双方向ツェナーダイオード１０１におけるピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域１１４，１１５の各周囲長と比例関係にある。すなわち、第１および第２拡散領域１１４，１１５の各周囲長を長く形成することにより、ピークパルス電力Ｐ_ｐｋを向上できる。

したがって、限られた素子領域１０３の面積の範囲内において、複数の第１および第２拡散領域１１４，１１５を形成することにより、比較的に大きな第１拡散領域１１４および第２拡散領域１１５を１つずつ形成する場合（図２１も併せて参照）に比べて、周囲長を長くできる。したがって、ピークパルス電力Ｐ_ｐｋを向上させる手段として、第１および第２拡散領域１１４，１１５の各面積を必要以上に増加させなくて済むので、端子間容量Ｃ_ｔの増加を抑制しつつ、ピークパルス電力Ｐ_ｐｋを向上できる（図２５のグラフおよび図２６のグラフ参照）。

また、この構成によれば、予め定められた容量成分（寄生容量）を有する複数の第１および第２拡散領域１１４，１１５（複数の第１および第２ツェナーダイオードＤ１０１，Ｄ１０２）が形成されている（図２０（ａ）および図２０（ｂ）参照）。したがって、第１および第２ツェナーダイオードＤ１０１，Ｄ１０２の構成比率を調節することにより、端子間容量Ｃ_ｔの値を容易に調節できる。よって、大幅な設計変更を施すまでもなく、目的に応じた種々の端子間容量Ｃ_ｔを容易に実現できる。これにより、設計の自由度を高めることができる。

しかも、この構成によれば、第１および第２拡散領域１１４，１１５の各容量成分（寄生容量）が１ｐＦに設定されているので、双方向ツェナーダイオード１０１の端子間容量Ｃ_ｔを［ｐＦ］単位で調節できる。よって、双方向ツェナーダイオード１０１が使用されるアプリケーションの仕様や目的に併せて、端子間容量Ｃ_ｔを精確に調節できる。
また、半導体基板１０２がｐ型の半導体基板であるので、半導体基板１０２上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型の半導体基板１０２は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型の半導体基板１０２のいずれの箇所からも切り出すことができる。よって、ｐ型の半導体基板１０２を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

次に、双方向ツェナーダイオード１０１の製造工程の一例について説明する。
図２８は、図１４に示す双方向ツェナーダイオード１０１の製造工程の一例を説明するためのフローチャートである。図２９は、図２８の製造工程に適用される半導体ウエハ１３２の模式的な平面図である。図３０Ａおよび図３０Ｂは、図２８に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図３０Ａおよび図３０Ｂでは、第１および第２拡散領域１１４，１１５の図示を省略して示している。

まず、図２９に示すように、半導体基板１０２の元基板としてのｐ^＋型の半導体ウエハ１３２が用意される。半導体ウエハ１３２の表面１３４は半導体基板１０２の素子形成面１０４に対応しており、半導体ウエハ１３２の裏面１３５は半導体基板１０２の裏面１０５に対応している。
半導体ウエハ１３２の表面１３４には、複数の双方向ツェナーダイオード１０１が形成されるチップ領域１３１が、行列状に配列されて設定されている。互いに隣り合うチップ領域１３１の間には、境界領域１３０が設けられている。境界領域１３０は、略一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。

次に、図２８に示すように、半導体ウエハ１３２の表面１３４に、絶縁膜１１６が形成される（ステップＳ１０１：絶縁膜形成）。次に、絶縁膜１１６上にレジストマスクが形成される（ステップＳ１０２：レジストマスク形成）。レジストマスクを用いたエッチングによって、複数の第１および第２拡散領域１１４，１１５に対応する開口が絶縁膜１１６に形成される（ステップＳ１０３：絶縁膜開口）。

次に、レジストマスクを剥離した後に、絶縁膜１１６に形成された開口から露出する半導体ウエハ１３２の表面１３４にｎ型不純物が注入される（ステップＳ１０４：ｎ型不純物注入）。ｎ型不純物の注入は、ｎ型不純物としての燐を表面に堆積させる工程（いわゆるリンデポ）によって行われてもよいし、ｎ型不純物イオン（たとえば燐イオン）の注入によって行われてもよい。

次に、必要に応じてＣＶＤ法により絶縁膜１１６を厚膜化した後、半導体ウエハ１３２に注入された不純物イオンを活性化するための熱処理（ドライブ）が行われる（ステップＳ１０５：熱処理（ドライブ））。これにより、半導体ウエハ１３２の表面部に複数の第１および第２拡散領域１１４，１１５が形成される。
次に、コンタクト孔１１７に整合する開口を有するレジストマスクが絶縁膜１１６の上に形成される（ステップＳ１０６：コンタクト孔形成）。レジストマスクを介するエッチングによって、絶縁膜１１６にコンタクト孔１１７が形成される。その後、レジストマスクが剥離される。

次に、たとえばスパッタリングによって、第１および第２電極膜１１９，１２０を構成する電極膜が絶縁膜１１６上に形成される（ステップＳ１０７：電極膜形成）。この形態では、Ａｌからなる電極膜が形成される。そして、電極膜上に、スリット１２５に対応する開口パターンを有するレジストマスクが形成される（ステップＳ１０８：レジストマスク形成）。レジストマスクを介するエッチング（たとえば反応性イオンエッチング）によって、電極膜にスリット１２５が形成される（ステップＳ１０９：電極膜パターニング）。これにより、電極膜が、第１および第２電極膜１１９，１２０に分離される。

次に、レジストマスクを剥離した後、たとえばＣＶＤ法によって窒化膜等のパッシベーション膜１１１ａが形成される（ステップＳ１１０：パッシベーション膜形成）。次に、感光性ポリイミド等を塗布することにより樹脂膜１１２が形成される（ステップＳ１１１：ポリイミド塗布）。次に、パッド開口１２６，１２７に対応するパターンで樹脂膜１１２を露光する。その後、樹脂膜１１２が現像される（ステップＳ１１２：露光・現像）。

次に、必要に応じて、樹脂膜１１２をキュアするための熱処理が行われる（ステップＳ１１３：ポリイミドキュア）。そして、樹脂膜１１２をマスクとしたドライエッチング（たとえば反応性イオンエッチング）によってパッシベーション膜１１１ａが除去される（ステップＳ１１４：パッド開口）。これにより、パッド開口１２６，１２７が形成される。

次に、たとえば、パッド開口１２６，１２７を埋め戻すように、導電材料（たとえばＮｉ層）がめっき成膜される（ステップＳ１１５：電極形成）。これにより、第１および第２接続電極１０９ａ，１１０ａが形成される。
次に、図３０Ａに示すように、境界領域１３０（図２９も併せて参照）に切断用の溝１３７を形成するためのレジストパターン１３８が形成される（ステップＳ１１６：レジストマスク形成）。レジストパターン１３８は、境界領域１３０に整合する格子状の開口を有している。レジストパターン１３８を介してプラズマエッチングが行われる（ステップＳ１１７：溝形成）。これにより、半導体ウエハ１３２が表面１３４から所定の深さまでエッチングされて、境界領域１３０に沿った切断用の溝１３７が形成される。

切断用の溝１３７に取り囲まれたチップ領域１３１に半製品１４１が１つずつ位置していて、これらの半製品１４１は、行列状に整列配置されている。このように切断用の溝１３７を形成することによって、半導体ウエハ１３２を複数のチップ領域１３１毎に分離可能にする。切断用の溝１３７が形成された後、レジストパターンは、剥離される。
次に、ＣＶＤ法によって、窒化シリコンからなるパッシベーション膜１１１ｂを、半導体ウエハ１３２の表面に形成する。このとき、パッシベーション膜１１１ｂは、切断用の溝１３７の内周面（底面および側面）の全域に形成される。

次に、図３０Ｂに示すように、半導体ウエハ１３２が裏面１３５側から、切断用の溝１３７の底面に到達するまで研削される（ステップＳ１１８：裏面研磨／個片化）。これによって、複数のチップ領域１３１が個片化されて、双方向ツェナーダイオード１０１を得ることができる。このように、切断用の溝１３７を形成してから半導体ウエハ１３２を裏面１３５側から研削すれば、半導体ウエハ１３２に形成された複数のチップ領域１３１を一斉に個片化できる。よって、製造時間の短縮によって双方向ツェナーダイオード１０１の生産性の向上を図ることができる。なお、完成した半導体基板１０２の裏面１０５を研磨やエッチングすることによって鏡面化して裏面１０５を綺麗にしてもよい。

＜本発明の実施形態＞
図３１は、本発明の一実施形態に係る双方向ツェナーダイオード２０１の模式的な斜視図である。
図３１に示すように、双方向ツェナーダイオード２０１は、微小なチップ部品であり、本体部を構成する半導体基板２０２を含む。
半導体基板２０２は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域２０３が設定されている。以下では、素子領域２０３が設定された面を素子形成面２０４といい、その反対側の面を裏面２０５という。

半導体基板２０２の平面形状は、長手方向に沿う長辺２０６の長さＬ２０１が、０．３ｍｍ〜０．６ｍｍであり、短手方向に沿う短辺２０７の長さＤ２０１が、０．１５ｍｍ〜０．３ｍｍである。また、半導体基板２０２の厚さＴ２０１は、たとえば０．１ｍｍである。つまり、半導体基板２０２としては、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等が適用される。

半導体基板２０２の各コーナー部２０８は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるチッピングを抑制できる。半導体基板２０２の素子形成面２０４における一端部側および他端部側には、第１電極２０９の第１接続電極２０９ａと第２電極２１０の第２接続電極２１０ａとが形成されている。

第１接続電極２０９ａおよび第２接続電極２１０ａは、素子形成面２０４の一端部側および他端部側から素子領域２０３を挟み込むように、互いに間隔を空けて形成されている。第１接続電極２０９ａおよび第２接続電極２１０ａは、半導体基板２０２の短辺２０７に沿って、平面視略長方形状に形成されている。
なお、半導体基板２０２では、素子形成面２０４および側面のそれぞれの全域がパッシベーション膜２１１ａ，２１１ｂで覆われている。また、素子形成面２０４上のパッシベーション膜２１１ａの全域を覆うように樹脂膜２１２が形成されている。そのため、厳密には、図３１では、素子形成面２０４および側面のそれぞれの全域は、パッシベーション膜２１１ａ，２１１ｂおよび樹脂膜２１２の内側（裏側）に位置していて、外部に露出されていない。パッシベーション膜２１１ａ，２１１ｂおよび樹脂膜２１２については、以降で詳説する。
この形態では、大別して２つの方式で複数のダイオードを素子領域２０３に形成している。この異なる２つの方式を、それぞれ第１配置例および第２配置例と呼ぶこととする。以下、第１配置例について説明した後、第２配置例について説明する。

＜第１配置例＞
図３２は、図３１に示す双方向ツェナーダイオード２０１の第１配置例を示す模式的な平面図である。図３３は、図３２に示す第１拡散領域２１４および第２拡散領域２１５の配置を示す平面図である。図３４は、図３２に示す切断面線XXXIV-XXXIVから見た断面図である。図３５は、図３２に示す切断面線XXXV-XXXVから見た断面図である。なお、図３２〜図３５では、第１配置例の一配置例を代表例として示している。

半導体基板２０２は、ｐ^＋型の半導体基板２０２（シリコン基板）である。素子領域２０３における半導体基板２０２の表面部（素子形成面２０４）には、ｎ^＋型の複数の第１拡散領域２１４と、ｎ^＋型の複数の第２拡散領域２１５とが形成されている。第１および第２拡散領域２１４，２１５は、同一の深さおよび同一の不純物濃度で形成されており、半導体基板２０２との間でｐｎ接合を形成している。複数の第１および第２拡散領域２１４，２１５は、図３３に示すように、素子領域２０３において規則的に整列するように形成されている。

より具体的に、素子領域２０３には、図３３に示すように、行方向および列方向に沿って行列状に区画された複数のセル２０３Ａ（この形態では１２行×５列＝６０マスからなるセル２０３Ａ）が設定されている。
各セル２０３Ａは、平面視略長方形状に区画されており、その内方部に第１拡散領域２１４または第２拡散領域２１５が一つずつ形成されている。第１および第２拡散領域２１４，２１５は、各セル２０３Ａにおいて、行方向に沿って延びる平面視略矩形状に形成されている。より具体的に、各第１および第２拡散領域２１４，２１５は、同一の面積を有しており、４隅が切除された長方形状に形成されている。なお、セル２０３Ａとは、第１および第２拡散領域２１４，２１５を規則的に配置するために定められた仮想的な領域であり、むろん、１２行×５列以上からなる複数のセル２０３Ａを有する素子領域２０３に設定してもよい。

図３２および図３３において二点鎖線で示すように、複数の第１拡散領域２１４および複数の第２拡散領域２１５が素子領域２０３の中央部に集約して形成されている。より具体的には、複数の第１拡散領域２１４および複数の第２拡散領域２１５が、素子領域２０３の中央部において、第１接続電極２０９ａおよび第２接続電極２１０ａの対向方向の中央部を横切る横断方向に沿う中央拡散領域群２２８と、中央拡散領域群２２８と隣り合う補助拡散領域群２２９とを構成している。

第２接続電極２１０ａ側から第１接続電極２０９ａ側に向けて順に第１列目、第２列目、・・・第５列目と定義すると、素子領域２０３の第３列目の列方向に沿って、複数の第１拡散領域２１４および複数の第２拡散領域２１５が互いに隣り合うように形成されている。これにより、第３列目において、複数の第１拡散領域２１４および複数の第２拡散領域２１５を含む帯状の中央拡散領域群２２８が構成されている。中央拡散領域群２２８は、素子領域２０３の第３列目の列方向に沿って、第１行目から第１２行目に至るまで形成されている。

また、第２列目および第４列目の各列方向に沿って、複数の第１拡散領域２１４および複数の第２拡散領域２１５が互いに隣り合うように形成されている。これにより、複数の第１拡散領域２１４および複数の第２拡散領域２１５を含む補助拡散領域群２２９が構成されている。補助拡散領域群２２９は、中央拡散領域群２２８の列方向中央部に選択的に形成されている。より具体的には、第２列目における補助拡散領域群２２９は、第３行目から第７行目に至るように形成されている。また、第４列目における補助拡散領域群２２９は、第４行目から第９行目に至るように形成されている。このようにして、補助拡散領域群２２９が、列方向に関して、中央拡散領域群２２８よりも短い帯状に形成され、中央拡散領域群２２８の列方向中央部を互いに挟むように形成されている。

図３３に示すように、第１拡散領域２１４が、奇数行に配置されており、第２拡散領域２１５が、偶数行に配置されている。したがって、中央拡散領域群２２８および補助拡散領域群２２９において、第１および第２拡散領域２１４，２１５は、列方向に沿って交互に配列されている。
半導体基板２０２の素子形成面２０４には、絶縁膜２１６（図３１〜図３３では図示せず）が形成されている。絶縁膜２１６は、たとえば、シリコン酸化膜である。絶縁膜２１６には、第１および第２拡散領域２１４，２１５を選択的に露出させるコンタクト孔２１７が形成されている（図３２および図３３の一点鎖線部も併せて参照）。

コンタクト孔２１７は、各第１および第２拡散領域２１４，２１５の幅よりも狭い幅で形成されている。より具体的に、コンタクト孔２１７は、各第１および第２拡散領域２１４，２１５の内方領域側に、各第１および第２拡散領域２１４，２１５の周縁部から一定の間隔を空けた位置に形成されている。絶縁膜２１６上には、第１電極２０９と第２電極２１０とが形成されている。

第１電極２０９は、第１接続電極２０９ａと、第１接続電極２０９ａに電気的に接続された第１電極膜２１９とを含む。第１電極膜２１９は、さらに、第１パッド２２１と、第１パッド２２１と一体的に形成された第１引出し電極２２２とを有している。
第１パッド２２１は、素子形成面２０４の一端部側に平面視略矩形状に形成されている。第１パッド２２１に第１接続電極２０９ａが接続されている。これにより、第１引出し電極２２２は、第１パッド２２１を介して第１接続電極２０９ａに電気的に接続されている。

第１引出し電極２２２は、第１パッド２２１から行方向に沿って直線状に形成されている。より具体的には、第１引出し電極２２２は、第１パッド２２１から素子領域２０３における奇数行に向けて中央拡散領域群２２８および／または補助拡散領域群２２９を横切るように直線状に形成されている。つまり、第１引出し電極２２２は、櫛歯形状に形成されている。第１引出し電極２２２は、第１拡散領域２１４の幅よりも広く形成されていて、第１拡散領域２１４を覆うように形成されている。第１引出し電極２２２は、第１拡散領域２１４から第１パッド２２１まで間の至るところで一様な幅を有している。

第１引出し電極２２２の先端部は、角部が切除された略矩形状に形成されていて、素子領域２０３の第１列目を横切って、第２電極２１０に間隔を隔てて近接する位置に配置されている。すなわち、平面視において、第１拡散領域２１４が、第１引出し電極２２２の長手方向の中央部の領域に形成されている。第１拡散領域２１４を覆う第１引出し電極２２２は、コンタクト孔２１７内に入り込み、当該第１拡散領域２１４との間でオーミック接触を形成している。

第２電極２１０は、第２接続電極２１０ａと、第２接続電極２１０ａに電気的に接続された第２電極膜２２０とを含む。第２電極膜２２０は、さらに、第２パッド２２３と、第２パッド２２３と一体的に形成された第２引出し電極２２４とを有している。
第２パッド２２３は、素子形成面２０４の他端部（第１パッド２２１と反対側の端部）に平面視略矩形状に形成されている。第２パッド２２３に第２接続電極２１０ａが接続されている。これにより、第２引出し電極２２４は、第２パッド２２３を介して第２接続電極２１０ａに電気的に接続されている。

第２引出し電極２２４は、第２パッド２２３から行方向に沿って直線状に形成されている。より具体的には、第２引出し電極２２４は、第２パッド２２３から素子領域２０３における偶数行に向けて中央拡散領域群２２８および／または補助拡散領域群２２９を横切るように直線状に形成されている。つまり、第２引出し電極２２４は、第１引出し電極２２２の長手方向に沿って、櫛歯形状に形成されている。これにより、第１および第２電極膜２１９，２２０は、第１および第２引出し電極２２２，２２４が、互いに噛み合う櫛歯形状に形成されている。また、第２引出し電極２２４は、第２拡散領域２１５の幅よりも広く形成されていて、第２拡散領域２１５を覆うように形成されている。第２引出し電極２２４は、第２拡散領域２１５から第２パッド２２３まで間の至るところで一様な幅を有している。

第２引出し電極２２４の先端部は、角部が切除された略矩形状に形成されていて、素子領域２０３の第５列目を横切って、第１電極２０９に間隔を隔てて近接する位置に配置されている。すなわち、平面視において、第２拡散領域２１５が、第２引出し電極２２４の長手方向の中央部の領域に形成されている。第２拡散領域２１５を覆う第２引出し電極２２４は、コンタクト孔２１７内に入り込み、当該第２拡散領域２１５との間でオーミック接触を形成している。

第１および第２電極膜２１９，２２０は同一の導電材料からなっており、たとえば、Ａｌ，ＡｌＣｕ，ＡｌＳｉＣｕ等を例示できる。第１および第２電極２０９，２１０は、絶縁膜２１６上において、第１および第２電極膜２１９，２２０の各周縁部を縁取るスリット１２５によって、電気的に分離されている。
図３４および図３５に示すように、絶縁膜２１６上には、第１および第２電極膜２１９，２２０を覆うようにパッシベーション膜２１１ａおよび樹脂膜２１２がこの順に形成されている。また、半導体基板２０２の側面には、パッシベーション膜２１１ｂが形成されている。パッシベーション膜２１１ａ，２１１ｂは、たとえば窒化シリコンからなり、樹脂膜２１２は、たとえばポリイミドからなる。

パッシベーション膜２１１ａ，２１１ｂおよび樹脂膜２１２は、保護膜を構成しており、第１および第２引出し電極２２２，２２４および素子形成面２０４への水分の浸入を抑制または防止すると共に、外部からの衝撃等を吸収し、双方向ツェナーダイオード耐久性の向上に寄与している。
パッシベーション膜２１１ａおよび樹脂膜２１２には、第１および第２パッド２２１，２２３を選択的に露出させるパッド開口２２６，２２７が形成されている。このパッド開口２２６，２２７を埋め戻すように第１および第２接続電極２０９ａ，２１０ａが形成されている。第１および第２接続電極２０９ａ，２１０ａは、一層の導電材料（たとえばＮｉ層）からなる。第１および第２接続電極２０９ａ，２１０ａは、樹脂膜２１２の表面から突出するように形成されている。

次に、図３６を参照して、第１および第２拡散領域２１４，２１５の各配置および各サイズについて具体的に説明する。
図３６は、図３２に示す第１および第２拡散領域２１４，２１５を含む領域を拡大した平面図である。
図３６に示すように、第１および第２拡散領域２１４，２１５の列方向の幅Ｗ２０１は、５μｍ〜１５μｍ（この形態では、９μｍ）であり、行方向の幅Ｗ２０２は、２０μｍ〜４０μｍ（この形態では、２８．８μｍ）である。また、第１および第２拡散領域２１４，２１５間の幅Ｗ２０３は、５μｍ〜２５μｍ（この形態では、１２．５μｍ）である。

また、コンタクト孔２１７の列方向の幅Ｗ２０４は、１μｍ〜１０μｍ（この形態では、４μｍ）であり、行方向の幅Ｗ２０５は、１０μｍ〜３０μｍ（この形態では、２３．８μｍ）である。当該平面視において、第１拡散領域２１４の周縁部からコンタクト孔２１７の周縁部までの幅Ｗ２０６は、２．５μｍ程度であってもよい。
また、第１および第２引出し電極２２２，２２４の列方向の各幅Ｗ２０７は、１０μｍ〜２０μｍ（この形態では、１４μｍ）である。当該平面視において、第１および第２拡散領域２１４，２１５の周縁部から第１および第２引出し電極２２２，２２４のスリット１２５までの幅Ｗ２０８は、２．５μｍ程度であってもよい。また、スリット１２５間の幅Ｗ２０９は、３μｍ〜１０μｍであってもよい。

次に、図３７を参照して、双方向ツェナーダイオード２０１の電気的構造について説明する。
図３７は、図３１に示す双方向ツェナーダイオード２０１の内部の電気的構造を説明するための電気回路図である。
図３７に示すように、複数の第１ツェナーダイオードＤ２０１および複数の第２ツェナーダイオードＤ２０２によって、１つの双方向ツェナーダイオード２０１が構成されている。第１ツェナーダイオードＤ２０１は、半導体基板２０２とｐｎ接合された各第１拡散領域２１４に形成されている（図３４および図３５参照）。各第１ツェナーダイオードＤ２０１のカソードは、第１接続電極２０９ａに対して共通に接続されている（カソードコモン）。また、第２ツェナーダイオードＤ２０２は、半導体基板２０２とｐｎ接合された各第２拡散領域２１５に形成されている（図３４および図３５参照）。各第２ツェナーダイオードＤ２０２のカソードは、第２接続電極２１０ａに対して共通に接続されている（カソードコモン）。

一方、第１および第２ツェナーダイオードＤ２０１，Ｄ２０２の各アノードは、半導体基板２０２を介して共通に接続されている（アノードコモン）。つまり、第１ツェナーダイオードＤ２０１と第２ツェナーダイオードＤ２０２とは、半導体基板２０２を介して逆直列接続されている。このように、１つの双方向ツェナーダイオード２０１が構成されている。

＜第１配置例の評価＞
第１配置例では、代表例に加えて、第１および第２拡散領域２１４，２１５の配置をさらに変更したものを複数用意して、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、端子間容量Ｃ_ｔ（第１電極２０９および第２電極２１０間の総容量）、およびＥＳＤ（Electrostatic Discharge）耐量を調べた。以下、図３８〜図４１を参照して、より具体的に説明する。

図３８は、第１配置例における第１および第２拡散領域２１４，２１５の配置例を説明するための模式的な平面図である。
図３８（ａ）〜図３８（ｃ）は、順に配置例２０１、配置例２０２、および配置例２０３を示す平面図である。なお、図３８（ａ）に示す配置例２０１は、図３１〜図３７において説明した第１配置例の代表例である。

図３８（ｂ）に示す配置例２０２が、前述の代表例（配置例２０１）と異なる点は、補助拡散領域群２２９が、列方向に関して、中央拡散領域群２２８の両端部側に形成されている点である。すなわち、補助拡散領域群２２９は、中央拡散領域群２２８の列方向中央部を互いに挟み込まないように形成されている。
図３８（ｃ）に示す配置例２０３が、前述の代表例（配置例２０１）と異なる点は、中央拡散領域群２２８および補助拡散領域群２２９が形成されていない点である。より具体的に、第１および第２拡散領域２１４，２１５は、素子領域２０３における第３列目以外の列に形成されている。第１列目および第２列目には、第２拡散領域２１５が列方向に沿って形成されており、第４列目および第５列目には、第１拡散領域２１４が列方向に沿って形成されている。第２列目に形成された第２拡散領域２１５の総数は、第１列目に形成された第２拡散領域２１５の総数よりも１つ少ない（第２列目の３行目参照）。同様に、第４列目に形成された第１拡散領域２１４の総数は、第５列目に形成された第１拡散領域２１４の総数よりも１つ少ない（第４列目の１１行目参照）。

各配置例２０１〜２０３を参照すれば、第１および第２拡散領域２１４，２１５は、平面視において、互いに対称に構成されている。より具体的には、第１および第２拡散領域２１４，２１５は、平面視において、素子形成面２０４の中央部（たとえば、重心）に対して点対称に構成されている。すなわち、素子形成面２０４に直交する所定の鉛直軸線周りに半導体基板２０２を１８０度回転させた場合、第１および第２拡散領域２１４，２１５の位置は、回転前における第１および第２拡散領域２１４，２１５の位置と一致している。

このような対称構造によれば、第１電極２０９および第２電極２１０間における電気的特性を対称にすることができる。つまり、第１接続電極２０９ａを正極とし第２接続電極２１０ａを負極として電圧を印加した場合の電圧対電流特性、および第２接続電極２１０ａを正極とし第１接続電極２０９ａを負極として電圧を印加した場合の電圧対電流特性を実質的に等しくできる。

図３９は、図３８に示す各配置例２０１〜２０３の仕様を示す表である。図４０は、図３９の表に示す端子間容量Ｃ_ｔを反映させたグラフである。図４１は、図３９の表に示すピークパルス電力Ｐ_ｐｋを反映させたグラフである。図４２は、図３９の表に示すＥＳＤ耐量を反映させたグラフである。
図３９の表に示すように、配置例２０１〜２０３は、第１および第２拡散領域２１４，２１５の各面積および各周囲長がいずれも同一になるように形成されている。第１および第２拡散領域２１４，２１５の各面積は１１５８５μｍ^２であり、第１および第２拡散領域２１４，２１５の各周囲長は８７２μｍである。

第１拡散領域２１４の面積とは、半導体基板２０２の素子形成面２０４を法線方向から見た平面視において、半導体基板２０２と第１拡散領域２１４との境界線によって取り囲まれた領域の総面積を意味する。同様に、第２拡散領域２１５の面積とは、半導体基板２０２の素子形成面２０４を法線方向から見た平面視において、半導体基板２０２と第２拡散領域２１５との境界線によって取り囲まれた領域の総面積を意味する。

また、第１拡散領域２１４の周囲長とは、半導体基板２０２の素子形成面２０４における半導体基板２０２と第１拡散領域２１４との境界線の総延長を意味する。また、同様に、第２拡散領域２１５の周囲長とは、半導体基板２０２の素子形成面２０４における半導体基板２０２と第２拡散領域２１５との境界線の総延長を意味する。
双方向ツェナーダイオード２０１の端子間容量Ｃ_ｔは、第１および第２拡散領域２１４，２１５の各面積に依存している。すなわち、第１および第２拡散領域２１４，２１５の各面積の増加に伴い端子間容量Ｃ_ｔも増加し、第１および第２拡散領域２１４，２１５の各面積の減少に伴い端子間容量Ｃ_ｔも減少する。

一方、双方向ツェナーダイオード２０１のピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域２１４，２１５の各面積に依存している。すなわち、第１および第２拡散領域２１４，２１５の各面積の増加に伴いピークパルス電力Ｐ_ｐｋも増加し、第１および第２拡散領域２１４，２１５の各面積の減少に伴いピークパルス電力Ｐ_ｐｋも減少する。つまり、ピークパルス電力Ｐ_ｐｋと端子間容量Ｃ_ｔとは、背反の関係にある。

配置例２０１〜２０３のように、第１および第２拡散領域２１４，２１５の各面積が同一（＝１１５８５μｍ^２）であれば、第１および第２拡散領域２１４，２１５の各容量成分（寄生容量）を実質的に同一にすることができる。つまり、第１および第２拡散領域２１４，２１５の各面積を同一にすることにより、第１および第２拡散領域２１４，２１５の配置に依らずに、双方向ツェナーダイオード２０１の端子間容量Ｃ_ｔの値を実質的に同一にすることができる。

ここで、図３９の表および図４０のグラフに示すように、配置例２０１〜２０３によれば、いずれも７．１ｐＦ以下（具体的には、６．８ｐＦ＜端子間容量Ｃ_ｔ＜７．１ｐＦ）の端子間容量Ｃ_ｔを実現できている。このことから、第１および第２拡散領域２１４，２１５の各配置による端子間容量Ｃ_ｔの大幅な変動がないことが確認できた。
図３９の表および図４１のグラフに示すように、配置例２０１〜２０３によれば、３０Ｗ〜３８Ｗのピークパルス電力Ｐ_ｐｋを実現できている。この結果から、第１および第２拡散領域２１４，２１５の各面積を固定することにより、不所望な端子間容量Ｃ_ｔの増加を確実に抑制しつつ、良好なピークパルス電力Ｐ_ｐｋを達成できることが確認できた。

一方、ＥＳＤ耐量は、第１および第２拡散領域２１４，２１５の各周囲長に依存していることが知られている。すなわち、第１および第２拡散領域２１４，２１５の各周囲長が長くなるにつれてＥＳＤ耐量が増加し、第１および第２拡散領域２１４，２１５の各周囲長が短くなるにつれてＥＳＤ耐量が減少する。つまり、良好なＥＳＤ耐量を望む場合、第１および第２拡散領域２１４，２１５の各周囲長を長くすればよい。

図３９の表および図４２のグラフに示すように、配置例２０１〜２０３は、いずれも第１および第２拡散領域２１４，２１５が同一の周囲長（＝８７２μｍ）を有しているが、ＥＳＤ耐量が配置例２０３、配置例２０２、配置例２０１の順に向上している。この結果から、ＥＳＤ耐量は、第１および第２拡散領域２１４，２１５の各周囲長に加えて、第１および第２拡散領域２１４，２１５の配置にも依存していることが分かる。特に、配置例２０３の場合には、１０．５ｋＶのＥＳＤ耐量であるのに対して、配置例２０２の場合には１６ｋＶ、配置例２０１の場合には、１８ｋＶのＥＳＤ耐量を実現できている。したがって、第１および第２拡散領域２１４，２１５を素子領域２０３の中央部に集約させることにより、ＥＳＤ耐量を向上できることが確認できた。

以上のように、第１配置例（配置例２０１〜２０３）によれば、複数の第１および第２拡散領域２１４，２１５が、素子領域２０３に形成されている。この複数の第１および第２拡散領域２１４，２１５によって、複数の第１および第２ツェナーダイオードＤ２０１，Ｄ２０２からなる１つの双方向ツェナーダイオード２０１が形成されている。第１および第２拡散領域２１４，２１５の各周囲長は８７２μｍであり、第１および第２拡散領域２１４，２１５の各面積は１１５８５μｍ^２である。

これにより、７．１ｐＦ以下（より具体的には、６．８ｐＦ＜端子間容量Ｃ_ｔ＜７．１ｐＦ）の端子間容量Ｃ_ｔを実現しつつ（図３９の表および図４０のグラフ参照）、３０Ｗ〜３８Ｗのピークパルス電力Ｐ_ｐｋを有する双方向ツェナーダイオード２０１を実現できる（図３９の表および図４１のグラフ参照）。
また、配置例２０１〜２０３によれば、１０ｋＶ〜２０ｋＶ（より具体的には、１０．５Ｖ〜１８．０Ｖ）のＥＳＤ耐量を実現できる。したがって、ＥＳＤ耐量の下限値を８ｋＶ以上と規定するＩＥＣ６１０００−４−２（国際規格）に準拠できる。

さらに、ＥＳＤ耐量は、第１および第２拡散領域２１４，２１５の配置に依存している。配置例２０１および配置例２０２のように、第１および第２拡散領域２１４，２１５を素子領域２０３の中央部に集約させることにより、第１および第２拡散領域２１４，２１５が素子領域２０３の中央部に集約されていない配置例２０３のＥＳＤ耐量（＝１０．５ｋＶ）よりも高いＥＳＤ耐量（＝１６ｋＶ〜１８ｋＶ）を実現できる（図３９の表および図４２のグラフ参照）。

したがって、配置例２０１および配置例２０２によれば、良好な端子間容量Ｃ_ｔおよびピークパルス電力Ｐ_ｐｋを実現しつつ、優れたＥＳＤ耐量を実現できる。よって、信頼性を向上できる双方向ツェナーダイオード２０１を提供できる。
また、半導体基板２０２がｐ型の半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型の半導体基板２０２は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型の半導体基板２０２のいずれの箇所からも切り出すことができる。よって、ｐ型の半導体基板２０２を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

＜第１配置例の製造方法＞
図４３は、図３１に示す双方向ツェナーダイオード２０１の製造工程の一例を説明するためのフローチャートである。図４４は、図４３の製造工程に適用される半導体ウエハ２３２の模式的な平面図である。図４５Ａおよび図４５Ｂは、図４３に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図４５Ａおよび図４５Ｂでは、第１および第２拡散領域２１４，２１５の図示を省略して示している。

まず、図４４に示すように、半導体基板２０２の元基板としてのｐ^＋型の半導体ウエハ２３２が用意される。半導体ウエハ２３２の表面２３４は半導体基板２０２の素子形成面２０４に対応しており、半導体ウエハ２３２の裏面２３５は半導体基板２０２の裏面２０５に対応している。
半導体ウエハ２３２の表面２３４には、複数の双方向ツェナーダイオード２０１が形成されるチップ領域２３１が、行列状に配列されて設定されている。互いに隣り合うチップ領域２３１の間には、境界領域２３０が設けられている。境界領域２３０は、略一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。

次に、半導体ウエハ２３２の表面２３４に、絶縁膜２１６が形成される（ステップＳ２０１：絶縁膜形成）。次に、絶縁膜２１６上にレジストマスクが形成される（ステップＳ２０２：レジストマスク形成）。レジストマスクを用いたエッチングによって、複数の第１および第２拡散領域２１４，２１５に対応する開口が絶縁膜２１６に形成される（ステップＳ２０３：絶縁膜開口）。

次に、レジストマスクを剥離した後に、絶縁膜２１６に形成された開口から露出する半導体ウエハ２３２の表面２３４にｎ型不純物が注入される（ステップＳ２０４：ｎ型不純物注入）。ｎ型不純物の注入は、ｎ型不純物としての燐を表面に堆積させる工程（いわゆるリンデポ）によって行われてもよいし、ｎ型不純物イオン（たとえば燐イオン）の注入によって行われてもよい。

次に、必要に応じてＣＶＤ法により絶縁膜２１６を厚膜化した後、半導体ウエハ２３２に注入された不純物イオンを活性化するための熱処理（ドライブ）が行われる（ステップＳ２０５：熱処理（ドライブ））。これにより、半導体ウエハ２３２の表面部に複数の第１および第２拡散領域２１４，２１５が形成される。
次に、コンタクト孔２１７に整合する開口を有するレジストマスクが絶縁膜２１６の上に形成される（ステップＳ２０６：コンタクト孔形成）。レジストマスクを介するエッチングによって、絶縁膜２１６にコンタクト孔２１７が形成される。その後、レジストマスクが剥離される。

次に、たとえばスパッタリングによって、第１および第２電極膜２１９，２２０を構成する電極膜が絶縁膜２１６上に形成される（ステップＳ２０７：電極膜形成）。この形態では、Ａｌからなる電極膜が形成される。そして、この電極膜上に、スリット１２５に対応する開口パターンを有するレジストマスクが形成される（ステップＳ２０８：レジストマスク形成）。このレジストマスクを介するエッチング（たとえば反応性イオンエッチング）によって、電極膜にスリット１２５が形成される（ステップＳ２０９：電極膜パターニング）。これにより、電極膜が、第１および第２電極膜２１９，２２０に分離される。

次に、レジストマスクを剥離した後、たとえばＣＶＤ法によって窒化膜等のパッシベーション膜２１１ａが形成される（ステップＳ２１０：パッシベーション膜形成）。次に、感光性ポリイミド等を塗布することにより樹脂膜２１２が形成される（ステップＳ２１１：ポリイミド塗布）。次に、パッド開口２２６，２２７に対応するパターンで樹脂膜２１２を露光する。その後、樹脂膜２１２が現像される（ステップＳ２１２：露光・現像工程）。

次に、必要に応じて、樹脂膜２１２をキュアするための熱処理が行われる（ステップＳ２１３：ポリイミドキュア）。そして、樹脂膜２１２をマスクとしたドライエッチング（たとえば反応性イオンエッチング）によってパッシベーション膜２１１ａが除去される（ステップＳ２１４：パッド開口）。これにより、パッド開口２２６，２２７が形成される。

次に、たとえば、パッド開口２２６，２２７を埋め戻すように、導電材料（たとえばＮｉ層）がめっき成膜される（ステップＳ２１５：電極形成）。これにより、第１および第２接続電極２０９ａ，２１０ａが形成される。
次に、図４５Ａに示すように、境界領域２３０（図４４も併せて参照）に切断用の溝２３７を形成するためのレジストパターン２３８が形成される（ステップＳ２１６：レジストマスク形成）。レジストパターン２３８は、境界領域２３０に整合する格子状の開口を有している。レジストパターン２３８を介してプラズマエッチングが行われる（ステップＳ２１７：溝形成）。これにより、半導体ウエハ２３２が表面２３４から所定の深さまでエッチングされて、境界領域２３０に沿った切断用の溝２３７が形成される。

切断用の溝２３７に取り囲まれたチップ領域２３１に半製品２４１が１つずつ位置していて、これらの半製品２４１は、行列状に整列配置されている。このように切断用の溝２３７を形成することによって、半導体ウエハ２３２を複数のチップ領域２３１毎に分離可能にする。切断用の溝２３７が形成された後、レジストパターンは、剥離される。
次に、ＣＶＤ法によって、窒化シリコンからなるパッシベーション膜２１１ｂを、半導体ウエハ２３２の表面に形成する。このとき、パッシベーション膜２１１ｂは、切断用の溝２３７の内周面（底面および側面）の全域に形成される。

次に、図４５Ｂに示すように、半導体ウエハ２３２が裏面２３５側から、切断用の溝２３７の底面に到達するまで研削される（ステップＳ２１８：裏面研磨／個片化）。これによって、複数のチップ領域２３１が個片化された双方向ツェナーダイオード２０１を得ることができる。このように、切断用の溝２３７を形成してから半導体ウエハ２３２を裏面２３５側から研削すれば、半導体ウエハ２３２に形成された複数のチップ領域２３１を一斉に個片化できる。よって、製造時間の短縮によって双方向ツェナーダイオード２０１の生産性の向上を図ることができる。なお、完成した半導体基板２０２の裏面２０５を研磨やエッチングすることによって鏡面化して裏面２０５を綺麗にしてもよい。

＜第２配置例＞
図４６は、図３１に示す双方向ツェナーダイオード２０１の第２配置例を示す模式的な平面図である。図４７は、図４６に示す第１拡散領域２１４、第２拡散領域２１５、および疑似ダイオード領域２１３の配置を示す平面図である。図４８は、図４６に示す切断面線XLVIII-XLVIIIから見た断面図である。なお、図４６〜図４８は、第２配置例の一配置例を代表例として示すものである。

第２配置例が、前述の第１配置例と異なる点は、疑似ダイオード領域２１３をさらに含む点である。その他の構成は、前述の第１配置例と同様である。図４６〜図４８において、図３１〜図４５に示された各部に対応する部分には同一の参照符号を付して、その説明を省略する。
第２配置例における半導体基板２０２の素子領域２０３（素子形成面２０４）には、複数の第１拡散領域２１４および複数の第２拡散領域２１５に加えて、複数の疑似ダイオード領域２１３が規則的に整列するように形成されている。疑似ダイオード領域２１３は、第１および第２拡散領域２１４，２１５と同一の深さおよび同一濃度で形成されており、半導体基板２０２との間でｐｎ接合を形成している。

疑似ダイオード領域２１３は、第１および第２拡散領域２１４，２１５が形成されている領域以外の領域に形成されている。つまり、疑似ダイオード領域２１３は、第１および第２拡散領域２１４，２１５が素子領域２０３の中央部に集約されている領域（すなわち、中央拡散領域群２２８および補助拡散領域群２２９）以外の領域に形成されている。
より具体的に、疑似ダイオード領域２１３は、図４７に示すように、第１列目および第５列目の列方向に沿って形成されている。また、第２列目および第４列目においては、疑似ダイオード領域２１３は、補助拡散領域群２２９が形成されたセル２０３Ａ以外のセル２０３Ａ（列方向に関して、中央拡散領域群２２８の両端部側）に形成されている。セル２０３Ａの内方部において、疑似ダイオード領域２１３は、第１および第２拡散領域２１４，２１５と同一の形状で形成されている。

図４８に示すように、絶縁膜２１６における疑似ダイオード領域２１３上の部分には、絶縁膜２１６が選択的に薄くされた薄膜部２１８が形成されている。この薄膜部２１８によって、当該絶縁膜２１６に凹部２１６ａが形成されている。
疑似ダイオード領域２１３を覆う第１引出し電極２２２は、絶縁膜２１６の凹部２１６ａ内に入り込み、薄膜部２１８を挟んで疑似ダイオード領域２１３と対向している。一方、疑似ダイオード領域２１３を覆う第２引出し電極２２４は、絶縁膜２１６の凹部２１６ａ内に入り込み、薄膜部２１８を挟んで疑似ダイオード領域２１３と対向している。これにより、疑似ダイオード領域２１３は、第１および第２接続電極２０９ａ，２１０ａから電気的に分離されている。

第２配置例の構成について別の見方をすれば、複数のｎ^＋型の拡散領域が素子領域２０３に行列状に配置されており、複数のコンタクト孔２１７が、素子領域２０３の中央部に集約して形成されている（中央拡散領域群２２８および補助拡散領域群２２９が形成されている位置と同じ位置に形成されている）と言える。
次に、図４９を参照して、第２配置例の電気的構造について説明する。図４９は、第２配置例の電気的構造を説明するための電気回路図である。なお、図４９は、互いに隣り合う一対の第１および第２引出し電極２２２，２２４を抜き出して、電気回路図に直した図である。

図４９に示すように、第２配置例では、第１および第２ツェナーダイオードＤ２０１，Ｄ２０２に加えて、疑似ツェナーダイオードＤ２０３が形成されている。疑似ツェナーダイオードＤ２０３は、絶縁膜２１６（薄膜部２１８）によって第１および第２接続電極２０９ａ，２１０ａから電気的に分離された疑似ダイオード領域２１３に形成されている（図４８も併せて参照）。

疑似ツェナーダイオードＤ２０３は、アノード側が、半導体基板２０２において第１および第２ツェナーダイオードＤ２０１，Ｄ２０２と共通に接続（アノードコモン）されている。その一方で、疑似ツェナーダイオードＤ２０３は、カソード側が、絶縁膜２１６（薄膜部２１８）によって電気的に開放されている。つまり、疑似ツェナーダイオードＤ２０３は、電気的に動作し得ない。

このように、第２配置例では、第１および第２ツェナーダイオードＤ２０１，Ｄ２０２と、疑似ツェナーダイオードＤ２０３とによって、一つの双方向ツェナーダイオード２０１が構成されている。
図５０は、第２配置例における第１拡散領域２１４、第２拡散領域２１５、および疑似ダイオード領域２１３の配置例を説明するための模式的な平面図である。

図５０（ａ）〜図５０（ｃ）は、順に配置例２０４、配置例２０５、配置例２０６を示す平面図である。なお、図５０（ａ）に示す配置例２０４は、図４６〜図４９において説明した第２配置例の代表例である。
図５０（ｂ），（ｃ）に示す配置例２０５，２０６は、各々前述の図３８（ｂ），（ｃ）に示す第１配置例の配置例２０２，２０３に対応しており、疑似ダイオード領域２１３が形成されている点が異なっている。その他の構成は、前述の配置例２０２，２０３と同様である。

＜第２配置例の評価＞
図５１は、図５０に示す各配置例２０４〜２０６の仕様および電気的特性を示す表である。図５２は、図５１の表に示す端子間容量Ｃ_ｔを反映させたグラフである。図５３は、図５１の表に示すピークパルス電力Ｐ_ｐｋを反映させたグラフである。図５４は、図５１の表に示すＥＳＤ耐量を反映させたグラフである。

図５１の表に示すように、第２配置例における第１および第２拡散領域２１４，２１５は、いずれも第１配置例における第１および第２拡散領域２１４，２１５と同一の周囲長および面積（図３９参照）で形成されている。
また、図５１の表および図５２のグラフに示すように、配置例２０４〜２０６の端子間容量Ｃ_ｔは、前述の第１配置例と同様に、７．１ｐＦ以下（より具体的には、６．８ｐＦ＜端子間容量Ｃ_ｔ＜７．１ｐＦ）の端子間容量Ｃ_ｔを実現できている。また、図５１の表および図５３のグラフに示すように、配置例２０４〜２０６によれば、７．１ｐＦ以下の端子間容量Ｃ_ｔを確保しつつ、３０Ｗ〜３８Ｗ（より具体的には、３２Ｗ〜３４Ｗ）のピークパルス電力Ｐ_ｐｋを実現できている。

また、図５１の表および図５４のグラフに示すように、ＥＳＤ耐量の値は、５ｋＶ〜２０ｋＶ（より具体的には、７．０Ｖ〜１８．５Ｖ）であり、配置例２０６、配置例２０５、配置例２０４の順にＥＳＤ耐量が向上している。
このように、素子領域２０３に疑似ダイオード領域２１３を形成している場合であっても、前述の第１配置例と同様の効果を達成できることが確認できた。

＜第２配置例の製造方法＞
第２配置例のような双方向ツェナーダイオード２０１を製造するには、図４３に示すステップＳ２０４のｎ型不純物注入の工程の際に、素子領域２０３の全てのセル２０３Ａにｎ^＋型拡散領域を形成する。そして、ステップＳ２０６のコンタクト孔形成の工程の後、ステップＳ２０７の電極膜形成の工程に先立って、疑似ダイオード領域２１３を覆う薄膜部２１８を形成する工程を追加すれば良い。
より具体的に、ステップＳ２０６において、絶縁膜２１６に、全てのｎ^＋型拡散領域の表面を露出させるコンタクト孔２１７が形成される。次に、レジストマスクが剥離された後、半導体ウエハ２３２の表面２３４に熱酸化処理が施される。これにより、コンタクト孔２１７から露出する各ｎ^＋型拡散領域の表面に絶縁膜２１６と一体的に連なる薄膜部２１８が形成される。

次に、複数のｎ^＋型拡散領域のうち、第１および第２拡散領域２１４，２１５とすべきｎ^＋型拡散領域を選択的に露出させるレジストマスクを絶縁膜２１６上に形成する。換言すれば、疑似ダイオード領域２１３とすべきｎ^＋型拡散領域を選択的に覆うレジストマスクを絶縁膜２１６上に形成する。
次に、レジストマスクを介するエッチングにより、ｎ^＋型拡散領域（第１および第２拡散領域２１４，２１５）を覆う薄膜部２１８が選択的に除去される。これにより、絶縁膜２１６に凹部２１６ａおよびコンタクト孔２１７が形成される。また、これと同時に、後の工程で、第１および第２電極２０９，２１０に電気的に接続される第１および第２拡散領域２１４，２１５と、第１および第２電極２０９，２１０から電気的に分離される疑似ダイオード領域２１３とが形成される。その後、ステップＳ２０７〜ステップＳ２１８が順に実行されて、疑似ダイオード領域２１３を含む双方向ツェナーダイオード２０１が形成される。

このように、第２配置例では、素子領域２０３の全域に複数のｎ^＋型拡散領域が行列状に配列される。そして、コンタクト孔２１７を素子領域２０３の中央部に集約させることにより、前述の第１配置例と同様に、第１および第２拡散領域２１４，２１５が素子領域２０３の中央部に集約された構成と同様の構成にできる。
なお、第２配置例の製造工程では、ステップＳ２０６のコンタクト孔形成工程において、全てのｎ^＋型拡散領域を露出させるコンタクト孔２１７を形成する方法について述べたが、ステップＳ２０６のコンタクト孔形成工程において、第１および第２拡散領域２１４，２１５のみを選択的に露出させるコンタクト孔２１７を形成するようにしてもよい。この製造工程であれば、前述の熱酸化処理工程および薄膜部形成工程を省略できる。

＜本発明の第３参考形態＞
図５５は、本発明の第３参考形態に係る双方向ツェナーダイオード３０１の模式的な斜視図である。
図５５に示すように、双方向ツェナーダイオード３０１は、微小なチップ部品であり、本体部を構成する半導体基板３０２を含む。
半導体基板３０２は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域３０３が設定されている。以下では、素子領域３０３が設定された面を、素子形成面３０４といい、その反対側の面を裏面３０５という。

半導体基板３０２の平面形状は、長手方向に沿う長辺３０６の長さＬ３０１が、０．３ｍｍ〜０．６ｍｍであり、短手方向に沿う短辺３０７の長さＤ３０１が、０．１５ｍｍ〜０．３ｍｍである。また、半導体基板３０２の厚さＴ３０１は、たとえば０．１ｍｍである。つまり、半導体基板３０２としては、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等が適用される。半導体基板３０２の各コーナー部３０８は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるチッピングを抑制できる構造となる。

半導体基板３０２の素子形成面３０４における一端部側および他端部側には、第１電極３０９の第１接続電極３０９ａと第２電極３１０の第２接続電極３１０ａとが形成されている。第１接続電極３０９ａおよび第２接続電極３１０ａは、素子形成面３０４の一端部側および他端部側から素子領域３０３を挟み込むように、互いに間隔を空けて形成されている。第１接続電極３０９ａおよび第２接続電極３１０ａは、半導体基板３０２の短辺３０７に沿って、平面視略長方形状に形成されている。

なお、半導体基板３０２では、素子形成面３０４および側面のそれぞれの全域がパッシベーション膜３１１ａ，３１１ｂで覆われている。また、素子形成面３０４上のパッシベーション膜３１１ａの全域を覆うように樹脂膜３１２が形成されている。そのため、厳密には、図５５では、素子形成面３０４および側面のそれぞれの全域は、パッシベーション膜３１１ａ，３１１ｂおよび樹脂膜３１２の内側（裏側）に位置していて、外部に露出されていない。パッシベーション膜３１１ａ，３１１ｂおよび樹脂膜３１２については、以降で詳説する。

図５６は、図５５に示す双方向ツェナーダイオード３０１の模式的な平面図である。図５７は、図５６に示す第１拡散領域３１４および第２拡散領域３１５の配置を示す平面図である。図５８は、図５６に示す切断面線LVIII-LVIIIから見た断面図である。図５９は、図５６に示す切断面線LIX-LVIXから見た断面図である。
半導体基板３０２は、ｐ^＋型の半導体基板３０２（シリコン基板）である。素子領域３０３における半導体基板３０２の表面部（素子形成面３０４）には、ｎ^＋型の複数の第１拡散領域３１４と、ｎ^＋型の複数の第２拡散領域３１５とが形成されている。第１および第２拡散領域３１４，３１５は、同一の深さおよび同一の不純物濃度で形成されており、半導体基板３０２との間でｐｎ接合を形成している。図５７に示すように、複数の第１および第２拡散領域３１４，３１５は、素子領域３０３において規則的に整列するように形成されている。

より具体的に、図５７に示すように、素子領域３０３には、行方向および列方向に沿って行列状に区画された複数のセル３０３Ａ（この形態では１２行×５列＝６０マスからなるセル３０３Ａ）が設定されている。
各セル３０３Ａは、平面視略長方形状に区画されており、その内方部に第１拡散領域３１４または第２拡散領域３１５が一つずつ形成されている。第１および第２拡散領域３１４，３１５は、各セル３０３Ａにおいて、行方向に沿って延びるように平面視略矩形状に形成されている。より具体的に、各第１および第２拡散領域３１４，３１５は、同一の面積を有しており、４隅が切除された略矩形状に形成されている。なお、セル３０３Ａとは、第１および第２拡散領域３１４，３１５を規則的に配置するために定められた仮想的な領域であり、むろん、１２行×５列以上からなる複数のセル３０３Ａを素子領域３０３に設定してもよい。

図５７に示すように、第１および第２拡散領域３１４，３１５は、素子領域３０３の中央部において、第１接続電極３０９ａおよび第２接続電極３１０ａの対向方向の中央部を横切る横断方向に沿って形成されている。
より具体的には、第２接続電極３１０ａ側から第１接続電極３０９ａ側に向けて順に第１列目、第２列目、・・・第５列目と定義すると、素子領域３０３の第３列目の列方向に沿って、複数の第１拡散領域３１４および複数の第２拡散領域３１５が形成されている。第１拡散領域３１４が奇数行に配置されており、第２拡散領域３１５が偶数行に配置されている。つまり、第１および第２拡散領域３１４，３１５は、列方向に沿って、交互に配列されている。

図５６および図５７を参照すれば、第１および第２拡散領域３１４，３１５は、平面視において、互いに対称に構成されている。より具体的には、第１および第２拡散領域３１４，３１５は、平面視において、素子形成面３０４の中央部（たとえば、重心）に対して点対称に構成されている。すなわち、素子形成面３０４に直交する所定の鉛直軸線周りに半導体基板３０２を１８０度回転させた場合、第１および第２拡散領域３１４，３１５の位置は、回転前における第１および第２拡散領域３１４，３１５の位置と一致している。また、第１および第２拡散領域３１４，３１５は、第３行目を通る直線に対して、互いに線対称に形成されている。

これらのような対称構造によれば、第１電極３０９および第２電極３１０間における電気的特性を対称にすることができる。つまり、第１接続電極３０９ａを正極とし第２接続電極３１０ａを負極として電圧を印加した場合の電圧対電流特性、および第２接続電極３１０ａを正極とし第１接続電極３０９ａを負極として電圧を印加した場合の電圧対電流特性を実質的に等しくできる。

図５８および図５９に示すように、半導体基板３０２の素子形成面３０４には、絶縁膜３１６（図５５〜図５７では図示せず）が形成されている。絶縁膜３１６は、たとえば、シリコン酸化膜である。絶縁膜３１６には、第１および第２拡散領域３１４，３１５を選択的に露出させるコンタクト孔３１７が形成されている（図５６および図５７も併せて参照）。

コンタクト孔３１７は、各第１および第２拡散領域３１４，３１５の幅よりも狭い幅で形成されている。より具体的に、コンタクト孔３１７は、各第１および第２拡散領域３１４，３１５の内方領域側に、各第１および第２拡散領域３１４，３１５の周縁部から一定の間隔を空けた位置に形成されている。絶縁膜３１６上には、第１電極３０９と第２電極３１０とが形成されている。

第１電極３０９は、第１接続電極３０９ａと、第１接続電極３０９ａに電気的に接続された第１電極膜３１９とを含む。第１電極膜３１９は、さらに、第１パッド３２１と、第１パッド３２１と一体的に形成された第１引出し電極３２２とを有している。
第１パッド３２１は、素子形成面３０４の一端部側に平面視略矩形状に形成されている。第１パッド３２１に第１接続電極３０９ａが接続されている。これにより、第１引出し電極３２２は、第１パッド３２１を介して第１接続電極３０９ａに電気的に接続されている。

第１引出し電極３２２は、第１パッド３２１から行方向に沿って直線状に形成されている。より具体的には、第１引出し電極３２２は、第１パッド３２１から素子領域３０３における奇数行に向けて直線状に形成されている。つまり、第１引出し電極３２２は、櫛歯形状に形成されている。第１引出し電極３２２は、第１拡散領域３１４の幅よりも広く形成されていて、第１拡散領域３１４を覆うように形成されている。第１引出し電極３２２は、第１拡散領域３１４から第１パッド３２１まで間の至るところで一様な幅を有している。

第１引出し電極３２２の先端部は、角部が切除された略矩形状に形成されていて、素子領域３０３の第１列目を横切って、第２電極３１０に近接する位置に配置されている。すなわち、平面視において、第１拡散領域３１４が、第１引出し電極３２２の長手方向の中央部の領域に形成されている。第１拡散領域３１４を覆う第１引出し電極３２２は、コンタクト孔３１７内に入り込み、当該第１拡散領域３１４との間でオーミック接触を形成している。

第２電極３１０は、第２接続電極３１０ａと、第２接続電極３１０ａに電気的に接続された第２電極膜３２０とを含む。第２電極膜３２０は、さらに、第２パッド３２３と、第２パッド３２３と一体的に形成された第２引出し電極３２４とを有している。
第２パッド３２３は、素子形成面３０４の他端部（第１パッド３２１と反対側の端部）に平面視略矩形状に形成されている。第２パッド３２３に第２接続電極３１０ａが接続されている。これにより、第２引出し電極３２４は、第２パッド３２３を介して第２接続電極３１０ａに電気的に接続されている。

第２引出し電極３２４は、第２パッド３２３から行方向に沿って直線状に形成されている。より具体的には、第２引出し電極３２４は、第２パッド３２３から素子領域３０３における偶数行に向けて直線状に形成されている。つまり、第２引出し電極３２４は、第１引出し電極３２２の長手方向に沿って、櫛歯形状に形成されている。これにより、第１および第２電極膜３１９，３２０は、第１および第２引出し電極３２２，３２４が、互いに噛み合う櫛歯形状に形成されている。

また、第２引出し電極３２４は、第２拡散領域３１５の幅よりも広く形成されていて、第２拡散領域３１５を覆うように形成されている。第２引出し電極３２４は、第２拡散領域３１５から第２パッド３２３まで間の至るところで一様な幅を有している。
第２引出し電極３２４の先端部は、角部が切除された略矩形状に形成されていて、素子領域３０３の第５列目を横切って、第１電極３０９に近接する位置に配置されている。すなわち、平面視において、第２拡散領域３１５が、第２引出し電極３２４の長手方向の中央部の領域に形成されている。第２拡散領域３１５を覆う第２引出し電極３２４は、コンタクト孔３１７内に入り込み、当該第２拡散領域３１５との間でオーミック接触を形成している。

第１および第２電極膜３１９，３２０は同一の導電材料からなっており、たとえば、Ａｌ，ＡｌＣｕ，ＡｌＳｉＣｕ等の導電材料を例示できる。第１および第２電極３０９，３１０は、絶縁膜３１６上において、第１および第２電極膜３１９，３２０の各周縁部を縁取るスリット３２５によって、電気的に分離されている。
絶縁膜３１６上には、第１および第２電極膜３１９，３２０を覆うようにパッシベーション膜３１１ａおよび樹脂膜３１２がこの順に形成されている。また、半導体基板３０２の側面には、パッシベーション膜３１１ｂが形成されている。パッシベーション膜３１１ａ，３１１ｂは、たとえば窒化シリコンからなり、樹脂膜３１２は、たとえばポリイミドからなる。パッシベーション膜３１１ａ，３１１ｂおよび樹脂膜３１２は、保護膜を構成しており、第１および第２引出し電極３２２，３２４および素子形成面３０４への水分の浸入を抑制または防止すると共に、外部からの衝撃等を吸収し、双方向ツェナーダイオード耐久性の向上に寄与している。

パッシベーション膜３１１ａおよび樹脂膜３１２には、第１および第２パッド３２１，３２３を選択的に露出させるパッド開口３２６，３２７が形成されている。パッド開口３２６，３２７を埋め戻すように第１および第２接続電極３０９ａ，３１０ａが形成されている。第１および第２接続電極３０９ａ，３１０ａは、一層の導電材料（たとえばＮｉ層）からなる。第１および第２接続電極３０９ａ，３１０ａは、樹脂膜３１２の表面から突出するように形成されている。

次に、図６０を参照して、第１および第２拡散領域３１４，３１５の各配置および各サイズについて具体的に説明する。図６０は、図５６に示す第１および第２拡散領域３１４，３１５を含む領域を拡大した平面図である。
図６０に示すように、第１および第２拡散領域３１４，３１５の列方向の幅Ｗ３０１は、５μｍ〜１５μｍ（この形態では、９μｍ）であり、行方向の幅Ｗ３０２は、２０μｍ〜４０μｍ（この形態では、２８．８μｍ）である。また、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３は、５μｍ〜２５μｍであってもよい。

また、コンタクト孔３１７の列方向の幅Ｗ３０４は、１μｍ〜１０μｍ（この形態では、４μｍ）であり、行方向の幅Ｗ３０５は、１０μｍ〜３０μｍ（この形態では、２３．８μｍ）である。当該平面視において、第１拡散領域３１４の周縁部からコンタクト孔３１７の周縁部までの幅Ｗ３０６は、２．５μｍ程度であってもよい。
また、第１および第２引出し電極３２２，３２４の列方向の各幅Ｗ３０７は、１０μｍ〜２０μｍ（この形態では、１４μｍ）である。当該平面視において、第１および第２拡散領域３１４，３１５の周縁部から第１および第２引出し電極３２２，３２４のスリット３２５までの幅Ｗ３０８は、２．５μｍ程度であってもよい。また、スリット３２５間の幅Ｗ３０９は、３μｍ〜１０μｍであってもよい。

次に、図６１を参照して、双方向ツェナーダイオード３０１の電気的構造について説明する。
図６１は、図５５に示す双方向ツェナーダイオード３０１の電気的構造を説明するための電気回路図である。
図６１に示すように、複数の第１ツェナーダイオードＤ３０１および複数の第１ツェナーダイオードＤ３０２によって、１つの双方向ツェナーダイオード３０１が構成されている。第１ツェナーダイオードＤ３０１は、半導体基板３０２とｐｎ接合された各第１拡散領域３１４に形成されている（図５８および図５９参照）。各第１ツェナーダイオードＤ３０１のカソードは、第１接続電極３０９ａに対して共通に接続されている（カソードコモン）。また、第１ツェナーダイオードＤ３０２は、半導体基板３０２とｐｎ接合された各第２拡散領域３１５に形成されている（図５８および図５９参照）。各第１ツェナーダイオードＤ３０２のカソードは、第２接続電極３１０ａに対して共通に接続されている（カソードコモン）。

一方、第１および第２ツェナーダイオードＤ３０１，Ｄ３０２の各アノードは、半導体基板３０２を介して共通に接続されている（アノードコモン）。つまり、第１ツェナーダイオードＤ３０１と第１ツェナーダイオードＤ３０２とは、半導体基板３０２を介して逆直列接続されている。このようにして、１つの双方向ツェナーダイオード３０１が構成されている。

この形態では、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３（図６０参照）を増減させることにより、ピークパルス電力Ｐ_ｐｋ（Peak Pulse Power）を調整するものである。以下、図６２〜図６５を参照して、より具体的に説明する。
図６２は、図５５に示す双方向ツェナーダイオード３０１の仕様を示す表である。図６３は、図６２の表に示すＥＳＤ耐量を反映させたグラフである。図６４は、図６２の表に示す逆降伏電圧Ｖ_ｂｒを反映させたグラフである。図６５は、図６２の表に示すピークパルス電力Ｐ_ｐｋを反映させたグラフである。

図６２の表に示すように、この形態では、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３が異なる６つの配置例３０１〜３０６を用意した。配置例３０１〜３０６の順に第１および第２拡散領域３１４，３１５間の幅Ｗ３０３が狭くなっている。
図６２の表に示すように、第１および第２拡散領域３１４，３１５の各面積および各周囲長がいずれも同一になるように形成されている。第１および第２拡散領域３１４，３１５の各周囲長は、４７６μｍであり、第１および第２拡散領域３１４，３１５の各面積は、６３１９μｍ^２である。

第１拡散領域３１４の周囲長とは、半導体基板３０２の素子形成面３０４における半導体基板３０２と第１拡散領域３１４との境界線の総延長を意味する。同様に、第２拡散領域３１５の周囲長とは、半導体基板３０２の素子形成面３０４における半導体基板３０２と第２拡散領域３１５との境界線の総延長を意味する。
また、第１拡散領域３１４の面積とは、半導体基板３０２の素子形成面３０４を法線方向から見た平面視において、半導体基板３０２と第１拡散領域３１４との境界線によって取り囲まれた領域の総面積を意味する。同様に、第２拡散領域３１５の面積とは、半導体基板３０２の素子形成面３０４を法線方向から見た平面視において、半導体基板３０２と第２拡散領域３１５との境界線によって取り囲まれた領域の総面積を意味する。

双方向ツェナーダイオード３０１におけるＥＳＤ耐量は、第１および第２拡散領域３１４，３１５間の各周囲長に依存していることが知られている。第１および第２拡散領域３１４，３１５間の各周囲長を同一の値にすることにより、第１および第２拡散領域３１４，３１５のＥＳＤ耐量を実質的に同一にすることができる。
図６２の表および図６３のグラフに示すように、配置例３０１〜３０６は、いずれも１１．０ｋＶ〜１２．０ｋＶのＥＳＤ耐量を実現できており、第１および第２拡散領域３１４，３１５の間の幅Ｗ３０３の変動による大幅な変化は見受けられない。よって、ＥＳＤ耐量は、第１および第２拡散領域３１４，３１５の間の幅Ｗ３０３に依存していないことが分かる。

一方、双方向ツェナーダイオード３０１の端子間容量Ｃ_ｔ（第１電極３０９および第２電極３１０間の総容量）は、第１および第２拡散領域３１４，３１５の各面積に依存している。すなわち、第１および第２拡散領域３１４，３１５の各面積の増加に伴い端子間容量Ｃ_ｔも増加し、第１および第２拡散領域３１４，３１５の各面積の減少に伴い端子間容量Ｃ_ｔも減少する。

図６２の表および図６４のグラフに示すように、第１および第２拡散領域３１４，３１５の各面積を、同一の値にすることにより、第１および第２拡散領域３１４，３１５の各容量成分（寄生容量）を実質的に同一にすることができる。この場合、配置例３０１〜３０６は、いずれも５ｐＦ以下（より具体的には、４ｐＦ＜端子間容量Ｃ_ｔ＜５ｐＦ）の端子間容量Ｃ_ｔを実現できている。

図６２の表、図６４のグラフおよび図６５のグラフに示すように、逆降伏電圧Ｖ_ｂｒおよびピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３に依存していることが分かる。より具体的には、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３の増加に伴いピークパルス電力Ｐ_ｐｋが増加し、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３の減少に伴いピークパルス電力Ｐ_ｐｋが減少している。

この場合、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３が５μｍ〜１５μｍであれば、１０Ｗ〜２５Ｗのピークパルス電力Ｐ_ｐｋを実現できる。より具体的に、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３が７μｍ〜１２．５μｍであれば、１６Ｗ〜２１．５Ｗのピークパルス電力Ｐ_ｐｋを実現できる。このサイズによれば、双方向ツェナーダイオードの微細化を達成しつつ、良好なピークパルス電力Ｐ_ｐｋを得ることができる。

一般的に、双方向ツェナーダイオード３０１のピークパルス電力Ｐ_ｐｋは、端子間容量Ｃ_ｔと背反の関係にあることが知られている。つまり、第１および第２拡散領域３１４，３１５の各面積を大きくすることによって、ピークパルス電力Ｐ_ｐｋを向上させることが可能であるが、端子間容量Ｃ_ｔも同時に大きくなるという問題がある。
配置例３０１〜３０６によれば、第１および第２拡散領域３１４，３１５の各面積は、いずれも同一の値に固定されている。そのため、ピークパルス電力Ｐ_ｐｋと端子間容量Ｃ_ｔとの間に背反の関係が生じることを効果的に抑制できる。このことから、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３の調整のみによって、良好なピークパルス電力Ｐ_ｐｋを達成できることが分かる。

なお、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３の伸張に伴い、ピークパルス電力Ｐ_ｐｋの上昇に飽和傾向が確認できる。これは、素子領域３０３の面積の制限を受けているためであると考えられる。つまり、限られた領域（素子領域３０３の面積）内において、一定の面積および周囲長を保ちつつ、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３を際限なく広げることはできない。その結果、ピークパルス電力Ｐ_ｐｋが飽和していると考えられる。

以上のように、この形態によれば、複数の第１および第２ツェナーダイオードＤ３０１，Ｄ３０２によって１つの双方向ツェナーダイオード３０１が形成されている。双方向ツェナーダイオード３０１におけるピークパルス電力Ｐ_ｐｋは、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３に依存している（図６２の表および図６５のグラフ参照）。
この構成のように、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３を、５μｍ〜１５μｍとすることにより、１０Ｗ〜２５Ｗのピークパルス電力Ｐ_ｐｋを達成できる。より具体的に、第１および第２拡散領域３１４，３１５間の幅Ｗ３０３が７μｍ〜１２．５μｍであれば、１６Ｗ〜２１．５Ｗのピークパルス電力Ｐ_ｐｋを達成できる。

また、第１および第２拡散領域３１４，３１５は、同一の周囲長で形成されている。これにより、第１および第２拡散領域３１４，３１５のＥＳＤ耐量を実質的に同一にすることができる。また、第１および第２拡散領域３１４，３１５の各周囲長を４７６μｍに設定することにより、１１．５ｋＶ〜１２．０ｋＶのＥＳＤ耐量を実現できる。したがって、ＥＳＤ耐量の下限値を８ｋＶ以上と規定するＩＥＣ６１０００−４−２（国際規格）に準拠できる双方向ツェナーダイオード３０１を提供できる。

さらに、第１および第２拡散領域３１４，３１５は、同一の面積で形成されている。これにより、第１および第２拡散領域３１４，３１５の各容量成分（寄生容量）を実質的に同一にすることができる。また、第１および第２拡散領域３１４，３１５の各周囲長を６３１９μｍ^２に設定することにより、５ｐＦ以下（より具体的には、４ｐＦ＜端子間容量Ｃ_ｔ＜５ｐＦ）の端子間容量Ｃ_ｔを実現できる。これにより、不所望な端子間容量Ｃ_ｔの増加を効果的に抑制でき、かつ低い端子間容量Ｃ_ｔを維持した状態で、良好なＥＳＤ耐量およびピークパルス電力Ｐ_ｐｋを実現できる。

以上のように、第１および第２拡散領域３１４，３１５の形状、配置位置（第１および第２拡散領域３１４，３１５間の幅Ｗ３０３、第１および第２拡散領域３１４，３１５の各周囲長、第１および第２拡散領域３１４，３１５の各面積）等を最適化することにより、微細化を実現でき、優れたＥＳＤ耐量、端子間容量Ｃ_ｔ、およびピークパルス電力Ｐ_ｐｋを有し、信頼性の向上に寄与する双方向ツェナーダイオード３０１を提供できる。

また、半導体基板３０２がｐ型の半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型の半導体基板３０２は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型の半導体基板３０２のいずれの箇所からも切り出すことができる。よって、ｐ型の半導体基板３０２を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

＜双方向ツェナーダイオード３０１の製造工程＞
図６６は、図５５に示す双方向ツェナーダイオード３０１の製造工程の一例を説明するためのフローチャートである。図６７は、図６６の製造工程に適用される半導体ウエハ３３２の模式的な平面図である。図６８Ａおよび図６８Ｂは、図６６に示す裏面研磨および個片化工程を説明するための模式的な断面図である。なお、図６８Ａおよび図６８Ｂでは、第１および第２拡散領域３１４，３１５の図示を省略して示している。

まず、図６７に示すように、半導体基板３０２の元基板としてのｐ^＋型の半導体ウエハ３３２が用意される。半導体ウエハ３３２の表面３３４は半導体基板３０２の素子形成面３０４に対応しており、半導体ウエハ３３２の裏面３３５は半導体基板３０２の裏面３０５に対応している。
半導体ウエハ３３２の表面３３４には、複数の双方向ツェナーダイオード３０１が形成されるチップ領域３３１が、行列状に配列されて設定されている。互いに隣り合うチップ領域３３１の間には、境界領域３３０が設けられている。境界領域３３０は、略一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。

次に、半導体ウエハ３３２の表面３３４に、絶縁膜３１６が形成される（ステップＳ３０１：絶縁膜形成）。次に、絶縁膜３１６上にレジストマスクが形成される（ステップＳ３０２：レジストマスク形成）。レジストマスクを用いたエッチングによって、複数の第１および第２拡散領域３１４，３１５に対応する開口が絶縁膜３１６に形成される（ステップＳ３０３：絶縁膜開口）。

次に、レジストマスクを剥離した後に、絶縁膜３１６に形成された開口から露出する半導体ウエハ３３２の表面３３４にｎ型不純物が注入される（ステップＳ３０４：ｎ型不純物注入）。ｎ型不純物の注入は、ｎ型不純物としての燐を表面に堆積させる工程（いわゆるリンデポ）によって行われてもよいし、ｎ型不純物イオン（たとえば燐イオン）の注入によって行われてもよい。

次に、必要に応じてＣＶＤ法により絶縁膜３１６を厚膜化した後、半導体ウエハ３３２に注入された不純物イオンを活性化するための熱処理（ドライブ）が行われる（ステップＳ３０５：熱処理（ドライブ））。これにより、半導体ウエハ３３２の表面部に複数の第１および第２拡散領域３１４，３１５が形成される。
次に、コンタクト孔３１７に整合する開口を有するレジストマスクが絶縁膜３１６の上に形成される（ステップＳ３０６：コンタクト孔形成）。レジストマスクを介するエッチングによって、絶縁膜３１６にコンタクト孔３１７が形成される。その後、レジストマスクが剥離される。

次に、たとえばスパッタリングによって、第１および第２電極膜３１９，３２０を構成する電極膜が絶縁膜３１６上に形成される（ステップＳ３０７：電極膜形成）。この形態では、Ａｌからなる電極膜が形成される。そして、電極膜上に、スリット３２５に対応する開口パターンを有するレジストマスクが形成される（ステップＳ３０８：レジストマスク形成）。レジストマスクを介するエッチング（たとえば反応性イオンエッチング）によって、電極膜にスリット３２５が形成される（ステップＳ３０９：電極膜パターニング工程）。これにより、電極膜が、第１および第２電極膜３１９，３２０に分離される。

次に、レジストマスクを剥離した後、たとえばＣＶＤ法によって窒化膜等のパッシベーション膜３１１ａが形成される（ステップＳ３１０：パッシベーション膜形成）。次に、感光性ポリイミド等を塗布することにより樹脂膜３１２が形成される（ステップＳ３１１：ポリイミド塗布）。次に、パッド開口３２６，３２７に対応するパターンで樹脂膜３１２を露光する。その後、樹脂膜３１２が現像される（ステップＳ３１２：露光・現像）。

次に、必要に応じて、樹脂膜３１２をキュアするための熱処理が行われる（ステップＳ３１３：ポリイミドキュア）。そして、樹脂膜３１２をマスクとしたドライエッチング（たとえば反応性イオンエッチング）によってパッシベーション膜３１１ａが除去される（ステップＳ３１４：パッド形成）。これにより、パッド開口３２６，３２７が形成される。

次に、たとえば、パッド開口３２６，３２７を埋め戻すように、導電材料（たとえばＮｉ層）がめっき成膜される（ステップＳ３１５：電極形成）。これにより、第１および第２接続電極３０９ａ，３１０ａが形成される。
次に、図６８Ａに示すように、境界領域３３０（図６７も併せて参照）に切断用の溝３３７を形成するためのレジストパターン３３８が形成される（ステップＳ３１６：レジストマスク形成）。レジストパターン３３８は、境界領域３３０に整合する格子状の開口を有している。レジストパターン３３８を介してプラズマエッチングが行われる（ステップＳ３１７：溝形成）。これにより、半導体ウエハ３３２が表面３３４から所定の深さまでエッチングされて、境界領域３３０に沿った切断用の溝３３７が形成される。

切断用の溝３３７に取り囲まれたチップ領域３３１に半製品３４１が１つずつ位置していて、これらの半製品３４１は、行列状に整列配置されている。このように切断用の溝３３７を形成することによって、半導体ウエハ３３２を複数のチップ領域３３１毎に分離可能にする。切断用の溝３３７が形成された後、レジストパターンは、剥離される。
次に、ＣＶＤ法によって、窒化シリコンからなるパッシベーション膜３１１ｂを、半導体ウエハ３３２の表面３３４の全域に亘って形成する。このとき、パッシベーション膜３１１ｂは、切断用の溝３３７の内周面（底面および側面）の全域にも形成される。

次に、図６８Ｂに示すように、半導体ウエハ３３２が裏面３３５側から、切断用の溝３３７の底面に到達するまで研削される（ステップＳ３１８：裏面研磨／個片化）。これによって、複数のチップ領域３３１が個片化された双方向ツェナーダイオード３０１を得ることができる。このように、切断用の溝３３７を形成してから半導体ウエハ３３２を裏面３３５側から研削すれば、半導体ウエハ３３２に形成された複数のチップ領域３３１を一斉に個片化できる。よって、製造時間の短縮によって双方向ツェナーダイオード３０１の生産性の向上を図ることができる。なお、完成した半導体基板３０２の裏面３０５を研磨やエッチングすることによって鏡面化して裏面３０５を綺麗にしてもよい。

＜本発明の第４参考形態＞
図６９は、本発明の第４参考形態に係る双方向ツェナーダイオード４０１の模式的な斜視図である。

図６９に示すように、双方向ツェナーダイオード４０１は、微小なチップ部品であり、本体部を構成する半導体基板４０２を含む。
半導体基板４０２は、一端部および他端部を有する略長方体形状に形成されており、その表面の内方部に複数のダイオードが形成される矩形状の素子領域４０３が設定されている。以下では、素子領域４０３が設定された面を素子形成面４０４といい、その反対側の面を裏面４０５という。

半導体基板４０２の平面形状は、長手方向に沿う長辺４０６の長さＬ４０１が、０．３ｍｍ〜０．６ｍｍであり、短手方向に沿う短辺４０７の長さＤ４０１が、０．１５ｍｍ〜０．３ｍｍである。また、半導体基板４０２の厚さＴ４０１は、たとえば０．１ｍｍである。つまり、半導体基板４０２としては、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等が適用される。この形態では、０６０３チップを適用している。

半導体基板４０２の各コーナー部４０８は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるチッピングを抑制できる構造となる。半導体基板４０２の素子形成面４０４における一端部側および他端部側には、第１電極４０９の第１接続電極４０９ａと第２電極４１０の第２接続電極４１０ａとが形成されている。

第１接続電極４０９ａおよび第２接続電極４１０ａは、素子形成面４０４の一端部側および他端部側から素子領域４０３を挟み込むように、互いに間隔を空けて形成されている。第１接続電極４０９ａおよび第２接続電極４１０ａは、半導体基板４０２の短辺４０７に沿って、平面視略長方形状に形成されている。
なお、半導体基板４０２では、素子形成面４０４および側面のそれぞれの全域がパッシベーション膜４１１ａ，４１１ｂで覆われている。また、素子形成面４０４上のパッシベーション膜４１１ａの全域を覆うように樹脂膜４１２が形成されている。そのため、厳密には、図６９では、素子形成面４０４および側面のそれぞれの全域は、パッシベーション膜４１１ａ，４１１ｂおよび樹脂膜４１２の内側（裏側）に位置していて、外部に露出されていない。パッシベーション膜４１１ａ，４１１ｂおよび樹脂膜４１２については、以降で詳説する。

図７０は、図６９に示す双方向ツェナーダイオード４０１の模式的な平面図である。図７１は、図７０に示す第１拡散領域４１４および第２拡散領域４１５の配置を示す平面図である。図７２は、図７０に示す切断面線LXXII-LXXIIから見た断面図である。図７３は、図７０に示す切断面線LXXIII-LXXIIIから見た断面図である。
半導体基板４０２は、ｐ^＋型の半導体基板４０２（シリコン基板）である。素子領域４０３における半導体基板４０２の表面部（素子形成面４０４）には、ｎ^＋型の複数の第１拡散領域４１４と、ｎ^＋型の複数の第２拡散領域４１５とが形成されている。第１および第２拡散領域４１４，４１５は、同一の深さおよび同一の不純物濃度で形成されており、半導体基板４０２との間でｐｎ接合を形成している。第１および第２拡散領域４１４，４１５は、その最深部の深さが、素子形成面４０４に対して２μｍ〜３μｍである。複数の第１および第２拡散領域４１４，４１５は、図７１に示すように、素子領域４０３において規則的に整列するように形成されている。

より具体的に、図７１に示すように、素子領域４０３には、行方向および列方向に沿って行列状に区画された複数のセル４０３Ａ（この形態では１２行×５列＝６０マスからなるセル４０３Ａ）が設定されている。
各セル４０３Ａは、平面視略長方形状に区画されており、その内方部に第１拡散領域４１４または第２拡散領域４１５が一つずつ形成されている。第１および第２拡散領域４１４，４１５は、各セル４０３Ａにおいて、行方向に沿って延びるように平面視略矩形状に形成されている。より具体的に、各第１および第２拡散領域４１４，４１５は、同一の面積を有しており、４隅が切除された長方形状に形成されている。なお、セル４０３Ａとは、第１および第２拡散領域４１４，４１５を規則的に配置するために定められた仮想的な領域であり、むろん、１２行×５列以上からなる複数のセル４０３Ａを素子領域４０３に設定してもよい。

第２接続電極４１０ａ側から第１接続電極４０９ａ側に向けて順に第１列目、第２列目、・・・第５列目と定義すると、素子領域４０３の第３列目の列方向に沿って、複数の第１拡散領域４１４および複数の第２拡散領域４１５が形成されている。より具体的には、各第１拡散領域４１４は、奇数行に形成されており、各第２拡散領域４１５は、偶数行に形成されている。つまり、複数の第１および第２拡散領域４１４，４１５は、列方向において互いに隣り合うように形成されている。

また、第２列目における第１０行目〜第１２行目には、２つの第２拡散領域４１５が１つの第１拡散領域４１４を挟み込むように形成されている。一方、第４列目における第１行目〜第３行目には、２つの第１拡散領域４１４が１つの第２拡散領域４１５を挟み込むように形成されている。
図７０および図７１を参照すれば、第１および第２拡散領域４１４，４１５は、平面視において、互いに対称に構成されている。より具体的には、第１および第２拡散領域４１４，４１５は、平面視において、素子形成面４０４の中央部（たとえば、重心）に対して点対称に構成されている。すなわち、素子形成面４０４に直交する所定の鉛直軸線周りに半導体基板４０２を１８０度回転させた場合、第１および第２拡散領域４１４，４１５の位置は、回転前における第１および第２拡散領域４１４，４１５の位置と一致している。

このような対称構造によれば、第１電極４０９および第２電極４１０間における電気的特性を対称にすることができる。つまり、第１接続電極４０９ａを正極とし第２接続電極４１０ａを負極として電圧を印加した場合の電圧対電流特性、および第２接続電極４１０ａを正極とし第１接続電極４０９ａを負極として電圧を印加した場合の電圧対電流特性を実質的に等しくできる。

図７２および図７３に示すように、半導体基板４０２の素子形成面４０４には、絶縁膜４１６（図６９〜図７１では図示せず）が形成されている。絶縁膜４１６は、たとえば、シリコン酸化膜である。絶縁膜４１６には、第１および第２拡散領域４１４，４１５の表面を選択的に露出させるコンタクト孔４１７が形成されている（図７０および図７１も併せて参照）。

コンタクト孔４１７は、各第１および第２拡散領域４１４，４１５の幅よりも狭い幅で形成されている。より具体的に、コンタクト孔４１７は、各第１および第２拡散領域４１４，４１５の内方領域側に、各第１および第２拡散領域４１４，４１５の周縁部から一定の間隔を空けた位置に形成されている。このコンタクト孔４１７に連続するように、第１および第２拡散領域４１４，４１５の各表面には凹部４１３が形成されている。

凹部４１３は、その全体が第１および第２拡散領域４１４，４１５の内方領域に形成され、その側面がコンタクト孔４１７の側面と段差を介さずに滑らかに連続している。したがって、凹部４１３およびコンタクト孔４１７は、組み合わさって段差のない滑らかな側面を有する一つの孔を形成している。そして、この孔の周縁部（凹部４１３の周縁部）には、凹部絶縁膜４１８が形成されている。凹部絶縁膜４１８は酸化膜からなり、この形態では、凹部４１３の底面中央を露出させるように、凹部４１３の辺に沿って環状に形成されている。また、凹部絶縁膜４１８は、凹部４１３とコンタクト孔４１７との境界を横切るように形成されており、その一部（上部）が素子形成面４０４よりも上方に突出している。なお、図７３では、説明の便宜上、凹部絶縁膜４１８の図示を省略して示している。絶縁膜４１６上には、第１電極４０９と第２電極４１０とが形成されている。

第１電極４０９は、第１接続電極４０９ａと、第１接続電極４０９ａに電気的に接続された第１電極膜４１９とを含む。第１電極膜４１９は、さらに、第１パッド４２１と、第１パッド４２１と一体的に形成された第１引出し電極４２２とを有している。
第１パッド４２１は、素子形成面４０４の一端部側に平面視略矩形状に形成されている。第１パッド４２１に第１接続電極４０９ａが接続されている。これにより、第１引出し電極４２２は、第１パッド４２１を介して第１接続電極４０９ａに電気的に接続されている。

第１引出し電極４２２は、第１パッド４２１から行方向に沿って直線状に形成されている。より具体的には、第１引出し電極４２２は、第１パッド４２１から素子領域４０３における奇数行に向けて直線状に形成されている。つまり、第１引出し電極４２２は、櫛歯形状に形成されている。第１引出し電極４２２は、第１拡散領域４１４の幅よりも広く形成されていて、第１拡散領域４１４を覆うように形成されている。第１引出し電極４２２は、第１拡散領域４１４から第１パッド４２１まで間の至るところで一様な幅を有している。

第１引出し電極４２２の先端部は、角部が切除された略矩形状に形成されていて、素子領域４０３の第１列目を横切って、第２電極４１０に間隔を隔てて近接する位置に配置されている。すなわち、平面視において、第１拡散領域４１４が、第１引出し電極４２２の長手方向の中央部の領域に形成されている。第１拡散領域４１４を覆う第１引出し電極４２２は、コンタクト孔４１７内に入り込み、当該第１拡散領域４１４との間でオーミック接触を形成している。

第２電極４１０は、第２接続電極４１０ａと、第２接続電極４１０ａに電気的に接続された第２電極膜４２０とを含む。第２電極膜４２０は、さらに、第２パッド４２３と、第２パッド４２３と一体的に形成された第２引出し電極４２４とを有している。
第２パッド４２３は、素子形成面４０４の他端部（第１パッド４２１と反対側の端部）に平面視略矩形状に形成されている。第２パッド４２３に第２接続電極４１０ａが接続されている。これにより、第２引出し電極４２４は、第２パッド４２３を介して第２接続電極４１０ａに電気的に接続されている。

第２引出し電極４２４は、第２パッド４２３から行方向に沿って直線状に形成されている。より具体的には、第２引出し電極４２４は、第２パッド４２３から素子領域４０３における偶数行に向けて直線状に形成されている。つまり、第２引出し電極４２４は、第１引出し電極４２２の長手方向に沿って、櫛歯形状に形成されている。これにより、第１および第２電極膜４１９，４２０は、第１および第２引出し電極４２２，４２４が、互いに噛み合う櫛歯形状に形成されている。

また、第２引出し電極４２４は、第２拡散領域４１５の幅よりも広く形成されていて、第２拡散領域４１５を覆うように形成されている。第２引出し電極４２４は、第２拡散領域４１５から第２パッド４２３まで間の至るところで一様な幅を有している。
第２引出し電極４２４の先端部は、角部が切除された略矩形状に形成されていて、素子領域４０３の第５列目を横切って、第１電極４０９に間隔を隔てて近接する位置に配置されている。すなわち、平面視において、第２拡散領域４１５が、第２引出し電極４２４の長手方向の中央部の領域に形成されている。第２拡散領域４１５を覆う第２引出し電極４２４は、コンタクト孔４１７内に入り込み、当該第２拡散領域４１５との間でオーミック接触を形成している。

第１および第２電極４０９，４１０は、絶縁膜４１６上において、第１および第２電極膜４１９，４２０の各周縁部を縁取るスリット４２５によって、電気的に分離されている。第１および第２電極膜４１９，４２０は同一の導電材料からなっており、たとえば、Ａｌ，ＡｌＣｕ，ＡｌＳｉＣｕ等を例示できる。この形態では、ＡｌＳｉＣｕを用いている。

図７２および図７３に示すように、絶縁膜４１６上には、第１および第２電極膜４１９，４２０を覆うようにパッシベーション膜４１１ａおよび樹脂膜４１２がこの順に形成されている。また、半導体基板４０２の側面には、パッシベーション膜４１１ｂが形成されている。パッシベーション膜４１１ａ，４１１ｂは、たとえば窒化シリコンからなり、樹脂膜４１２は、たとえばポリイミドからなる。

パッシベーション膜４１１ａ，４１１ｂおよび樹脂膜４１２は、保護膜を構成しており、第１および第２引出し電極４２２，４２４および素子形成面４０４への水分の浸入を抑制または防止すると共に、外部からの衝撃等を吸収し、双方向ツェナーダイオード耐久性の向上に寄与している。
パッシベーション膜４１１ａおよび樹脂膜４１２には、第１および第２パッド４２１，４２３を選択的に露出させるパッド開口４２６，４２７が形成されている。このパッド開口４２６，４２７を埋め戻すように第１および第２接続電極４０９ａ，４１０ａが形成されている。第１および第２接続電極４０９ａ，４１０ａは、一層の導電材料（たとえばＮｉ層）からなる。第１および第２接続電極４０９ａ，４１０ａは、樹脂膜４１２の表面から突出するように形成されている。

次に、図７４を参照して、第１および第２拡散領域４１４，４１５の各配置および各サイズについて具体的に説明する。
図７４は、図７０に示す第１および第２拡散領域４１４，４１５を拡大した平面図である。
図７４に示すように、第１および第２拡散領域４１４，４１５の列方向の幅Ｗ４０１は、５μｍ〜１５μｍ（この形態では、９μｍ）であり、行方向の幅Ｗ４０２は、２０μｍ〜４０μｍ（この形態では、２８．８μｍ）である。また、第１および第２拡散領域４１４，４１５間の幅Ｗ４０３は、５μｍ〜２５μｍ（この形態では、１２．５μｍ）である。

また、コンタクト孔４１７の列方向の幅Ｗ４０４は、１μｍ〜１０μｍ（この形態では、４μｍ）であり、行方向の幅Ｗ４０５は、１０μｍ〜３０μｍ（この形態では、２３．８μｍ）である。当該平面視において、第１拡散領域４１４の周縁部からコンタクト孔４１７の周縁部までの幅Ｗ４０６は、２．５μｍ程度であってもよい。
また、第１および第２引出し電極４２２，４２４の列方向の各幅Ｗ４０７は、１０μｍ〜２０μｍ（この形態では、１４μｍ）である。当該平面視において、第１および第２拡散領域４１４，４１５の周縁部から第１および第２引出し電極４２２，４２４のスリット４２５までの幅Ｗ４０８は、２．５μｍ程度であってもよい。また、スリット４２５間の幅Ｗ４０９は、３μｍ〜１０μｍであってもよい。

次に、図７５を参照して、双方向ツェナーダイオード４０１の電気的構造について説明する。
図７５は、図６９に示す双方向ツェナーダイオード４０１の電気的構造を説明するための電気回路図である。
図７５に示すように、複数の第１ツェナーダイオードＤ４０１および複数の第２ツェナーダイオードＤ４０２によって、１つの双方向ツェナーダイオード４０１が構成されている。第１ツェナーダイオードＤ４０１は、半導体基板４０２とｐｎ接合された各第１拡散領域４１４に形成されている（図７２および図７３参照）。各第１ツェナーダイオードＤ４０１のカソードは、第１接続電極４０９ａに対して共通に接続されている（カソードコモン）。また、第２ツェナーダイオードＤ４０２は、半導体基板４０２とｐｎ接合された各第２拡散領域４１５に形成されている（図７２および図７３参照）。各第２ツェナーダイオードＤ４０２のカソードは、第２接続電極４１０ａに対して共通に接続されている（カソードコモン）。

一方、第１および第２ツェナーダイオードＤ４０１，Ｄ４０２の各アノードは、半導体基板４０２を介して共通に接続されている（アノードコモン）。つまり、第１ツェナーダイオードＤ４０１と第２ツェナーダイオードＤ４０２とは、半導体基板４０２を介して逆直列接続されている。このようにして、１つの双方向ツェナーダイオード４０１が構成されている。

次に、双方向ツェナーダイオード４０１の製造工程の一例について説明する。
図７６は、図６９に示す双方向ツェナーダイオード４０１の製造工程の一例を説明するためのフローチャートである。図７７は、図７６の製造工程に適用される半導体ウエハ４３２の模式的な平面図である。図７８（ａ）〜（ｄ）は、図７６に示す一工程途中の構成を示す断面図である。図７９Ａおよび図７９Ｂは、図７６に示す裏面研磨および個片化工程を説明するための模式的な断面図である。図８０は、第１および第２拡散領域４１４，４１５の濃度プロファイルを示す図である。なお、図７９Ａおよび図７９Ｂでは、第１および第２拡散領域４１４，４１５の図示を省略して示している。

まず、図７７に示すように、半導体基板４０２の元基板としてのｐ^＋型の半導体ウエハ４３２が用意される。半導体ウエハ４３２の表面４３４は半導体基板４０２の素子形成面４０４に対応しており、半導体ウエハ４３２の裏面４３５は半導体基板４０２の裏面４０５に対応している。
半導体ウエハ４３２の表面４３４には、複数の双方向ツェナーダイオード４０１が形成されるチップ領域４３１が、行列状に配列されて設定されている。互いに隣り合うチップ領域４３１の間には、境界領域４３０が設けられている。境界領域４３０は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。

次に、図７８（ａ）に示すように、半導体ウエハ４３２の表面４３４に、絶縁膜４１６が形成される（ステップＳ４０１：絶縁膜形成）。次に、絶縁膜４１６上にレジストマスク（図示せず）が形成される（ステップＳ４０２：レジストマスク形成）。このレジストマスクを用いたエッチングによって、第１および第２拡散領域４１４，４１５に対応する開口４２８が絶縁膜４１６に形成される（ステップＳ４０３：絶縁膜開口）。

次に、レジストマスクを剥離した後に、絶縁膜４１６に形成された開口４２８から露出する半導体ウエハ４３２の表面４３４にｎ型不純物が導入される（ステップＳ４０４：ｎ型不純物導入）。ｎ型不純物の導入は、ｎ型不純物としての燐を表面に堆積させる工程（いわゆるリンデポ）によって行う。リンデポとは、半導体ウエハ４３２を拡散炉内に搬入し、拡散路内でＰＯＣｌ３ガスを流して行う熱処理によって、絶縁膜４１６の開口４２８内で露出する半導体ウエハ４３２の表面４３４に燐を堆積させる処理である。

次に、図７８（ｂ）に示すように、必要に応じて開口４２８よりも広い幅の開口４２９に整合する開口を有するさらに別のレジストマスク（図示せず）が絶縁膜４１６の上に形成される。レジストマスクを介するエッチングによって、開口４２８が広げられて開口４２９となる。そして、開口４２９内における半導体ウエハ４３２の表面４３４を選択的に熱酸化して、熱酸化膜４３９が形成される（ステップＳ４０５：熱酸化）。

熱酸化膜４３９は、半導体ウエハ４３２の表面４３４の上方だけでなく、半導体ウエハ４３２の表面４３４付近のシリコンを酸化シリコンに変質させて裏面側にも成長する。これにより、表面４３４には、開口４２９に連続する凹部４１３が形成される。その後、半導体ウエハ４３２に導入された不純物イオンを活性化するための熱処理（ドライブイン処理）が行われる（ステップＳ４０６：熱処理（ドライブ））。ドライブイン処理の条件（温度、時間）は、目標とする第１および第２拡散領域４１４，４１５の深さに応じて選択すればよい。これにより、半導体ウエハ４３２の表層部に第１および第２拡散領域４１４，４１５が形成される。

この方法によれば、ｎ型不純物の導入をリンデポで行うので、図８０に示すように、第１および第２拡散領域４１４，４１５に、半導体ウエハ４３２の表面４３４（半導体基板４０２の素子形成面４０４）から所定の深さまで、一定の濃度プロファイルを与えることができる。対照的に、イオン注入によってｎ型不純物を導入した場合には、その濃度プロファイルは、半導体ウエハ４３２の表面４３４から所定の深さまで減少し続けることになる。

次に、図７８（ｃ）に示すように、コンタクト孔４１７に整合する開口を有するさらに別のレジストマスク（図示せず）が絶縁膜４１６の上に形成される（ステップＳ４０７：レジストマスク形成）。レジストマスクを介するエッチングによって、絶縁膜４１６にコンタクト孔４１７が形成される（ステップＳ４０８：コンタクト孔開口）。それと共に、熱酸化膜４３９の一部が選択的に除去されて、残った部分が凹部絶縁膜４１８として形成される。その後、レジストマスクが剥離される。

次に、図７８（ｄ）に示すように、スパッタリングによって、第１および第２電極膜４１９，４２０を構成する電極膜が絶縁膜４１６上に形成される（ステップＳ４０９：電極膜形成）。この形態では、ＡｌＳｉＣｕからなる電極膜（たとえば厚さ１００００Å）が形成される。そして、この電極膜上に、スリット４２５に対応する開口パターンを有するレジストマスク（図示せず）が形成される（ステップＳ４１０：レジストマスク形成）。レジストマスクを介するエッチング（たとえば反応性イオンエッチング）によって、電極膜にスリット４２５が形成される（ステップＳ４１１：電極膜パターニング）。これにより、電極膜が、第１および第２電極膜４１９，４２０に分離される。

ｐ^＋型半導体ウエハ４３２（半導体基板４０２）上にＡｌＳｉＣｕ電極膜を形成したときの、ｐ^＋型半導体ウエハ４３２（半導体基板４０２）とＡｌＳｉＣｕ電極膜との間における電圧対電流特性を、図８１に示す。
図８１は、ＡｌＳｉＣｕ電極膜とｐ^＋型半導体基板との間で形成されるオーミック接触を説明するための図である。図８１には、比較のために、ｐ^＋型シリコン基板上に形成する電極膜を、Ｔｉ膜、ＴｉＮ膜およびＡｌＣｕ膜を基板表面から順に積層した積層膜で構成した場合における同様の特性を曲線で示している。

図８１のグラフに示すように、ＡｌＳｉＣｕ電極膜の場合、印加電圧に対して電流が比例しており、良好なオーミック接触が形成されていることが分かる。一方、Ｔｉ／ＴｉＮ／ＡｌＣｕ電極膜の場合、電圧対電流特性がリニアな特性となっておらず、オーミック接触が得られないことが分かる。このことから、電極膜としてＡｌＳｉＣｕ電極膜を用いることによって、ｐ^＋型半導体基板に高濃度領域を形成することなく、ｐ^＋型半導体基板との間でオーミック接触を形成する第１および第２電極膜４１９，４２０を形成でき、それによって、製造工程を簡単にできることが分かる。

次に、レジストマスクを剥離した後、たとえばＣＶＤ法によって窒化膜等のパッシベーション膜４１１ａが形成される（ステップＳ４１２：パッシベーション膜形成）。次に、感光性ポリイミド等を塗布することにより樹脂膜４１２が形成される（ステップＳ４１３：ポリイミド塗布）。次に、パッド開口４２６，４２７に対応するパターンで樹脂膜４１２を露光する。その後、樹脂膜４１２が現像される（ステップＳ４１４：露光・現像工程）。

次に、必要に応じて、樹脂膜４１２をキュアするための熱処理が行われる（ステップＳ４１５：ポリイミドキュア）。そして、樹脂膜４１２をマスクとしたドライエッチング（たとえば反応性イオンエッチング）によってパッシベーション膜４１１ａが除去される（ステップＳ４１６：パッド開口）。これにより、パッド開口４２６，４２７が形成される。

次に、たとえば、パッド開口４２６，４２７を埋め戻すように、導電材料（たとえばＮｉ層）がめっき成膜される（ステップＳ４１７：電極形成）。これにより、第１および第２接続電極４０９ａ，４１０ａが形成される。
次に、図７９Ａに示すように、境界領域４３０（図７６も併せて参照）に切断用の溝４３７を形成するためのレジストパターン４３８が形成される（ステップＳ４１８：レジストマスク形成）。レジストパターン４３８は、境界領域４３０に整合する格子状の開口を有している。レジストパターン４３８を介してプラズマエッチングが行われる（ステップＳ４１９：溝形成）。これにより、半導体ウエハ４３２が表面４３４から所定の深さまでエッチングされて、境界領域４３０に沿った切断用の溝４３７が形成される。

切断用の溝４３７に取り囲まれたチップ領域４３１に半製品４４１が１つずつ位置していて、これらの半製品４４１は、行列状に整列配置されている。このように切断用の溝４３７を形成することによって、半導体ウエハ４３２を複数のチップ領域４３１毎に分離可能にする。切断用の溝４３７が形成された後、レジストパターンは、剥離される。
次に、ＣＶＤ法によって、窒化シリコンからなるパッシベーション膜４１１ｂを、半導体ウエハ４３２の表面４３４の全域に亘って形成する。このとき、パッシベーション膜４１１ｂは、切断用の溝４３７の内周面（底面および側面）の全域にも形成される。

次に、図７９Ｂに示すように、半導体ウエハ４３２が裏面４３５側から、切断用の溝４３７の底面に到達するまで研削される（ステップＳ４２０：裏面研磨／個片化）。これによって、複数のチップ領域４３１が個片化された双方向ツェナーダイオード４０１を得ることができる。このように、切断用の溝４３７を形成してから半導体ウエハ４３２を裏面４３５側から研削すれば、半導体ウエハ４３２に形成された複数のチップ領域４３１を一斉に個片化できる。よって、製造時間の短縮によって双方向ツェナーダイオード４０１の生産性の向上を図ることができる。なお、完成した半導体基板４０２の裏面４０５を研磨やエッチングすることによって鏡面化して裏面４０５を綺麗にしてもよい。

図８２は、逆降伏電圧Ｖ_ｂｒの調整に関する特徴を説明するための図である。
双方向ツェナーダイオード４０１では、製造工程において、ステップＳ４０６の熱処理（ドライブイン処理）が行われる（図７６参照）。この熱処理の温度および時間に応じて、逆降伏電圧Ｖ_ｂｒが変化する。具体的には、熱処理時に半導体ウエハ４３２（半導体基板４０２）に加えられる熱量が多い程、逆降伏電圧Ｖ_ｂｒが高くなる傾向がある。この傾向を利用して、逆降伏電圧Ｖ_ｂｒを調整することができる。図８２から理解されるように、逆降伏電圧Ｖ_ｂｒは、不純物のドーズ量よりも、熱処理時の熱量に大きく依存している。

図８３は、逆降伏電圧Ｖ_ｂｒの調整に関する別の特徴を説明するための図である。
具体的には、半導体ウエハ４３２に導入されたｎ型不純物を活性化するための熱処理時の温度に対する逆降伏電圧Ｖ_ｂｒの変化が示されており、曲線４９３は抵抗率の比較的低い（たとえば５ｍΩ）半導体ウエハを用いた場合の逆降伏電圧Ｖ_ｂｒを示し、曲線４９４は抵抗率の比較的高い（たとえば１５〜１８ｍΩ）半導体ウエハを用いた場合の逆降伏電圧Ｖ_ｂｒを示している。曲線４９３，４９４の比較から、逆降伏電圧Ｖ_ｂｒが半導体ウエハの抵抗率に依存することが分かる。したがって、目的とする逆降伏電圧Ｖ_ｂｒに応じて適切な抵抗率の半導体ウエハを適用することによって、逆降伏電圧Ｖ_ｂｒを設計値に合わせることができる。

図８４は、逆降伏電圧の調整に関するさらに別の特徴を説明するための図である。
具体的には、半導体ウエハの抵抗率（Ｓｕｂ抵抗）に対する逆降伏電圧Ｖ_ｂｒの変化が示されており、上側の曲線４９５は熱処理時に加えられる熱量が比較的多い（ドライブ条件：１１００℃ ６０ｍｉｎ）場合の逆降伏電圧Ｖ_ｂｒを示し、下側の曲線４９６は当該熱量が比較的少ない（ドライブ条件：１０００℃ ６０ｍｉｎ）場合の逆降伏電圧Ｖ_ｂｒを示している。曲線４９５，４９６およびその他のドライブ条件での結果から、１０ｍΩ・ｃｍ以上の抵抗率を有する半導体ウエハを用いれば、６．５Ｖ以上の逆降伏電圧Ｖ_ｂｒを発現できることが分かる。特に、２５ｍΩ・ｃｍの抵抗率を有する半導体ウエハを用いれば、８．２Ｖもの高い逆降伏電圧Ｖ_ｂｒを発現できることが分かる。したがって、抵抗率が１０ｍΩ・ｃｍ〜３０ｍΩ・ｃｍの半導体ウエハを使用し、２μｍ〜３μｍの深さまでｎ型不純物が拡散するような条件でドライブイン処理すれば、双方向ツェナーダイオード４０１の逆降伏電圧Ｖ_ｂｒを６．５Ｖ〜９．０Ｖに正確にコントロールすることができる。
以上の製造方法および逆降伏電圧Ｖ_ｂｒの調整法は、通常のツェナーダイオードにも適用できる。以下、参考例としてツェナーダイオード４５０について説明する。

＜ツェナーダイオード４５０＞
図８５は、参考例に係るツェナーダイオード４５０の模式的な平面図である。図８６は、図８５に示す切断面線LXXXVI-LXXXVIから見た断面図である。図８５および図８６において、図６９〜図８４に示された各部に対応する部分には同一の参照符号を付して、その説明を省略する。

ツェナーダイオード４５０における素子領域４０３には、複数（この例では４個）のダイオードセルＣ４０１〜Ｃ４０４が配置されている。ダイオードセルＣ４０１〜Ｃ４０４は、半導体基板４０２の長手方向および短手方向に沿って、正方行列状に等間隔で二次元配列されている。
ダイオードセルＣ４０１〜Ｃ４０４の各領域内における半導体基板４０２の表面部には、ｎ^＋型領域４５１が形成されている。ｎ^＋型領域４５１は、個々のダイオードセル毎に分離されている。ｎ^＋型領域４５１は、同一の深さで形成されており、半導体基板４０２との間でｐｎ接合を形成している。各ｎ^＋型領域４５１は、その最深部の深さが、素子形成面４０４に対して２μｍ〜３μｍである。このように、ダイオードセルＣ４０１〜Ｃ４０４は、ダイオードセル毎に分離されたｐｎ接合をそれぞれ有している。

複数のダイオードセルＣ４０１〜Ｃ４０４は、この例では等しい大きさおよび等しい形状で形成されている。具体的には、複数のダイオードセルＣ４０１〜Ｃ４０４は、平面視矩形形状に形成されており、各ダイオードセルの矩形領域内に、多角形形状（本参考例では、正八角形）のｎ^＋型領域４５１が形成されている。ｎ^＋型領域４５１は、ダイオードセルＣ４０１〜Ｃ４０４の矩形領域を形成する４辺にそれぞれ沿う４つの辺と、ダイオードセルＣ４０１〜Ｃ４０４の矩形領域の４つの角部にそれぞれ対向する別の４つの辺とを有している。

図８５および図８６に示すように、ツェナーダイオード４５０では、第１電極４０９がカソード電極、第２電極４１０がアノード電極として形成されている。第１電極４０９における第１引出し電極４２２は、互いに間隔を空けて形成された第１引出し電極４２２ａ，４２２ｂを含む。
第１引出し電極４２２ａは、第１パッド４２１から行方向に向けて引き出され、ダイオードセルＣ４０１，Ｃ４０３を覆うように形成されている。第１引出し電極４２２ａは、ダイオードセルＣ４０１からダイオードセルＣ４０３を通って第１パッド４２１に至る直線に沿って直線状に形成されている。第１引出し電極４２２ａは、絶縁膜４１６の表面からダイオードセルＣ４０１，Ｃ４０３のコンタクト孔４１７および凹部４１３内に入り込み、各凹部４１３内でダイオードセルＣ４０１，Ｃ４０３の各ｎ^＋型領域４５１との間でオーミック接触を形成している。

同様に、第１引出し電極４２２ｂは、第１パッド４２１から行方向に向けて引き出され、ダイオードセルＣ４０２，Ｃ４０４を覆うように形成されている。第１引出し電極４２２ｂは、ダイオードセルＣ４０２からダイオードセルＣ４０４を通って第１パッド４２１に至る直線に沿って直線状に形成されている。第１引出し電極４２２ｂは、絶縁膜４１６の表面からダイオードセルＣ４０２，Ｃ４０４のコンタクト孔４１７および凹部４１３内に入り込み、各凹部４１３内でダイオードセルＣ４０２，Ｃ４０４の各ｎ^＋型領域４５１との間でオーミック接触を形成している。

一方、第２電極４１０における第２パッド４２３以外の領域には、第２引出し電極４２４がアノード引出し電極として形成されている。第２引出し電極４２４は、アノードコンタクト孔４５２から行方向に向けて引き出されている。
第２引出し電極４２４は、絶縁膜４１６の表面からアノードコンタクト孔４５２の内方へと延びており、アノードコンタクト孔４５２内で半導体基板４０２との間でオーミック接触を形成している。第２引出し電極４２４は、スリット４２５に対応した間隔を開けて、第１引出し電極４２２ａ，４２２ｂを取り囲むように、絶縁膜４１６の表面に形成されている。これにより、第１および第２電極膜４１９，４２０は、第１引出し電極４２２ａ，４２２ｂおよび第２引出し電極４２４が、互いに噛み合う櫛歯形状に形成されている。

次に、図８７を参照して、ツェナーダイオード４５０の電気的構造について説明する。
図８７は、ツェナーダイオード４５０の電気的構造を示す電気回路図である。ダイオードセルＣ４０１〜Ｃ４０４によって４つのツェナーダイオードＤ４０４が形成されている。ツェナーダイオードＤ４０４は、カソード側が第１接続電極４０９ａによって共通接続（カソードコモン）され、アノード側が第２接続電極４１０ａによって共通接続（アノードコモン）されている。つまり、４つのツェナーダイオードＤ４０４が並列に接続されている。このようにして、全体として１つのダイオードとして機能するツェナーダイオード４５０が形成されている。

図８８は、図８５に示すツェナーダイオード４５０の電気的特性を示す表である。図８９は、図８５に示すツェナーダイオード４５０の電気的特性を示すグラフである。なお、横軸は、制限電圧（Clamping Voltage）Ｖ_ＣＬであり、縦軸は、ピークパルス電流Ｉ_ｐｐである。
図８８では、図７６〜図８４に示す逆降伏電圧Ｖ_ｂｒの調整法を適用して製造したツェナーダイオード４５０の電気的特性を示している。なお、ツェナーダイオードにおけるツェナー電圧Ｖ_Ｚは、双方向ツェナーダイオードの逆降伏電圧Ｖ_ｂｒに相当するものである。

図８８のグラフに示すように、制限電圧Ｖ_ＣＬおよびピークパルス電流Ｉ_ｐｐは、ツェナー電圧Ｖ_Ｚの増加に伴い増加していることが分かる。すなわち、ツェナーダイオード４５０では、図７６〜図８４に示す製造方法および逆降伏電圧Ｖ_ｂｒ（ツェナー電圧Ｖ_Ｚ）の調整法を適用することにより、ピークパルス電力Ｐ_ｐｋ（＝制限電圧Ｖ_ＣＬ×ピークパルス電流Ｉ_ｐｐ）を向上できることが分かる（図８８の表参照）。

なお、ツェナー電圧Ｖ_Ｚが８．２Ｖ時では、良好なピークパルス電力Ｐ_ｐｋを確保できている一方で、ＥＳＤ耐量が減少している。これは、ステップＳ４０６の熱処理（図７６参照）時における熱量の増加に伴って、ｎ^＋型領域４５１が横方向（つまり、半導体ウエハ４３２の深さ方向と直交する方向）に拡がるためであると考えられる。
以上の結果から、このようなピークパルス電力Ｐ_ｐｋの向上効果は、前述の双方向ツェナーダイオード４０１についても得られることが分かる。以下、図９０および図９１を参照して、より具体的に説明する。

図９０は、図６９に示す双方向ツェナーダイオード４０１の電気的特性を示す表である。図９１は、双方向ツェナーダイオード４０１およびツェナーダイオード４５０の各ピークパルス電力Ｐ_ｐｋの特性を比較するためのグラフである。
図９０の表に示すように、双方向ツェナーダイオード４０１では、逆降伏電圧Ｖ_ｂｒを増加させるに応じて、ピークパルス電力Ｐ_ｐｋが向上しているのが分かる。より具体的には、逆降伏電圧Ｖ_ｂｒが６．８Ｖ以上であれば、２２．１Ｗ以上のピークパルス電力Ｐ_ｐｋを達成できる。また、逆降伏電圧Ｖ_ｂｒが７．５Ｖ〜８．９Ｖであれば、２４．７Ｗ〜２８．４Ｗのピークパルス電力Ｐ_ｐｋを達成できる。

また、双方向ツェナーダイオード４０１において、逆降伏電圧Ｖ_ｂｒが８．２Ｖ時のピークパルス電力Ｐ_ｐｋは、逆降伏電圧Ｖ_ｂｒが６．８Ｖ時のピークパルス電力Ｐ_ｐｋよりも、２１％程度向上している。同様に、ツェナーダイオード４５０において、ツェナー電圧Ｖ_Ｚが８．２Ｖ時のピークパルス電力Ｐ_ｐｋは、ツェナー電圧Ｖ_Ｚが６．８Ｖ時のピークパルス電力Ｐ_ｐｋよりも、２１％程度向上している。

また、逆降伏電圧Ｖ_ｂｒが８．２Ｖのとき、２４ｋＶのＥＳＤ耐量、５．１ｐＦの端子間容量Ｃ_ｔ（第１電極４０９および第２電極４１０間の総容量）を実現できている。ここで、シミュレーションによって、逆降伏電圧Ｖ_ｂｒが６．８Ｖ時の端子間容量Ｃ_ｔ（＝５．５ｐＦ）に基いて、逆降伏電圧Ｖ_ｂｒが８．２Ｖ時における端子間容量Ｃ_ｔ（＝５．１ｐＦ）を５．５ｐＦに設定して、ピークパルス電力Ｐ_ｐｋを換算したところ、２８．８Ｗのピークパルス電力Ｐ_ｐｋを実現できることが確認できた。同様に、端子間容量Ｃ_ｔを６．５ｐＦに設定した場合、３４Ｗのピークパルス電力Ｐ_ｐｋを実現できることが確認できた。

なお、逆降伏電圧Ｖ_ｂｒが８．９Ｖ時では、良好なピークパルス電力Ｐ_ｐｋを確保できている一方で、ＥＳＤ耐量が減少している。これは、ステップＳ４０６の熱処理（図７６参照）時における熱量の増加に伴って、第１および第２拡散領域４１４，４１５が横方向（つまり、半導体ウエハ４３２の深さ方向と直交する方向）に拡がるためであると考えられる。

以上の結果から、双方向ツェナーダイオード４０１およびツェナーダイオード４５０の相互間において、逆降伏電圧Ｖ_ｂｒ（ツェナー電圧Ｖ_Ｚ）の向上に伴うピークパルス電力Ｐ_ｐｋの向上効果が確認できた。
以上のように、ステップＳ４０６のドライブイン処理の前に、ステップＳ４０５において熱酸化膜を形成することによって、半導体基板４０２（半導体ウエハ４３２）の表面部における不純物（ｎ型不純物またはｐ型不純物）の濃度を小さくすることができる。しかも、使用される半導体基板４０２（半導体ウエハ４３２）の抵抗率が１０ｍΩ・ｃｍ〜３０ｍΩ・ｃｍである。そのため、２μｍ〜３μｍの深さまで不純物が拡散するようにドライブイン処理し、当該ドライブンイン処理時の熱量を半導体基板４０２（半導体ウエハ４３２）に与えることによって、逆降伏電圧Ｖ_ｂｒが６．５Ｖ〜９．０Ｖの双方向ツェナーダイオード４０１を製造できる。

また、このような製造方法および逆降伏電圧Ｖ_ｂｒの調整法によれば、２２Ｗ〜２９Ｗのピークパルス電力Ｐ_ｐｋを実現できる。また、逆降伏電圧Ｖ_ｂｒが７．５Ｖ〜８．９Ｖであれば、２４．７Ｗ〜２８．４Ｗのピークパルス電力Ｐ_ｐｋを達成できる。特に、逆降伏電圧Ｖ_ｂｒが８．２Ｖ時においては、２４ｋＶのＥＳＤ耐量を実現できる。
さらに、双方向ツェナーダイオード４０１によれば、６ｐＦ以下の比較的に低い端子間容量Ｃ_ｔを実現できる。これにより、優れたピークパルス電力Ｐ_ｐｋ、ＥＳＤ耐量および端子間容量Ｃ_ｔを達成でき、信頼性を向上できる双方向ツェナーダイオード４０１を提供することができる。

また、双方向ツェナーダイオード４０１によれば、半導体基板４０２（半導体ウエハ４３２）がｐ型半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型半導体基板は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型半導体基板のいずれの箇所からも切り出すことができる。よって、ｐ型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

以上、本発明の実施形態および参考形態について説明したが、本発明の実施形態および参考形態はさらに他の形態で実施することもできる。
たとえば、前述の第１参考形態において、樹脂膜１２の表面から突出する第１および第２接続電極９ａ，１０ａの例について説明したが、第１および第２接続電極９ａ，１０ａは、パッド開口２６，２７の開口端から樹脂膜１２の表面に跨るオーバラップ部を有していてもよい。また、第１および第２接続電極９ａ，１０ａは、樹脂膜１２の表面よりも低い位置（半導体基板２に近い位置）に表面を有していてもよい。

また、前述の第１参考形態では、一層の導電材料（Ｎｉ層）からなる第１および第２接続電極９ａ，１０ａが形成されている例を示しているが、Ｎｉ層／Ｐｄ層／Ａｕ層の積層（３層）構造を有していてもよい。この場合、Ｎｉ層／Ｐｄ層／Ａｕ層を順にめっき成膜すればよい。
また、前述の第１参考形態において、平面視矩形状のｎ^＋型拡散領域１３に代えて、平面視円形状のｎ^＋型拡散領域１３を複数形成するようにしてもよい。また、複数のｎ^＋型拡散領域１３が互いに異なる形状で形成されていてもよい。この場合、複数のｎ^＋型拡散領域１３は、互いに等しい寄生容量で形成されていてもよいし、互いに異なる寄生容量（たとえば、０．５ｐＦの複数のｎ^＋型拡散領域１３と、２ｐＦの複数のｎ^＋型拡散領域１３と）で形成されていてもよい。互いに異なる寄生容量で複数のｎ^＋型拡散領域１３を形成する場合でも、各寄生容量の値を予め定めておけば、容易に端子間容量Ｃ_ｔを調節できる。

また、前述の第１参考形態のような行列状（複数のセル３Ａ）に区画された素子領域３から切り離したランダムなドッド状に複数のｎ^＋型拡散領域１３を形成してもよい。また、１行置きに各ｎ^＋型拡散領域１３の位置を行方向にずらして千鳥状に配列させてもよい。
また、前述の第１参考形態において、各半導体部分の導電型を反転してもよい。すなわち、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。

また、前述の第２参考形態において、樹脂膜１１２の表面から突出する第１および第２接続電極１０９ａ，１１０ａの例について説明したが、第１および第２接続電極１０９ａ，１１０ａは、パッド開口１２６，１２７の開口端から樹脂膜１１２の表面に跨るオーバラップ部を有していてもよい。また、第１および第２接続電極１０９ａ，１１０ａは、樹脂膜１１２の表面よりも低い位置（半導体基板１０２に近い位置）に表面を有していてもよい。

また、前述の第２参考形態では、一層の導電材料（Ｎｉ層）からなる第１および第２接続電極１０９ａ，１１０ａが形成されている例を示しているが、Ｎｉ層／Ｐｄ層／Ａｕ層の積層（３層）構造を有していてもよい。この場合、Ｎｉ層／Ｐｄ層／Ａｕ層を順にめっき成膜すればよい。
また、前述の第２参考形態において、平面視矩形状の第１および第２拡散領域１１４，１１５に代えて、平面視円形状の第１および第２拡散領域１１４，１１５を複数形成してもよい。また、複数の第１および第２拡散領域１１４，１１５が互いに異なる形状で形成されていてもよい。この場合、複数の第１および第２拡散領域１１４，１１５は、互いに等しい寄生容量で形成されていてもよいし、互いに異なる寄生容量で形成されていてもよい。互いに異なる寄生容量で複数の第１および第２拡散領域１１４，１１５を形成する場合であっても、予め各寄生容量を定めておけば、容易に端子間容量Ｃ_ｔを調節できる。

また、前述の第２参考形態のような行列状（複数のセル１０３Ａ）に区画された素子領域１０３から切り離したランダムなドッド状に複数の第１および第２拡散領域１１４，１１５を形成してもよい。また、１行置きに各第１および第２拡散領域１１４，１１５の位置を行方向にずらして、複数の第１および第２拡散領域１１４，１１５を千鳥状に配列させてもよい。

また、前述の第２参考形態において、各半導体部分の導電型を反転してもよい。すなわち、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
また、前述の実施形態において、樹脂膜２１２の表面から突出する第１および第２接続電極２０９ａ，２１０ａの例について説明したが、第１および第２接続電極２０９ａ，２１０ａは、パッド開口２２６，２２７の開口端から樹脂膜２１２の表面に跨るオーバラップ部を有していてもよい。また、第１および第２接続電極２０９ａ，２１０ａは、樹脂膜２１２の表面よりも低い位置（半導体基板２０２に近い位置）に表面を有していてもよい。

また、前述の実施形態では、一層の導電材料（Ｎｉ層）からなる第１および第２接続電極２０９ａ，２１０ａが形成されている例を示しているが、Ｎｉ層／Ｐｄ層／Ａｕ層の積層（３層）構造を有していてもよい。この場合、Ｎｉ層／Ｐｄ層／Ａｕ層を順にめっき成膜すればよい。
また、前述の実施形態において、平面視矩形状の第１および第２拡散領域２１４，２１５に代えて、平面視円形状の第１および第２拡散領域２１４，２１５を複数形成するようにしてもよい。また、複数の第１および第２拡散領域２１４，２１５が互いに異なる形状で形成されていてもよい。この場合、複数の第１および第２拡散領域２１４，２１５は、互いに等しい面積および周囲長で形成されていることが好ましい。

また、素子領域２０３の中央部に集約して形成されているのであれば、前述の実施形態のような行列状（複数のセル２０３Ａ）に区画された素子領域２０３から切り離したランダムなドッド状に、複数の第１および第２拡散領域２１４，２１５を形成してもよい。また、１行置きに各第１および第２拡散領域２１４，２１５の位置を行方向にずらして、複数の第１および第２拡散領域２１４，２１５を千鳥状に配列させてもよい。

また、前述の実施形態において、各半導体部分の導電型を反転してもよい。すなわち、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
また、前述の第３参考形態において、樹脂膜３１２の表面から突出する第１および第２接続電極３０９ａ，３１０ａの例について説明したが、第１および第２接続電極３０９ａ，３１０ａは、パッド開口３２６，３２７の開口端から樹脂膜３１２の表面に跨るオーバラップ部を有していてもよい。また、第１および第２接続電極３０９ａ，３１０ａは、樹脂膜３１２の表面よりも低い位置（半導体基板３０２に近い位置）に表面を有していてもよい。

また、前述の第３参考形態では、一層の導電材料（Ｎｉ層）からなる第１および第２接続電極３０９ａ，３１０ａが形成されている例を示しているが、Ｎｉ層／Ｐｄ層／Ａｕ層の積層（３層）構造を有していてもよい。この場合、Ｎｉ層／Ｐｄ層／Ａｕ層を順にめっき成膜すればよい。
また、前述の第３参考形態において、第３列目にのみに第１および第２拡散領域３１４，３１５が形成された例について説明したが、第１および第２拡散領域３１４，３１５を、行方向に沿って、複数形成するようにしてもよい。

また、前述の第３参考形態において、平面視矩形状の第１および第２拡散領域３１４，３１５に代えて、平面視円形状の第１および第２拡散領域３１４，３１５を複数形成するようにしてもよい。また、複数の第１および第２拡散領域３１４，３１５が互いに異なる形状で形成されていてもよい。この場合、複数の第１および第２拡散領域３１４，３１５は、互いに等しい寄生容量で形成されていることが好ましい。

また、前述の第３参考形態のような行列状（複数のセル３０３Ａ）に区画された素子領域３０３から切り離して、複数の第１および第２拡散領域３１４，３１５をランダムなドッド配列にしてもよい。また、１行置きに各第１および第２拡散領域３１４，３１５の位置を行方向にずらして、複数の第１および第２拡散領域３１４，３１５を千鳥状に配列させてもよい。

また、前述の第３参考形態において、各半導体部分の導電型を反転してもよい。すなわち、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
また、前述の第４参考形態において、樹脂膜４１２の表面から突出する第１および第２接続電極４０９ａ，４１０ａの例について説明したが、第１および第２接続電極４０９ａ，４１０ａは、パッド開口４２６，４２７の開口端から樹脂膜４１２の表面に跨るオーバラップ部を有していてもよい。また、第１および第２接続電極４０９ａ，４１０ａは、樹脂膜４１２の表面よりも低い位置（半導体基板４０２に近い位置）に表面を有していてもよい。

また、前述の第４参考形態では、一層の導電材料（Ｎｉ層）からなる第１および第２接続電極４０９ａ，４１０ａが形成されている例を示しているが、Ｎｉ層／Ｐｄ層／Ａｕ層の積層（３層）構造を有していてもよい。この場合、Ｎｉ層／Ｐｄ層／Ａｕ層を順にめっき成膜すればよい。
また、前述の第４参考形態において、平面視矩形状の第１および第２拡散領域４１４，４１５に代えて、平面視円形状の第１および第２拡散領域４１４，４１５を複数形成してもよい。また、複数の第１および第２拡散領域４１４，４１５が互いに異なる形状で形成されていてもよい。この場合、複数の第１および第２拡散領域４１４，４１５は、互いに等しい寄生容量で形成されていることが好ましい。互いに等しい寄生容量にすることにより、不所望な端子間容量Ｃ_ｔの増加を抑制することができる。

また、前述の第４参考形態のような行列状（複数のセル４０３Ａ）に区画された素子領域４０３から切り離したランダムなドッド状に複数の第１および第２拡散領域４１４，４１５を形成してもよい。また、１行置きに各第１および第２拡散領域４１４，４１５の位置を行方向にずらして、複数の第１および第２拡散領域４１４，４１５を千鳥状に配列させてもよい。

また、前述の第４参考形態において、各半導体部分の導電型を反転してもよい。すなわち、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
双方向ツェナーダイオード１，１０１，２０１，３０１，４０１は、電子機器、たとえば携帯電子機器等のモバイル端末に、メモリ（たとえばフラッシュメモリ等の記憶装置）の保護素子として組み込むことができる。この場合、電子機器は、双方向ツェナーダイオード１，１０１，２０１，３０１，４０１が実装された回路アセンブリを収容した筐体を含む。すなわち、電子機器に採用される回路アセンブリには、実装基板と、実装基板に実装された双方向ツェナーダイオード１，１０１，２０１，３０１，４０１が含まれる。このとき、双方向ツェナーダイオード１，１０１，２０１，３０１，４０１は、実装基板にワイヤレスボンディングによって接続（表面実装）されていてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される特徴を以下に示す。
たとえば、図１４〜図３０Ｂを参照して、端子間容量の増加を抑制しつつ、ピークパルス電力を向上できる双方向ツェナーダイオードを提供することを目的とする場合、以下のＡ１〜Ａ１７に示すような特徴を有する双方向ツェナーダイオードが抽出され得る。

Ａ１：第１導電型の半導体基板と、前記半導体基板上に形成された第１電極および第２電極と、前記半導体基板の表面部に形成され、前記第１電極に接続された第２導電型の複数の第１拡散領域と、前記半導体基板の表面部に前記第１拡散領域から間隔を空けて形成され、前記第２電極に接続された第２導電型の複数の第２拡散領域とを含む、双方向ツェナーダイオード。

この構成によれば、第１電極に電気的に接続された複数の第１拡散領域には、カソードが第１電極と接続された複数の第１ツェナーダイオードが形成されている。また、第２電極に電気的に接続された複数の第２拡散領域には、カソードが第２電極と接続された複数の第２ツェナーダイオードが形成されている。第１および第２ツェナーダイオードの各アノードは、半導体基板において共通に接続されている。このように、第１ツェナーダイオードと第２ツェナーダイオードとが、半導体基板を介して逆直列接続されているので、第１電極と第２電極との間に、双方向ツェナーダイオードが構成されている。

ここで、双方向ツェナーダイオードの特性には、逆降伏電圧（Ｖ_ｂｒ：Reverse Breakdown Voltage）、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、端子間容量（Ｃ_ｔ）、ＥＳＤ（Electrostatic Discharge）耐量等がある。とりわけ携帯電話を始めとした電子機器等では、電気信号を良好に伝達する観点から、比較的に低い端子間容量（第１電極および第２電極間の総容量）が求められ、信頼性確保の観点から、比較的に高いピークパルス電力が求められている。

ピークパルス電力は、双方向ツェナーダイオードを構成する拡散領域の面積を大きくすることによって向上させることが可能である。しかしながら、拡散領域の面積を大きくすると、端子間容量も同時に大きくなってしまうという背反が生じてしまう。そのため、良好なピークパルス電力および端子間容量の両立が困難であるという問題がある。
このような問題に対して、双方向ツェナーダイオードにおける端子間容量が、第１拡散領域および第２拡散領域の各面積と比例関係にあること、および、ピークパルス電力が、第１拡散領域および第２拡散領域の各周囲長と比例関係にあることが突き止められた。つまり、第１拡散領域および第２拡散領域の各面積を小さく形成することによって、端子間容量を小さくできる一方、第１拡散領域および第２拡散領域の各周囲長を長くすることにより、ピークパルス電力を向上できる。

したがって、限られた面積の範囲内において、複数の第１拡散領域および複数の第２拡散領域を形成することにより、比較的に大きな面積を有する第１拡散領域および第２拡散領域を１つずつ形成する場合に比べて、周囲長を長くできる。これにより、ピークパルス電力を向上させる手段として、第１拡散領域および第２拡散領域の各面積を必要以上に増加させなくて済むので、端子間容量の増加を抑制しつつ、ピークパルス電力Ｐ_ｐｋを向上できる。

なお、第１拡散領域の面積とは、半導体基板の表面を法線方向から見た平面視において、半導体基板と第１拡散領域との境界線によって取り囲まれた領域の総面積である。同様に、第２拡散領域の面積とは、半導体基板の表面を法線方向から見た平面視において、半導体基板と第１拡散領域との境界線によって取り囲まれた領域の総面積である。
また、第１拡散領域の周囲長とは、半導体基板の表面における半導体基板と第１拡散領域との境界線の総延長である。同様に、第２拡散領域の周囲長とは、半導体基板の表面における半導体基板と第２拡散領域との境界線の総延長である。

Ａ２：前記第１電極は、前記複数の第１拡散領域を覆うように形成された第１引出し電極を含み、前記第２電極は、前記第１引出し電極の引出し方向に沿い、前記複数の第２拡散領域を覆うように形成された第２引出し電極を含む、Ａ１に記載の双方向ツェナーダイオード。
Ａ３：複数の前記第１引出し電極および複数の前記第２引出し電極が、互いに噛み合う櫛歯形状に形成されている、Ａ２に記載の双方向ツェナーダイオード。
この構成によれば、複数の第１引出し電極および複数の第２引出し電極が、互いに噛み合う櫛歯形状に形成されているので、限られた面積の範囲内において、第１拡散領域および第２拡散領域の各周囲長を効率的に長く形成できる。

Ａ４：前記複数の第１拡散領域および前記複数の第２拡散領域が、前記第１引出し電極および前記第２引出し電極の前記引出し方向に沿って配列されている、Ａ２またはＡ３に記載の双方向ツェナーダイオード。
この構成によれば、第１拡散領域および第２拡散領域と、第１引出し電極および第２引出し電極との良好な接続を保ちながら、第１引出し電極および第２引出し電極の引出し方向において、無駄なく第１拡散領域および第２拡散領域を配置できる。よって、効率的に第１拡散領域および第２拡散領域の各周囲長を長く形成できる。

Ａ５：前記複数の第１拡散領域および前記複数の第２拡散領域が、前記第１引出し電極および前記第２引出し電極の前記引出し方向に直交する方向に沿って、隣り合うように形成されている、Ａ２〜Ａ４のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１引出し電極および第２引出し電極の引出し方向に直交する方向において、無駄なく第１拡散領域および第２拡散領域を配置できる。よって、効率的に第１拡散領域および第２拡散領域の各周囲長を長く形成できる。

Ａ６：前記第１引出し電極および前記第２引出し電極が、前記複数の第１拡散領域および前記複数の第２拡散領域の各幅よりも広い幅で形成されている、Ａ２〜Ａ５のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１引出し電極および第２引出し電極と、第１拡散領域および第２拡散領域とを良好に接続できる。
Ａ７：前記半導体基板の表面を覆う絶縁膜をさらに含み、前記絶縁膜には、前記複数の第１拡散領域および前記複数の第２拡散領域を選択的に露出させるコンタクト孔が形成されている、Ａ１〜Ａ６のいずれか一つに記載の双方向ツェナーダイオード。

Ａ８：各前記コンタクト孔が、前記複数の第１拡散領域および前記複数の第２拡散領域の各幅よりも狭い幅で形成されている、Ａ７に記載の双方向ツェナーダイオード。
この構成によれば、第１電極および第２電極と、第１拡散領域および第２拡散領域とを良好に電気的に接続できる。
Ａ９：前記複数の第１拡散領域および前記複数の第２拡散領域が、それぞれ、同一の面積および同一の深さで形成されている、Ａ１〜Ａ８のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、複数の第１拡散領域における容量成分（寄生容量）および複数の第２拡散領域における容量成分（寄生容量）を実質的に等しくすることができる。よって、この構成の下で、第１拡散領域および第２拡散領域の周囲長を長くすることにより、不所望な端子間容量の増加を効果的に抑制しつつ、ピークパルス電力を向上できる。
また、複数の第１拡散領域における容量成分（寄生容量）および複数の第２拡散領域における容量成分（寄生容量）が等しいので、双方向ツェナーダイオードの端子間容量を、第１拡散領域および第２拡散領域の構成比率を調節することにより調節できる。よって、設計の自由度を高めることができる。

Ａ１０：前記複数の第１拡散領域および前記複数の第２拡散領域が、それぞれ、等しい寄生容量を有している、Ａ１〜Ａ９のいずれか一つに記載の双方向ツェナーダイオード。
Ａ１１：前記寄生容量が、１．０ｐＦである、Ａ１０に記載の双方向ツェナーダオード。
この構成によれば、［ｐＦ］単位で、双方向ツェナーダイオードの端子間容量を、調節できる。よって、双方向ツェナーダイオードが使用されるアプリケーションの仕様や目的に併せて、精確に端子間容量を調節できる。

Ａ１２：前記複数の第１拡散領域および前記複数の第２拡散領域が、同一の周囲長を有している、Ａ１〜Ａ１１のいずれか一つに記載の双方向ツェナーダイオード。
Ａ１３：前記複数の第１拡散領域および前記複数の第２拡散領域が、対称となるように配列されている、Ａ１〜Ａ１２のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１ツェナーダイオードの電気的特性と、第２ツェナーダイオードの電気的特性とを実質的に等しくすることができる。これにより、第１電極から第２電極に向けて流れる電流特性と、第２電極から第１電極に向けて流れる電流特性とを実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。

Ａ１４：第１導電型の半導体基板と、前記半導体基板上に形成された第１電極および第２電極と、前記半導体基板の表面部に形成され、前記第１電極に接続された第２導電型の複数の第１拡散領域と、前記半導体基板の表面部に前記第１拡散領域から間隔を空けて形成され、前記第２電極に接続された第２導電型の複数の第２拡散領域とを含み、前記半導体基板を法線方向から見た平面視において、前記第１拡散領域および前記第２拡散領域の各周囲長が、それぞれ４７０μｍ以上である、双方向ツェナーダイオード。

この構成によれば、第１電極に電気的に接続された第１拡散領域には、カソードが第１電極と接続された第１ツェナーダイオードが形成されている。また、第２電極に電気的に接続された第２拡散領域には、カソードが第２電極と接続された第２ツェナーダイオードが形成されている。第１および第２ツェナーダイオードの各アノードは、半導体基板において共通に接続されている。このように、第１ツェナーダイオードと第２ツェナーダイオードとが、半導体基板を介して逆直列接続されているので、第１電極と第２電極との間に、双方向ツェナーダイオードが構成されている。また、この構成のように、第１拡散領域および第２拡散領域の各周囲長をそれぞれ４７０μｍ以上にすることにより、２０Ｗ以上のピークパルス電力を達成できる。

Ａ１５：前記第１拡散領域および前記第２拡散領域の各周囲長が、それぞれ２５００μｍ以下である、Ａ１４に記載の双方向ツェナーダイオード。この構成によれば、２０Ｗ〜８０Ｗのピークパルス電力を達成できる。
Ａ１６：前記第１拡散領域および前記第２拡散領域の各面積が、それぞれ６０００μｍ^２〜３２０００μｍ^２である、Ａ１４または１５に記載の双方向ツェナーダイオード。この構成によれば、４ｐＦ〜２０ｐＦの端子間容量を達成できる。

Ａ１７：前記第１電極は、前記複数の第１拡散領域を覆う複数の第１引出し電極を含み、前記第２電極は、前記複数の第２拡散領域を覆う複数の第２引出し電極を含み、前記第１引出し電極および前記第２引出し電極が、互いに噛み合う櫛歯形状に形成されている、Ａ１４〜Ａ１６のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、複数の第１引出し電極および複数の第２引出し電極が、互いに噛み合う櫛歯形状に形成されているので、限られた面積の範囲内において、第１拡散領域および第２拡散領域の各周囲長を効率的に長く形成できる。
また、図３１〜図５４を参照して、優れたＥＳＤ耐量を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供することを目的とする場合、以下のＢ１〜Ｂ１７に示すような特徴を有する双方向ツェナーダイオードが抽出され得る。

Ｂ１：素子領域を有する第１導電型の半導体基板と、前記半導体基板上に形成された第１電極および第２電極と、前記半導体基板の表面部に形成され、前記第１電極に接続された第２導電型の複数の第１拡散領域と、前記半導体基板の表面部に前記第１拡散領域から間隔を空けて形成され、前記第２電極に接続された第２導電型の複数の第２拡散領域とを含み、前記素子領域の中央部に、前記複数の第１拡散領域および前記複数の第２拡散領域が集約されている、双方向ツェナーダイオード。

この構成によれば、第１電極に電気的に接続された第１拡散領域には、カソードが第１電極と接続された第１ツェナーダイオードが形成されている。また、第２電極に電気的に接続された第２拡散領域には、カソードが第２電極と接続された第２ツェナーダイオードが形成されている。第１および第２ツェナーダイオードの各アノードは、半導体基板を介して共通に接続されている。このように、第１ツェナーダイオードと第２ツェナーダイオードとが、半導体基板を介して逆直列接続されているので、第１電極と第２電極との間に、双方向ツェナーダイオードが構成されている。

双方向ツェナーダイオードの特性には、逆降伏電圧（Ｖ_ｂｒ：Reverse Breakdown Voltage）、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、端子間容量（Ｃ_ｔ）、ＥＳＤ（Electrostatic Discharge）耐量等がある。双方向ツェナーダイオードでは、信頼性確保の観点から、高いＥＳＤ耐量が求められている。
双方向ツェナーダイオードにおけるＥＳＤ（Electrostatic Discharge）耐量は、複数の第１拡散領域および複数の第２拡散領域（第１ツェナーダイオードおよび第２ツェナーダイオード）が形成される位置によって変動する。この構成のように、複数の第１拡散領域および複数の第２拡散領域を素子領域の中央部に集約させることにより、素子領域における中央部に複数の第１拡散領域および複数の第２拡散領域を集約させない場合に比べて、ＥＳＤ耐量を向上できる。これにより、信頼性を向上できる双方向ツェナーダイオードを提供できる。

Ｂ２：前記第１電極および前記第２電極が、前記素子領域を挟み込むように形成されており、前記複数の第１拡散領域および前記複数の第２拡散領域が、前記素子領域の中央部において、前記第１電極および前記第２電極の対向方向の中央部を横切る横断方向に沿って、中央拡散領域群を構成している、Ｂ１に記載の双方向ツェナーダイオード。
この構成によれば、複数の第１拡散領域および複数の第２拡散領域が、中央拡散領域群を構成しているので、ＥＳＤ耐量の向上効果を確実に達成できる。

Ｂ３：前記複数の第１拡散領域および前記複数の第２拡散領域が、前記素子領域の中央部において、前記中央拡散領域群と隣り合う補助拡散領域群をさらに構成している、Ｂ２に記載の双方向ツェナーダイオード。
Ｂ４：前記補助拡散領域群が、前記横断方向の長さに関して、前記中央拡散領域群よりも短く形成されている、Ｂ３に記載の双方向ツェナーダイオード。

Ｂ５：前記補助拡散領域群が、前記中央拡散領域群の前記横断方向の中央部に選択的に配置されている、Ｂ４に記載の双方向ツェナーダイオード。
Ｂ６：前記複数の第１拡散領域および前記複数の第２拡散領域が、前記対向方向に沿って長方形状に形成されている、Ｂ２〜Ｂ５のいずれか一つに記載の双方向ツェナーダイオード。

Ｂ７：前記複数の第１拡散領域および前記複数の第２拡散領域が、前記横断方向に沿って互いに隣り合うように形成されている、Ｂ２〜Ｂ６いずれか一つに記載の双方向ツェナーダイオード。
Ｂ８：前記第１電極が、前記複数の第１拡散領域を覆う複数の第１引出し電極を含み、前記第２電極が、前記複数の第２拡散領域を覆う複数の第２引出し電極を含み、前記第２引出し電極は、前記第１引出し電極の長手方向に沿って形成されている、Ｂ１〜Ｂ７のいずれか一つに記載の双方向ツェナーダイオード。

Ｂ９：前記第１引出し電極および前記第２引出し電極が、互いに噛み合う櫛歯形状に形成されている、Ｂ８に記載の双方向ツェナーダイオード。
この構成によれば、複数の第１引き出し電極および複数の第２引き出し電極が互いに噛み合う櫛歯形状に形成されているので、第１電極および第２電極に接続される複数の第１拡散領域および複数の第２拡散領域を効率的に配置することができる。

Ｂ１０：前記第１引出し電極および前記第２引出し電極が、前記複数の第１拡散領域および前記複数の第２拡散領域の幅よりも広い幅で形成されている、Ｂ８またはＢ９に記載の双方向ツェナーダイオード。
この構成によれば、第１引出し電極および第２引出し電極と、複数の第１拡散領域および複数の第２拡散領域とを良好に接続できる。

Ｂ１１：前記半導体基板を覆う絶縁膜をさらに含み、前記絶縁膜には、前記複数の第１拡散領域および前記複数の第２拡散領域を選択的に露出させるコンタクト孔が形成されている、Ｂ１〜Ｂ１０のいずれか一つに記載の双方向ツェナーダイオード。
Ｂ１２：前記コンタクト孔が、前記複数の第１拡散領域および前記複数の第２拡散領域の幅よりも狭い幅で形成されている、Ｂ１１に記載の双方向ツェナーダイオード。
この構成によれば、第１電極および第２電極と、複数の第１拡散領域および複数の第２拡散領域とを良好に電気的に接続できる。

Ｂ１３：前記複数の第１拡散領域および前記複数の第２拡散領域が、同一の面積を有している、Ｂ１〜Ｂ１２のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、複数の第１拡散領域および複数の第２拡散領域における各容量成分（寄生容量）を実質的に同一にすることができる。したがって、不所望な端子間容量の増加を効果的に抑制でき、かつ低い端子間容量を維持した状態で、良好なＥＳＤ耐量を得ることができる。
なお、第１拡散領域の面積とは、半導体基板の表面を法線方向から見た平面視において、半導体基板と第１拡散領域との境界線によって取り囲まれた領域の総面積を意味する。同様に、第２拡散領域の面積とは、半導体基板の表面を法線方向から見た平面視において、半導体基板と第２拡散領域との境界線によって取り囲まれた領域の総面積を意味する。

Ｂ１４：前記複数の第１拡散領域および前記複数の第２拡散領域が、同一の周囲長を有している、Ｂ１〜Ｂ１３のいずれか一つに記載の双方向ツェナーダイオード。
Ｂ１５：前記複数の第１拡散領域および前記複数の第２拡散領域が、互いに対称に形成されている、Ｂ１〜Ｂ１４のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１ツェナーダイオードの電気的特性と、第２ツェナーダイオードの電気的特性とを略等しくすることができる。これにより、各電流方向に対する特性を実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。

Ｂ１６：前記第１電極および前記第２電極から電気的に分離された疑似ダイオード領域をさらに含み、前記疑似ダイオード領域が、前記複数の第１拡散領域および前記複数の第２拡散領域が形成されている領域以外の領域に形成されている、Ｂ１〜Ｂ１５のいずれか一つに記載の双方向ツェナーダイオード。
Ｂ１７：前記半導体基板が、ｐ型半導体基板であり、前記第１拡散領域および前記第２拡散領域が、ｎ型拡散領域である、Ｂ１〜Ｂ１６のいずれか一つに記載の双方向ツェナーダイオード。

この構成によれば、半導体基板がｐ型半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型半導体基板は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型半導体基板のいずれの箇所からも切り出すことができる。よって、ｐ型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
また、図５５〜図６８Ｂを参照して、優れたピークパルス電力を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供することを目的とする場合、以下のＣ１〜Ｃ１７に示すような特徴を有する双方向ツェナーダイオードが抽出され得る。

Ｃ１：第１導電型の半導体基板と、前記半導体基板上に形成された第１電極および第２電極と、前記半導体基板の表面部に形成され、前記第１電極に接続された第２導電型の第１拡散領域と、前記半導体基板の表面部に前記第１拡散領域から間隔を空けて形成され、前記第２電極に接続された第２導電型の第２拡散領域とを含み、前記第１拡散領域および前記第２拡散領域の間の間隔が、５μｍ以上である、双方向ツェナーダイオード。

この構成によれば、第１電極に電気的に接続された第１拡散領域には、カソードが第１電極と接続された第１ツェナーダイオードが形成されている。また、第２電極に電気的に接続された第２拡散領域には、カソードが第２電極と接続された第２ツェナーダイオードが形成されている。第１および第２ツェナーダイオードの各アノードは、半導体基板において共通に接続されている。このように、第１ツェナーダイオードと第２ツェナーダイオードとが、半導体基板を介して逆直列接続されているので、第１電極と第２電極との間に、双方向ツェナーダイオードが構成されている。

双方向ツェナーダイオードの特性には、逆降伏電圧（Ｖ_ｂｒ：Reverse Breakdown Voltage）、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、端子間容量（Ｃ_ｔ）、ＥＳＤ（Electrostatic Discharge）耐量等がある。双方向ツェナーダイオードでは、良好な信頼性確保の観点から、高いピークパルス電力（Ｐ_ｐｋ）が求められている。
双方向ツェナーダイオードにおけるピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）は、第１拡散領域および第２拡散領域の間の間隔に依存している。この構成のように、第１拡散領域および第２拡散領域の間の間隔を、５μｍ以上にすることにより、１０Ｗ以上のピークパルス電力を達成することができる。これにより、優れたピークパルス電力を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供できる。

Ｃ２：前記第１拡散領域および前記第２拡散領域の間の間隔が、１５μｍ以下である、Ｃ１に記載の双方向ツェナーダイオード。
この構成のように、第１拡散領域および第２拡散領域の間の間隔を、１５μｍ以下に設定することにより、双方向ツェナーダイオードの微細化を達成しつつ、１０Ｗ〜２５Ｗのピークパルス電力を達成できる。

Ｃ３：ピークパルス電力が、１０Ｗ〜２５Ｗである、Ｃ１またはＣ２に記載の双方向ツェナーダイオード。
Ｃ４：前記第１電極が、前記第１拡散領域を覆う第１引出し電極を含み、前記第２電極が、前記第２拡散領域を覆う第２引出し電極を含み、前記第２引出し電極は、前記第１引出し電極の長手方向に沿って形成されている、Ｃ１〜Ｃ３のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１引出し電極および第２引出し電極が平行に形成されているので、第１拡散領域および第２拡散領域を互いに隣り合うように配置できる。そのため、第１拡散領域および第２拡散領域の間の間隔を、より良好に調整することができる。

Ｃ５：前記第１拡散領域および前記第２拡散領域が、平面視において、前記第１引出し電極および前記第２引出し電極の前記長手方向の中央部の領域にそれぞれ形成されている、Ｃ４に記載の双方向ツェナーダイオード。
Ｃ６：前記第１拡散領域および前記第２拡散領域は、前記長手方向に直交する方向に沿って互いに隣り合うように形成されている、Ｃ４またはＣ５に記載の双方向ツェナーダイオード。

Ｃ７：前記第１拡散領域および前記第２拡散領域が、前記第１引出し電極および前記第２引出し電極の長手方向に沿って延びるように形成されている、Ｃ４〜Ｃ６のいずれか一つに記載の双方向ツェナーダイオード。
双方向ツェナーダイオードにおけるピークパルス電力は、第１拡散領域および第２拡散領域の各面積を大きく形成することにより増加させることができる。この構成のように、第１引出し電極および第２引出し電極の長手方向に沿って延びるように第１拡散領域および第２拡散領域を形成することにより、第１拡散領域および第２拡散領域の各面積を効率的に大きくすることができる。よって、良好なピークパルス電力を容易に得ることができる。

なお、第１拡散領域の面積とは、半導体基板の表面を法線方向から見た平面視において、半導体基板と第１拡散領域との境界線によって取り囲まれた領域の総面積を意味する。同様に、第２拡散領域の面積とは、半導体基板の表面を法線方向から見た平面視において、半導体基板と第２拡散領域との境界線によって取り囲まれた領域の総面積を意味する。
Ｃ８：前記第１引出し電極および前記第２引出し電極が、互いに噛み合う櫛歯形状に形成されている、Ｃ４〜Ｃ７のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１引出し電極および第２引出し電極が互いに噛み合う櫛歯形状に形成されているので、第１拡散領域および第２拡散領域を効率的に配置することができる。これにより、第１拡散領域および第２拡散領域の各面積を効率的に大きく形成できる。

Ｃ９：前記第１引出し電極および前記第２引出し電極が、前記第１拡散領域および前記第２拡散領域の幅よりも広い幅で形成されている、Ｃ４〜Ｃ８のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１引出し電極および第２引出し電極と、第１拡散領域および第２拡散領域とを良好に接続できる。
Ｃ１０：前記第１拡散領域および前記第２拡散領域が、同一の面積を有している、Ｃ１〜Ｃ９のいずれか一つに記載の双方向ツェナーダイオード。
双方向ツェナーダイオードのピークパルス電力は、第１拡散領域および第２拡散領域の各面積を大きくすることによって、向上させることが可能であるが、この場合、端子間容量（第１電極および第２電極間の総容量）も大きくなってしまう、という背反がある。

この構成のように、第１拡散領域および第２拡散領域を同一の面積を固定することにより、第１拡散領域および第２拡散領域の各容量成分（寄生容量）を実質的に同一にすることができる。したがって、不所望な端子間容量の増加を効果的に抑制でき、かつ低い端子間容量を維持した状態で、良好なピークパルス電力を実現できる。
Ｃ１１：前記第１拡散領域および前記第２拡散領域の各面積が、６５００μｍ^２以下である、Ｃ１０に記載の双方向ツェナーダイオード。この構成によれば、端子間容量を５ｐＦ以下に抑えることができる。

Ｃ１２：前記第１拡散領域および前記第２拡散領域が、同一の周囲長を有している、Ｃ１〜Ｃ１１のいずれか一つに記載の双方向ツェナーダイオード。
双方向ツェナーダイオードのＥＳＤ（Electrostatic Discharge）耐量は、第１拡散領域および第２拡散領域の各周囲長に依存している。すなわち、各周囲長を長くするに応じてＥＳＤ耐量の値は向上し、各周囲長を短くするに応じてＥＳＤ耐量の値が低下する。したがって、この構成のように、第１拡散領域および第２拡散領域の各周囲長を同一にすることにより、第１拡散領域および第２拡散領域のＥＳＤ耐量を実質的に同一にすることができる。また、第１拡散領域および第２拡散領域の各周囲長を同一にすることにより、良好なＥＳＤ耐量を維持した状態を保ちながら、良好なピークパルス電力を得ることが可能となる。
なお、第１拡散領域の周囲長とは、半導体基板の表面における半導体基板と第１拡散領域との境界線の総延長である。また、第２拡散領域の周囲長とは、半導体基板の表面における半導体基板と第２拡散領域との境界線の総延長である。

Ｃ１３：前記第１拡散領域および前記第２拡散領域の各周囲長が、４８０μｍ以下である、Ｃ１２に記載の双方向ツェナーダイオード。
この構成によれば、１０ｋＶ以上のＥＳＤ耐量を実現できる。したがって、ＥＳＤ耐量の下限値を８ｋＶ以上と規定するＩＥＣ６１０００−４−２（国際規格）に準拠できる双方向ツェナーダイオードを提供できる。
Ｃ１４：前記第１拡散領域および前記第２拡散領域が、互いに対称に形成されている、Ｃ１〜Ｃ１３のいずれか一つに記載の双方向ツェナーダイオード。

この構成によれば、第１ツェナーダイオードの電気的特性と、第２ツェナーダイオードの電気的特性とを略等しくすることができる。これにより、各電流方向に対する特性を実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。

Ｃ１５：前記半導体基板の表面を覆う絶縁膜をさらに含み、前記絶縁膜には、前記第１拡散領域および前記第２拡散領域を選択的に露出させるコンタクト孔が形成されている、Ｃ１〜Ｃ１４のいずれか一つに記載の双方向ツェナーダイオード。
Ｃ１６：前記コンタクト孔が、前記第１拡散領域および前記第２拡散領域の各幅よりも狭い幅で形成されている、Ｃ１５に記載の双方向ツェナーダイオード。
この構成によれば、第１電極および第２電極と、第１拡散領域および第２拡散領域とを良好に電気的に接続できる。

Ｃ１７：前記半導体基板が、ｐ型半導体基板であり、前記第１拡散領域および前記第２拡散領域が、ｎ型拡散領域である、Ｃ１〜Ｃ１６のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、半導体基板がｐ型半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型半導体基板は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型半導体基板のいずれの箇所からも切り出すことができる。よって、ｐ型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

また、図６９〜図９１を参照して、優れたピークパルス電力を達成でき、信頼性を向上できる双方向ツェナーダイオードおよびその製造方法を提供することを目的とする場合、以下のＤ１〜Ｄ１８に示すような特徴を有する双方向ツェナーダイオードが抽出され得る。

Ｄ１：逆降伏電圧が６．５Ｖ〜９．０Ｖの双方向ツェナーダイオードであって、１０ｍΩ・ｃｍ〜３０ｍΩ・ｃｍの抵抗率を有する第１導電型の半導体基板と、前記半導体基板上に形成された第１電極および第２電極と、前記半導体基板の表面部に形成され、前記第１電極と接続された第２導電型の第１拡散領域と、前記第１拡散領域から間隔を空けて前記半導体基板の表面部に形成され、前記第２電極と接続された第２導電型の第２拡散領域とを含み、前記第１拡散領域および前記第２拡散領域は、前記半導体基板の表面に対して、２μｍ〜３μｍの深さを有している、双方向ツェナーダイオード。

この構成によれば、第１電極に電気的に接続された第１拡散領域には、カソードが第１電極と接続された第１ツェナーダイオードが形成されている。また、第２電極に電気的に接続された第２拡散領域には、カソードが第２電極と接続された第２ツェナーダイオードが形成されている。第１および第２ツェナーダイオードの各アノードは、半導体基板において共通に接続される。このように、第１ツェナーダイオードと第２ツェナーダイオードとが、半導体基板を介して逆直列接続されるので、第１電極と第２電極との間に、双方向ツェナーダイオードが構成されている。

双方向ツェナーダイオードの特性には、逆降伏電圧（Ｖ_ｂｒ：Reverse Breakdown Voltage）、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、端子間容量（Ｃ_ｔ）、ＥＳＤ（Electrostatic Discharge）耐量等がある。双方向ツェナーダイオードでは、良好な信頼性確保の観点から、高いピークパルス電力が求められている。
この構成によれば、半導体基板の抵抗率が１０ｍΩ・ｃｍ〜３０ｍΩ・ｃｍであり、第１拡散領域および第２拡散領域が、半導体基板の表面に対して、２μｍ〜３μｍの深さを有している。これにより、２２Ｗ〜２９Ｗのピークパルス電力Ｐ_ｐｋを実現できる結果、優れたピークパルス電力を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供できる。

Ｄ２：前記第１電極は、前記第１拡散領域を覆うように形成された第１引出し電極を含み、前記第２電極は、前記第１引出し電極の引出し方向に沿い、前記第２拡散領域を覆うように形成された第２引出し電極を含む、Ｄ１に記載の双方向ツェナーダイオード。
Ｄ３：複数の前記第１引出し電極および複数の前記第２引出し電極が、互いに噛み合う櫛歯形状に形成されている、Ｄ２に記載の双方向ツェナーダイオード。

Ｄ４：前記第１拡散領域および前記第２拡散領域が、前記第１引出し電極および前記第２引出し電極の前記引出し方向に沿って配列されている、Ｄ２またはＤ３に記載の双方向ツェナーダイオード。
Ｄ５：前記第１拡散領域および前記第２拡散領域が、前記第１引出し電極および前記第２引出し電極の前記引出し方向に直交する方向に沿って、隣り合うように形成されている、Ｄ２〜Ｄ４のいずれか一つに記載の双方向ツェナーダイオード。

Ｄ６：前記第１引出し電極および前記第２引出し電極が、前記第１拡散領域および前記第２拡散領域の各幅よりも広い幅で形成されている、Ｄ２〜Ｄ５のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１引出し電極および第２引出し電極と、第１拡散領域および第２拡散領域とを良好に接続できる。

Ｄ７：前記第１拡散領域および前記第２拡散領域が、対称となるように配列されている、Ｄ１〜Ｄ６のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、第１ツェナーダイオードの電気的特性と、第２ツェナーダイオードの電気的特性とを略等しくすることができる。これにより、各電流方向に対する特性を実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。

Ｄ８：前記半導体基板が、ｐ型半導体基板であり、前記第１拡散領域および前記第２拡散領域が、ｎ型拡散領域である、Ｄ１〜Ｄ７のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、半導体基板がｐ型半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型半導体基板は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型半導体基板のいずれの箇所からも切り出すことができる。よって、ｐ型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

Ｄ９：前記第１電極および前記第２電極は、ＡｌＳｉＣｕからなる導電材料を含む、Ｄ８に記載の双方向ツェナーダイオード。
ＡｌＳｉＣｕは、ｐ型半導体（特にｐ型シリコン半導体）と仕事関数が近似している。そのため、ＡｌＳｉＣｕ電極膜は、ｐ型半導体との間で良好なオーミック接触を形成することができる。よって、ｐ型半導体基板との間でオーミック接触を形成するための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が一層簡単になるので、それに応じて生産性および生産コストを低減できる。ｐ型半導体との間でオーミック接触を形成できる電極膜としては、他にも、ＡｌＳｉ電極膜材料を適用できるが、このＡｌＳｉ電極膜に比べて、ＡｌＳｉＣｕ電極膜は信頼性を向上させることができる。

Ｄ１０：前記半導体基板の表面を覆い、前記第１拡散領域および前記第２拡散領域を選択的に露出させるコンタクト孔が形成された絶縁膜をさらに含み、前記第１拡散領域および前記第２拡散領域には、前記コンタクト孔に連続する凹部が形成されている、Ｄ１〜Ｄ９のいずれか一つに記載の双方向ツェナーダイオード。
Ｄ１１：前記凹部の周縁部に選択的に形成された凹部絶縁膜をさらに含む、Ｄ１０に記載の双方向ツェナーダイオード。

Ｄ１２：前記凹部絶縁膜は、前記凹部と前記コンタクト孔との境界を横切るように形成されている、Ｄ１１に記載の双方向ツェナーダイオード。
Ｄ１３：前記第コンタクト孔が、前記第１拡散領域および前記第２拡散領域の幅よりも狭い幅で形成されている、Ｄ１０〜Ｄ１２のいずれか一つに記載の双方向ツェナーダイオード。

Ｄ１４：前記第１拡散領域および前記第２拡散領域は、前記半導体基板の表面から所定の深さまで、一定の濃度プロファイルを有している、Ｄ１〜Ｄ１３のいずれか一つに記載の双方向ツェナーダイオード。
Ｄ１５：１０ｍΩ・ｃｍ〜３０ｍΩ・ｃｍの抵抗率を有する第１導電型の半導体基板の表面上に、選択的に開口が形成された絶縁膜を形成する工程と、前記半導体基板の表面に、前記開口を介して不純物を選択的に導入する工程と、少なくとも前記不純物が導入された領域を覆うように、前記半導体基板の表面に熱酸化膜を形成する工程と、前記半導体基板の表面を前記熱酸化膜で覆った状態でドライブイン処理を施して前記不純物を拡散させることによって、前記半導体基板の表面に対して２μｍ〜３μｍの深さを有する第１拡散領域および第２拡散領域を前記半導体基板の表面部に形成する工程と、前記熱酸化膜を除去した後、前記開口を埋め戻すように前記絶縁膜上に電極膜を形成する工程と、前記電極膜の不要な部分を除去して、前記第１拡散領域に接続される第１電極および前記第２拡散領域に接続される第２電極を形成する工程とを含む、双方向ツェナーダイオードの製造方法。

この方法によれば、第１電極に電気的に接続された第１拡散領域には、カソードが第１電極と接続された第１ツェナーダイオードが形成される。また、第２電極に電気的に接続された第２拡散領域には、カソードが第２電極と接続された第２ツェナーダイオードが形成される。第１および第２ツェナーダイオードの各アノードは、半導体基板において共通に接続される。このように、第１ツェナーダイオードと第２ツェナーダイオードとが、半導体基板を介して逆直列接続されるので、第１電極と第２電極との間に、双方向ツェナーダイオードが構成される。

また、この方法によれば、ドライブイン処理の前に熱酸化膜を形成することによって、半導体基板の表面部における不純物（ｎ型不純物またはｐ型不純物）の濃度を小さくすることができる。しかも、使用される半導体基板の抵抗率が１０ｍΩ・ｃｍ〜３０ｍΩ・ｃｍである。そのため、２μｍ〜３μｍの深さまで不純物が拡散するようにドライブイン処理し、当該ドライブンイン処理時の熱量を半導体基板に与えることによって、２２Ｗ〜２９Ｗのピークパルス電力Ｐ_ｐｋを実現できる。これにより、優れたピークパルス電力を達成でき、信頼性を向上できる双方向ツェナーダイオードを提供できる。

Ｄ１６：前記第１電極および前記第２電極を形成する工程が、前記第１拡散領域を覆う第１引出し電極と、当該第１引出し電極の引出し方向に沿い、前記第２拡散領域を覆う第２引出し電極とを形成する工程を含む、Ｄ１５に記載の双方向ツェナーダイオードの製造方法。
Ｄ１７：前記第１電極および前記第２電極を形成する工程が、前記第１引出し電極と前記第２引出し電極とを互いに噛み合う櫛歯形状に形成する工程を含む、Ｄ１５またはＤ１６に記載の双方向ツェナーダイオードの製造方法。

この方法によれば、第１引き出し電極部および第２引き出し電極部が互いに噛み合う櫛歯形状に形成されるので、第１拡散領域および第２拡散領域を互いに間隔を空けて効率的に配置できるとともに、良好な電気的接続を達成できる。
Ｄ１８：前記熱酸化膜を形成する工程が、前記開口の前記半導体基板の表面を選択的に熱酸化して、前記熱酸化膜を前記半導体基板の裏面側にも成長させることによって、前記開口に連続する凹部を前記半導体基板に形成する工程を含む、Ｄ１５〜Ｄ１７のいずれか一つに記載の双方向ツェナーダイオードの製造方法。

また、図１〜図１３Ｂを参照して、レイアウトを工夫することにより、種々の端子間容量を容易に実現できる双方向ツェナーダイオードを提供することを目的とする場合、以下のＥ１〜Ｅ１３に示すような特徴を有する双方向ツェナーダイオードが抽出され得る。
Ｅ１：第１導電型の半導体基板と、前記半導体基板上に形成された第１電極および第２電極と、前記半導体基板の表面部に互いに間隔を空けて形成され、当該半導体基板との間にｐｎ接合を形成する第２導電型の複数の拡散領域とを含み、前記複数の拡散領域が、前記第１電極および前記第２電極に電気的に接続されたダイオード領域と、前記第１電極および前記第２電極から電気的に分離された疑似ダイオード領域とを含む、双方向ツェナーダイオード。

双方向ツェナーダイオードの特性には、逆降伏電圧（Ｖ_ｂｒ：Reverse Breakdown Voltage）、ピークパルス電力（Ｐ_ｐｋ：Peak Pulse Power）、端子間容量（Ｃ_ｔ）、ＥＳＤ（Electrostatic Discharge）耐量等がある。
これらの特性の内、端子間容量（Ｃ_ｔ）は、使用されるアプリケーションの用途に応じて種々の値が選定される。しかしながら、この端子間容量（Ｃ_ｔ）は、双方向ツェナーダイオードを構成する拡散領域の形状、大きさ等に大きく依存している。そのため、アプリケーションの用途に応じた狙い通りの端子間容量（Ｃ_ｔ）を得ようとすると、双方向ツェナーダイオードの大幅な設計変更を余儀なくされる場合も少なくない。

この構成によれば、疑似ダイオード領域を含むので、大幅な設計変更を施すまでもなく、目的に応じた種々の端子間容量を容易に実現できる双方向ツェナーダイオードを提供できる。
すなわち、第１電極に電気的に接続されたダイオード領域には、カソードが第１電極と接続された第１ツェナーダイオードが形成されている。また、第２電極に電気的に接続されたダイオード領域には、カソードが第２電極と接続された第２ツェナーダイオードが形成されている。第１および第２ツェナーダイオードの各アノードは、半導体基板において共通に接続されている。このように、第１ツェナーダイオードと第２ツェナーダイオードとが、半導体基板を介して逆直列接続されているので、第１電極と第２電極との間に、双方向ツェナーダイオードが構成されている。

一方、第１電極および第２電極から電気的に分離された疑似ダイオード領域では、オープン状態とされ、電気的に動作し得ない疑似ツェナーダイオードが形成されている。すなわち、この構成によれば、第１および第２ツェナーダイオードにおける寄生容量は、端子間容量（第１電極および第２電極間の総容量）の増加に寄与するものの、疑似ダイオード領域における寄生容量は、端子間容量の増加に寄与することが殆どない。

したがって、端子間容量に寄与するダイオード領域と端子間容量に寄与しない疑似ダイオード領域との構成比率を調節することにより、予め定められた複数の拡散領域の範囲内において、端子間容量の値を調節できる。しかも、ダイオード領域および疑似ダイオード領域の各個数は、各拡散領域の配列パターンを変更することなく、複数の拡散領域に対する第１電極および第２電極の接続の有無によって調節できる。よって、大幅な設計変更を施すまでもなく、目的に応じた種々の端子間容量を容易に実現できる双方向ツェナーダイオードを提供できる。

Ｅ２：前記複数の拡散領域が、それぞれ、同一の面積および同一の深さで形成されている、Ｅ１に記載の双方向ツェナーダイオード。
この構成によれば、各拡散領域における寄生容量を全て等しくすることができる。そのため、より一層精確に端子間容量を調節することができる。
Ｅ３：前記複数の拡散領域が、行列状に形成されている、Ｅ１またはＥ２に記載の双方向ツェナーダイオード。

Ｅ４：前記複数の拡散領域が、行方向または列方向に沿って規則的に整列するように形成されている、Ｅ３に記載の双方向ツェナーダイオード。
Ｅ５：前記複数の拡散領域が、行方向に延びる長方形状に形成されている、Ｅ３またはＥ４に記載の双方向ツェナーダイオード。
Ｅ６：前記半導体基板の表面を覆う絶縁膜をさらに含み、前記絶縁膜には、前記ダイオード領域を選択的に露出させるコンタクト孔が形成されている、Ｅ１〜Ｅ５のいずれか一つに記載の双方向ツェナーダイオード。

この構成によれば、ダイオード領域において、第１電極および第２電極は、コンタクト孔内に入り込むように形成される。第１電極および第２電極は、ダイオード領域との間でオーミック接触を形成する。これにより、第１ツェナーダイオードおよび第２ツェナーダイオードが形成される。一方、疑似ダイオード領域において、第１電極および第２電極は、絶縁膜を挟んで当該疑似ダイオード領域と対向している。このようなコンタクト孔の有無は、製造工程におけるマスクのレイアウトで調節できる。よって、一つのマスクでコンタクト孔を形成してダイオード領域を形成するのと同時に、コンタクト孔を形成しない部分に疑似ダイオードを形成することができる。これにより、ダイオード領域および疑似ダイオード領域を、容易に形成できる。

Ｅ７：各前記コンタクト孔が、各前記ダイオード領域の幅よりも狭い幅で形成されている、Ｅ６に記載の双方向ツェナーダイオード。
この構成によれば、コンタクト孔内において拡散領域（ダイオード領域）のみに第１電極および第２電極を接続させることができるので、良好なコンタクトを得ることができる。

Ｅ８：前記第１電極が、前記複数の拡散領域を覆う複数の第１引出し電極を含み、前記第２電極が、前記複数の拡散領域を覆う複数の第２引出し電極を含み、前記第１引出し電極および前記第２引出し電極が、互いに噛み合う櫛歯形状に形成されている、Ｅ１〜Ｅ７のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、複数の第１引出し電極部および複数の第２引出し電極部が互いに噛み合う櫛歯形状に形成されているので、複数の拡散領域（ダイオード領域および疑似ダイオード領域）を効率的に配列できる。

Ｅ９：各前記第１引出し電極および各前記第２引出し電極が、各前記拡散領域の幅よりも広い幅で形成されている、Ｅ８に記載の双方向ツェナーダイオード。
この構成によれば、第１電極および第２電極と、ダイオード領域とを良好に接続することができる。
Ｅ１０：前記ダイオード領域および前記疑似ダイオード領域が、対称となるように配列されている、Ｅ１〜Ｅ９のいずれか一つに記載の双方向ツェナーダイオード。

この構成によれば、第１ツェナーダイオードの電気的特性と、第２ツェナーダイオードの電気的特性とを実質的に等しくすることができる。これにより、第１電極から第２電極に向けて流れる電流特性と、第２電極から第１電極に向けて流れる電流特性とを実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。

Ｅ１１：前記半導体基板が、一端および他端を含む矩形形状を有しており、前記第１電極および前記第２電極が、前記半導体基板の一端および他端における表面上にそれぞれ形成されている、Ｅ１〜Ｅ１０のいずれか一つに記載の双方向ツェナーダイオード。
Ｅ１２：前記半導体基板が、コーナー部を丸めた矩形形状を有している、Ｅ１１に記載の双方向ツェナーダイオード。

この構成によれば、双方向ツェナーダイオードチップの角部の欠け（チッピング）を抑制または防止できるので、外観不良の少ない双方向ツェナーダイオードを提供できる。
Ｅ１３：前記半導体基板が、ｐ型半導体基板であり、前記拡散領域が、ｎ型拡散領域である、Ｅ１〜Ｅ１２のいずれか一つに記載の双方向ツェナーダイオード。
この構成によれば、半導体基板がｐ型半導体基板であるので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、ｎ型の半導体基板は、抵抗率の面内ばらつきが大きいので、抵抗率の面内ばらつきの少ないエピタキシャル層を表面に形成し、このエピタキシャル層に不純物拡散層を形成してｐｎ接合を形成する必要がある。これに対して、ｐ型半導体基板は、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをｐ型半導体基板のいずれの箇所からも切り出すことができる。よって、ｐ型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。

１双方向ツェナーダイオード
２半導体基板
４素子形成面
８コーナー部
９第１電極
１０第２電極
１３ｎ^＋型拡散領域
１４ダイオード領域
１５疑似ダイオード領域
１６絶縁膜
１７コンタクト孔
１８孔内絶縁膜
２２第１引出し電極
２４第２引出し電極
Ｃキャパシタ
Ｃ_ｔ端子間容量
Ｄ１第１ツェナーダイオード
Ｄ２第２ツェナーダイオード
Ｄ３疑似ツェナーダイオード

Claims

素子領域を有する第１導電型の半導体基板と、
前記半導体基板の上に形成された第１電極と、
前記第１電極から間隔を空けて前記半導体基板の上に形成された第２電極と、
前記素子領域の中央部に集約されるように前記半導体基板の表面部に形成され、前記第１電極に電気的に接続された第２導電型の複数の第１拡散領域と、
前記素子領域の中央部に集約されるように前記第１拡散領域から間隔を空けて前記半導体基板の表面部に形成され、前記第２電極に電気的に接続された第２導電型の複数の第２拡散領域と、を含み、
前記第２電極は、平面視において前記素子領域を挟んで前記第１電極に対向しており、
前記素子領域の中央部において前記第１電極および前記第２電極の対向方向に交差する交差方向に沿って配列された複数の前記第１拡散領域および複数の前記第２拡散領域を含む中央拡散領域群を含み、
前記素子領域の中央部において前記中央拡散領域群に隣り合う領域に形成され、前記交差方向に沿って配列された複数の前記第１拡散領域および複数の前記第２拡散領域を含む補助拡散領域群を含む、双方向ツェナーダイオード。
前記交差方向に関して、前記補助拡散領域群は、前記中央拡散領域群の配列長さよりも小さい配列長さを有している、請求項１に記載の双方向ツェナーダイオード。
前記補助拡散領域群は、前記対向方向に関して、前記中央拡散領域群の中央部に対向している、請求項１または２に記載の双方向ツェナーダイオード。
前記補助拡散領域群は、前記対向方向に関して、前記中央拡散領域群の端部に対向している、請求項１または２に記載の双方向ツェナーダイオード。
複数の前記第１拡散領域は、それぞれ、平面視において前記第１電極および前記第２電極の対向方向に沿って延びる長方形に形成されており、
複数の前記第２拡散領域は、それぞれ、平面視において前記対向方向に沿って延びる長方形に形成されている、請求項１〜４のいずれか一項に記載の双方向ツェナーダイオード。
複数の前記第２拡散領域は、平面視において前記第１電極および前記第２電極の対向方向に交差する交差方向に複数の前記第１拡散領域に隣り合っている、請求項１〜５のいずれか一項に記載の双方向ツェナーダイオード。
前記第１電極は、複数の前記第１拡散領域をそれぞれ被覆する複数の第１引出し電極を含み、
前記第２電極は、複数の前記第２拡散領域をそれぞれ被覆する複数の第２引出し電極を含む、請求項１〜６のいずれか一項に記載の双方向ツェナーダイオード。
複数の前記第２引出し電極は、複数の前記第１引出し電極に沿って延びている、請求項７に記載の双方向ツェナーダイオード。
複数の前記第１引出し電極は、平面視において櫛歯形状に形成されており、
複数の前記第２引出し電極は、平面視において複数の前記第１引出し電極に噛み合う櫛
歯形状に形成されている、請求項７または８に記載の双方向ツェナーダイオード。
各前記第１引出し電極は、各前記第１拡散領域の幅よりも大きい幅を有しており、
各前記第２引出し電極は、各前記第２拡散領域の幅よりも大きい幅を有している、請求項７〜９のいずれか一項に記載の双方向ツェナーダイオード。
前記半導体基板および前記第１電極の間、ならびに、前記半導体基板および前記第２電極の間に介在するように前記半導体基板を被覆し、複数の前記第１拡散領域および複数の前記第２拡散領域を選択的に露出させる複数のコンタクト孔を有する絶縁膜をさらに含む、請求項１〜１０のいずれか一項に記載の双方向ツェナーダイオード。
複数の前記コンタクト孔は、複数の前記第１拡散領域の幅および複数の前記第２拡散領域の幅よりも小さい幅をそれぞれ有している、請求項１１に記載の双方向ツェナーダイオード。
複数の前記第２拡散領域は、平面視において複数の前記第１拡散領域の面積と等しい面積を有している、請求項１〜１２のいずれか一項に記載の双方向ツェナーダイオード。
複数の前記第２拡散領域は、平面視において複数の前記第１拡散領域の周囲長と等しい周囲長を有している、請求項１〜１３のいずれか一項に記載の双方向ツェナーダイオード。
複数の前記第２拡散領域は、平面視において複数の前記第１拡散領域に対して対称な配列で形成されている、請求項１〜１４のいずれか一項に記載の双方向ツェナーダイオード。
複数の前記第１拡散領域および複数の前記第２拡散領域から間隔を空けて前記半導体基板の表面部に形成され、前記第１電極および前記第２電極から電気的に分離された疑似ダイオード領域をさらに含む、請求項１〜１５のいずれか一項に記載の双方向ツェナーダイオード。
前記第１導電型は、ｐ型であり、
前記第２導電型は、ｎ型である、請求項１〜１６のいずれか一項に記載の双方向ツェナーダイオード。