JP7121570B2 - 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 - Google Patents

双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 Download PDF

Info

Publication number
JP7121570B2
JP7121570B2 JP2018135188A JP2018135188A JP7121570B2 JP 7121570 B2 JP7121570 B2 JP 7121570B2 JP 2018135188 A JP2018135188 A JP 2018135188A JP 2018135188 A JP2018135188 A JP 2018135188A JP 7121570 B2 JP7121570 B2 JP 7121570B2
Authority
JP
Japan
Prior art keywords
impurity region
electrode film
thickness
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018135188A
Other languages
English (en)
Other versions
JP2020013888A (ja
Inventor
貴博 荒川
順也 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018135188A priority Critical patent/JP7121570B2/ja
Priority to US16/510,344 priority patent/US10957803B2/en
Publication of JP2020013888A publication Critical patent/JP2020013888A/ja
Application granted granted Critical
Publication of JP7121570B2 publication Critical patent/JP7121570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、双方向ツェナーダイオードおよびその製造方法に関する。
過渡電圧、ＥＳＤ(Electrostatic Discharge)、ノイズ等を吸収する素子としてＴＶＳ（Transient Voltage Suppressor：過渡電圧抑制）素子が知られている。ＴＶＳ素子は、種々のデバイスで構成され得るが、一般的には、一対のダイオードが逆直列に接続されたものが採用される。その一例が特許文献１に開示されている。
特許文献１には、ｎ＋型の基板と、基板の表層部に形成されたｐ－層と、ｐ－層の表層部に形成されたｐ＋層と、ｐ＋層の表層部に形成されたｎ＋層とを含むｎｐｐｎ積層構造のダイオードが開示されている。
米国特許第６，０１５，９９９号明細書
一対のダイオードが逆直列に接続された構成のＴＶＳ素子には、その電気的特性として、逆方向降伏電圧ＶＢＲ、逆方向スタンドオフ電圧Ｖｒｗｍ、ピークパルス電力Ｐｐｋ（＝制限電圧ＶＣＬ×ピークパルス電流Ｉｐｐ）流等の種々のパラメータが存在する。
ここで、本発明者らは、特許文献１に記載のｎｐｐｎ積層構造とは異なり、一対のツェナーダイオードが逆直列に接続された双方向ツェナーダイオードをＴＶＳ素子として、基板の表面部に作り込むことを検討している。
このような背景のもと、本発明の目的は、従来に比べて優れた電気的特性（特に、ピークパルス電力Ｐｐｋ）を達成できる双方向ツェナーダイオードおよびその製造方法を提供することである。
本発明の一実施形態に係る双方向ツェナーダイオードは、基板と、前記基板の表面部に形成された第１導電型のベース領域と、前記ベース領域に形成された第２導電型の第１不純物領域と、前記第１不純物領域から間隔を空けて前記ベース領域に形成された第２導電型の第２不純物領域と、前記基板の表面上に形成された絶縁層と、前記第１不純物領域に電気的に接続されるように、前記絶縁層上に配置された第１電極膜と、前記第２不純物領域に電気的に接続されるように、前記絶縁層上に配置された第２電極膜とを含み、前記絶縁層上には、前記第１電極膜と前記第２電極膜とで挟まれた領域であり、１以上のアスペクト比Ａを有する部分を含む電極間領域が形成されている。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第１電極膜は、前記基板の表面に沿う方向において前記第１不純物領域から離れて配置された第１パッド部と、前記第１パッド部から前記第１不純物領域の上方領域に延びる第１配線部とを含み、前記第１配線部は、前記第１パッド部との接続部において最も大きな幅Ｗ１を有していてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第１配線部は、前記第１パッド部との接続部から前記第１配線部の先端部に向かって先細りとなる形状で形成されていてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第１配線部の前記第１パッド部との接続部における幅Ｗ１は、前記第１配線部の先端部の幅Ｗ１´の２倍以上であってもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第２電極膜は、前記基板の表面に沿う方向において前記第２不純物領域から離れて配置された第２パッド部と、前記第２パッド部から前記第２不純物領域の上方領域に延びる第２配線部とを含み、前記第２配線部は、前記第２パッド部との接続部において最も大きな幅Ｗ２を有していてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第２配線部は、前記第２パッド部との接続部から前記第２配線部の先端部に向かって先細りとなる形状で形成されていてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第２配線部の前記第２パッド部との接続部における幅Ｗ２は、前記第２配線部の先端部の幅Ｗ２´の２倍以上であってもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第１電極膜の厚さＴ１および前記第２電極膜の厚さＴ２が、３μｍ～５μｍであり、前記電極間領域のアスペクト比Ａを有する部分における前記第１電極膜と前記第２電極膜との距離Ｄは、０．５μｍ～５μｍであってもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第１電極膜および前記第２電極膜が、ＡｌＣｕからなっていてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記絶縁層は、前記第１不純物領域を露出させる第１コンタクト孔を有し、前記第１コンタクト孔を介して前記第１電極膜が前記第１不純物領域に接続されており、前記絶縁層は、前記第１コンタクト孔を区画する第１の厚さＴ３を有する第１部分と、前記第１部分を取り囲むように配置され、前記第１の厚さＴ３よりも大きな第２の厚さＴ４を有する第２部分とを含んでいてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記絶縁層は、前記第１部分と前記第２部分との間に配置され、前記第１の厚さＴ３よりも小さな第３の厚さＴ５を有する第３部分を含んでいてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記絶縁層は、前記第２不純物領域を露出させる第２コンタクト孔を有し、前記第２コンタクト孔を介して前記第２電極膜が前記第２不純物領域に接続されており、前記絶縁層は、前記第２コンタクト孔を区画する第４の厚さＴ６を有する第４部分と、前記第４部分を取り囲むように配置され、前記第４の厚さＴ６よりも大きな第５の厚さＴ７を有する第５部分とを含んでいてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記絶縁層は、前記第４部分と前記第５部分との間に配置され、前記第４の厚さＴ６よりも小さな第６の厚さＴ８を有する第６部分を含んでいてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、複数の前記第１不純物領域および複数の前記第２不純物領域が、所定の配列方向に沿って交互に配列されていてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードは、前記第１電極膜に接続され、溝で区画された複数の第１凸部が形成された表面を有する第１外部電極と、前記第２電極膜に接続され、溝で区画された複数の第２凸部が形成された表面を有する第２外部電極とを含んでいてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記複数の第１凸部および前記複数の第２凸部は、それぞれ、千鳥状に配列されていてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードの製造方法は、第１導電型のベース領域が形成された表面部を有する基板の前記ベース領域に、第２導電型の不純物を注入し、熱処理することによって、互いに間隔を空けた第１不純物領域および第２不純物領域を形成する工程と、前記基板の表面上に絶縁層を形成する工程と、前記第１不純物領域および前記第２不純物領域に電気的に接続されるように、前記絶縁層上に電極膜を形成する工程と、前記電極膜をドライエッチングすることによって、前記電極膜を、前記第１不純物領域に電気的に接続された第１電極膜と、前記第２不純物領域に電気的に接続された第２電極膜とを含む電極パターンに形成する工程とを含み、前記電極パターンは、前記第１電極膜と前記第２電極膜とで挟まれた領域であり、１以上のアスペクト比Ａを有する部分を含む電極間領域を有している。
本発明の一実施形態に係る双方向ツェナーダイオードによれば、電極間領域が１以上のアスペクト比を有する部分を含むことから、第１電極膜および第２電極膜として、比較的厚膜な電極膜が形成されている。これにより、第１電極膜および第２電極膜の抵抗値を抑制し、これらの電極膜に大きな電流を流すことができる。その結果、双方向ツェナーダイオードのピークパルス電流Ｉｐｐを高くできるので、優れたピークパルス電力Ｐｐｋを達成することができる。
図１は、本発明の一実施形態に係る双方向ツェナーダイオードの模式的な斜視図である。 図２は、図１の双方向ツェナーダイオードの平面図である。 図３Ａは、図２のIIIＡ－IIIＡ線に沿う縦断面図である。 図３Ｂは、図２のIIIＢ－IIIＢ線に沿う縦断面図である。 図４は、図３ＡのIV－IV線に沿う横断面図である。 図５は、図４の要部拡大図である。 図６は、図５のVI－VI線に沿う縦断面図である。 図７は、図１の双方向ツェナーダイオードの製造工程の一例を説明するためのフローチャートである。 図８Ａは、図１の双方向ツェナーダイオードの製造工程の一部を示す図である。 図８Ｂは、図８Ａの次の工程を示す図である。 図８Ｃは、図８Ｂの次の工程を示す図である。 図８Ｄは、図８Ｃの次の工程を示す図である。 図８Ｅは、図８Ｄの次の工程を示す図である。 図８Ｆは、図８Ｅの次の工程を示す図である。 図８Ｇは、図８Ｆの次の工程を示す図である。 図８Ｈは、図８Ｇの次の工程を示す図である。 図９は、サージイミュニティ試験における電流サージ波形を示す図である。 図１０は、サージイミュニティ試験における電圧サージ波形を示す図である。 図１１は、ピークパルス電流（Ｉｐｐ）と制限電圧（ＶＣＬ）との関係を示す図である。 図１２は、図１の双方向ツェナーダイオードの変形例を示す図である。 図１３は、図１の双方向ツェナーダイオードの変形例を示す図である。 図１４は、図１の双方向ツェナーダイオードの変形例を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る双方向ツェナーダイオード１の模式的な斜視図である。図２は、図１の双方向ツェナーダイオード１の平面図である。図３Ａは、図２のIIIＡ－IIIＡ線に沿う縦断面図である。図３Ｂは、図２のIIIＢ－IIIＢ線に沿う縦断面図である。図４は、図３ＡのIV－IV線に沿う横断面図である。なお、図１では、第１外部電極７および第２外部電極８の凹凸表面を省略している。また、図３Ｂでは、明瞭性の観点から、第１不純物領域群９および第２不純物領域群１０の数を少なくして表している。
双方向ツェナーダイオード１は、略直方体形状の基板２を含む。基板２は、シリコン基板であってもよい。基板２の長手方向に沿う長辺の長さＬ１は、たとえば０．４ｍｍ～２ｍｍである。短手方向に沿う短辺の長さＬ２は、たとえば０．２ｍｍ～２ｍｍである。基板２の厚さＴは、たとえば０．１ｍｍ～０．５ｍｍである。基板２のサイズをかかるサイズとすることにより、双方向ツェナーダイオード１をいわゆるチップ部品として構成することができるから、多種の用途に適用できる。
基板２は、第１面３と、その反対側に位置する第２面４と、第１面３および第２面４を接続する第３面５とを有している。基板２の第１面３および第２面４は、それらの法線方向から見た平面視（以下、単に「平面視」という。）において長方形状に形成されている。基板２の第１面３、第２面４および第３面５は、それぞれ、基板２の表面、裏面および側面と称されてもよい。また、第３面５は、この実施形態では、基板２が平面視長方形状に形成されている関係上、基板２の長手方向に対向する１対の面と、基板２の短手方向に対向する１対の面との合計４つの面に区画されている。一方で、第３面５は、たとえば、基板２が平面視円形、平面視楕円形、または平面視長方形であっても各角部が面取りされている場合には、図１とは異なり、明確に複数の面に区画されていなくてもよい。
図３Ａおよび図３Ｂを参照して、基板２には、基板２の第１面３から露出するようにｐ型のベース領域６が形成されている。この実施形態では、基板２の第１面３から第２面４までの基板２の厚さ方向全体に亘ってｐ型不純物が導入されている。これにより、ベース領域６が基板２の全域に形成されており、かつ、基板２がｐ型基板と見なせる態様とされている。基板２の比抵抗は、ｐ型不純物の導入によって５ｍΩ・ｃｍ程度とされていてもよい。
基板２の第１面３上には第１外部電極７と、第２外部電極８とが配置されている。第１外部電極７は、基板２の長手方向の一方側端部に配置されている。第２外部電極８は、基板２の長手方向の他方側端部に配置されている。
図３Ａ、図３Ｂおよび図４を参照して、第１外部電極７と第２外部電極８との間においてベース領域６の表面部には、第１外部電極７および第２外部電極８に電気的に接続される、複数（この実施形態では６つ）の第１不純物領域群９と、複数（この実施形態では６つ）の第２不純物領域群１０とが形成されている。
第１不純物領域群９は、基板２の長手方向に沿って延びるように設けられており、基板２の長手方向に沿って間隔を空けて配列された複数（この実施形態では２つ）のｎ型の第１不純物領域１１を含む。第２不純物領域群１０は、第１不純物領域群９に対して平行に延びるように設けられており、基板２の長手方向に沿って間隔を空けて配列された複数（本実施形態では２つ）のｎ型の第２不純物領域１２を含む。第１不純物領域群９および第２不純物領域群１０は、基板２の短手方向に沿って交互に配列されており、全体としてストライプ状をなしている。
第１不純物領域１１および第２不純物領域１２は、基板２の短手方向に隣接するように配列されている。したがって、第１不純物領域１１および第２不純物領域１２も基板２の短手方向に沿って交互に配列されている。このように、基板２の第１面３には、第１不純物領域１１および第２不純物領域１２が、１２行２列の行列状に整列して配列されている。
図４において上側から順に第１行目、第２行目・・・第１２行目と定義し、左側から順に第１列目、第２列目と定義すると、第１不純物領域群９が偶数行に設けられており、第２不純物領域群１０が奇数行に設けられている。各第１不純物領域群９において、第１不純物領域１１は、第１列目および第２列目に一つずつ配置されている。同様に、各第２不純物領域群１０において、第２不純物領域１２は、第１列目および第２列目に一つずつ配置されている。
第１不純物領域１１および第２不純物領域１２は、同一の深さおよび同一のｎ型不純物濃度で形成されていてもよい。第１不純物領域１１および第２不純物領域１２の各ｎ型不純物濃度は、たとえば１．０×１０１９ｃｍ－３～１．０×１０２１ｃｍ－３であってもよい。第１不純物領域１１および第２不純物領域１２は、いずれも、図４に示す平面視で同一形状および同一面積で形成されている。第１不純物領域１１および第２不純物領域１２は、平面視で基板２の長手方向に延び、四隅が切除された長方形状（角が丸められた長方形状）に形成されている。
第１不純物領域１１は、ベース領域６との間でｐｎ接合を形成している。第１不純物領域１１およびベース領域６のｐｎ接合部によって、第１ツェナーダイオードＤ１が形成されている。一方、第２不純物領域１２は、ベース領域６との間でｐｎ接合を形成している。第２不純物領域１２およびベース領域６のｐｎ接合部によって、第２ツェナーダイオードＤ２が形成されている。第１ツェナーダイオードＤ１および第２ツェナーダイオードＤ２は、ベース領域６を介して逆直列に接続されている。第１不純物領域１１および第２不純物領域１２は、第１不純物領域１１とベース領域６とのｐｎ接合部から拡がる空乏層と、第２不純物領域１２とベース領域６とのｐｎ接合部から拡がる空乏層とが重ならないように間隔を空けて形成されている。
基板２の第１面３には、表面絶縁膜１３が形成されている。表面絶縁膜１３は、基板２の第１面３のほぼ全域を被覆している。したがって、表面絶縁膜１３は、平面視において基板２の第１面３に整合する四角形状に形成されている。表面絶縁膜１３は、酸化膜（ＳｉＯ２膜）および窒化膜（ＳｉＮ膜）のいずれか一方または双方を含んでいてもよい。また、表面絶縁膜１３は、たとえば、０．１μｍ～２μｍの厚さを有していてもよい。
表面絶縁膜１３には、第１不純物領域１１を露出させる第１コンタクト孔１４と、第２不純物領域１２を露出させる第２コンタクト孔１５とが形成されている。
表面絶縁膜１３の上には、第１電極膜１６および第２電極膜１７が互いに間隔を空けて形成されている。
第１電極膜１６は、第１パッド部１８と、複数の第１配線部１９とを一体的に含む。第１パッド部１８は、平面視略長方形状に形成されており、基板２の長手方向の一方側端部に配置されている。複数の第１配線部１９は、それぞれ、複数の第１不純物領域群９を一対一対応で被覆するように、基板２の長手方向に沿って第１パッド部１８から第２パッド部２０へ向かって直線状に引き出されている。各第１配線部１９は、第１不純物領域１１の幅よりも広く形成されている。第１配線部１９は、表面絶縁膜１３上から第１コンタクト孔１４に入り込み、第１不純物領域１１との間でオーミック接触を形成している。
第２電極膜１７は、第２パッド部２０と、複数の第２配線部２１とを一体的に含む。第２パッド部２０は、平面視略長方形状に形成されており、基板２の長手方向の他方側端部に配置されている。複数の第２配線部２１は、それぞれ、複数の第２不純物領域群１０を一対一対応で被覆するように、基板２の長手方向に沿って第２パッド部２０から第１パッド部１８へ向かって直線状に引き出されている。各第２配線部２１は、第２不純物領域１２の幅よりも広く形成されている。第２配線部２１は、表面絶縁膜１３上から第２コンタクト孔１５に入り込み、第２不純物領域１２との間でオーミック接触を形成している。
第１配線部１９および第２配線部２１は、互いに噛み合う櫛歯状に形成されている。第１配線部１９および第２配線部２１は、それらの周縁部を縁取る本発明の電極間領域の一例としてのスリット２２によって電気的に絶縁されている。第１電極膜１６および第２電極膜１７は、その電極材料として、Ａｌを含む材料が適用されてもよい。そのような材料としては、たとえば、ＡｌＣｕ、ＡｌＳｉＣｕ等が挙げられるが、ピークパルス電流Ｉｐｐを高くする観点から、ＡｌＣｕが好ましい。
表面絶縁膜１３の上には、絶縁層２３が形成されている。絶縁層２３は、第１電極膜１６および第２電極膜１７を被覆している。絶縁層２３は、表面絶縁膜１３側からこの順に積層された第１絶縁膜２４および第２絶縁膜２５を含む。第１絶縁膜２４は、たとえば、酸化膜（ＳｉＯ２膜）および窒化膜（ＳｉＮ膜）のいずれか一方または双方を含んでいてもよい。第２絶縁膜２５は、たとえば、ポリイミド等の絶縁性樹脂を含んでいてもよい。また、絶縁層２３は、たとえば、１μｍ～１０μｍの厚さを有していてもよい。この実施形態では、たとえば、第１絶縁膜２４の厚さが０．５μｍ～２μｍであり、第２絶縁膜２５の厚さが０．５μｍ～８μｍであってもよい。
絶縁層２３には、第１開口２６および第２開口２７が形成されている。第１開口２６は、第１電極膜１６の第１パッド部１８を露出させている。第２開口２７は、第２電極膜１７のパッド部２０を露出させている。
第１開口２６内には、第１外部電極７が形成されている。第１外部電極７は、第１開口２６内において第１電極膜１６に電気的に接続されている。これにより、第１外部電極７は、第１電極膜１６を介して各第１不純物領域１１と電気的に接続されている。また、第１外部電極７は、双方向ツェナーダイオード１をフリップチップ実装するときの端子として機能するので、第１外部端子と称されてもよい。
第１外部電極７は、絶縁層２３から突出するように形成されている。また、第１外部電極７は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第１電極膜１６側からこの順に積層されたＮｉ膜、Ｐｄ膜、Ａｕ膜を含んでいてもよい。
第２開口２７内には、第２外部電極８が形成されている。第２外部電極８は、第２開口２７内において第２電極膜１７に電気的に接続されている。これにより、第２外部電極８は、第２電極膜１７を介して各第２不純物領域１２と電気的に接続されている。また、第２外部電極８は、双方向ツェナーダイオード１をフリップチップ実装するときの端子として機能するので、第２外部端子と称されてもよい。
第２外部電極８は、絶縁層２３から突出するように形成されている。また、第２外部電極８は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第２電極膜１７側からこの順に積層されたＮｉ膜、Ｐｄ膜、Ａｕ膜を含んでいてもよい。
図２、図３Ａおよび図３Ｂを参照して、第１外部電極７は、平面視において、基板２の短手方向に沿って長手な略長方形状に形成されている。第１外部電極７は、基板２の角部に配置される角部が面取りされることによって、当該１対の角部に、基板２の角部に対向するコーナ面２８を有している。また、第１外部電極７は、基板２の長手方向に沿う対称軸Ａに対して線対称となる形状に形成されている。
第１外部電極７の表面には、第１平坦部２９と、複数の第１凸部３０とが設けられている。第１平坦部２９は、第１外部電極７の表面が平坦に形成された部分であり、第１外部電極７の一対のコーナ面２８（角部）のうち、一方のコーナ面２８の近傍に設けられている。この実施形態では、第１平坦部２９は、平面視四角形状に形成されている。
複数の第１凸部３０は、第１外部電極７の第１平坦部２９の周囲に設けられており、第１外部電極７の表面の第１平坦部２９以外の領域に起伏を形成している。この実施形態では、各第１凸部３０は、平面視四角形状に形成されている。複数の第１凸部３０は、第１平坦部２９よりも小さい表面積で形成されている。この実施形態では、複数の第１凸部３０は、第１外部電極７の表面に形成された第１溝３１によって、千鳥状配列に区画されている。
図２、図３Ａおよび図３Ｂを参照して、第２外部電極８は、平面視において、基板２の短手方向に沿って長手な略長方形状に形成されている。第２外部電極８は、基板２の角部に配置される角部が面取りされることによって、当該１対の角部に、基板２の角部に対向する第１コーナ面３２および第２コーナ面３３を有している。この実施形態では、第２コーナ面３３の幅（面取り量）が第１コーナ面３２の幅（面取り量）よりも大きくなっている（たとえば、５～１０倍）。これにより、第２外部電極８は、基板２の長手方向に沿う対称軸Ａに対して非線対称となる形状に形成されている。また、第２コーナ面３３の幅が比較的大きい場合、たとえば図２のように、第２コーナ面３３の幅と、第２コーナ面３３に連続する基板２の長手方向に沿う辺の長さとが略同じである場合、第２外部電極８の形状は、基板２の短手方向に沿って長手な略五角形状と表現してもよい。
第２外部電極８の表面には、第２平坦部３４と、複数の第２凸部３５とが設けられている。第２平坦部３４は、第２外部電極８の表面が平坦に形成された部分であり、第２外部電極８の一対のコーナ面３２，３３（角部）のうち、第２コーナ面３３の近傍に設けられている。これにより、第１外部電極７の第１平坦部２９および第２外部電極８の第２平坦部３４は、基板２の対角関係にある角部に配置されている。また、この実施形態では、第２平坦部３４は、平面視において、第２コーナ面３３に沿う辺を底辺とする二等辺三角形（より具体的には、直角二等辺三角形）状に形成されている。
複数の第２凸部３５は、第２外部電極８の第２平坦部３４の周囲に設けられており、第２外部電極８の表面の第２平坦部３４以外の領域に起伏を形成している。この実施形態では、各第２凸部３５は、平面視四角形状に形成されている。複数の第２凸部３５は、第２平坦部３４よりも小さい表面積で形成されている。この実施形態では、複数の第２凸部３５は、第２外部電極８の表面に形成された第２溝３６によって、千鳥状配列に区画されている。
このような第１外部電極７および第２外部電極８によれば、第１外部電極７および第２外部電極８の各表面に向けて光が照射されると、第１凸部３０および第１溝３１によって構成される凹凸面、ならびに、第２凸部３５および第２溝３６によって構成される凹凸面によって、その光を良好に乱反射させることができる。これにより、第１外部電極７および第２外部電極８を良好に確認できるので、双方向ツェナーダイオード１の表裏判定を容易に行うことができる。
また、電気テストを実施する際には、プローブの先端部を第１外部電極７および第２外部電極８の第１平坦部２９および第２平坦部３４に押し当てることができるから、双方向ツェナーダイオード１の電気的特性を良好に測定できる。しかも、第１平坦部２９および第２平坦部３４が互いに対角関係の位置にあり、基板２の表面領域において比較的距離が離れているので、プローブによる電気テストを効率よく行うことができる。
また、第１外部電極７が線対称形状であり、第２外部電極８が非線対称形状であることから、第１外部電極７と第２外部電極８とを簡単に判別することができる。
また、第１外部電極７および第２外部電極８の各表面に設けられた凹凸によって、第１外部電極７および第２外部電極８の各表面の表面積を増加させることができる。これにより、双方向ツェナーダイオード１を半田等の接合材を介して実装基板に実装する際に、第１外部電極７および第２外部電極８の各表面と接合材との接触面積を増加させることができる。よって、双方向ツェナーダイオード１を実装基板に良好に実装できる。
さらに、第１外部電極７および第２外部電極８の各表面に設けられた凹凸によって、電気テスト時のプローブの先端部の絶縁異物が、第１外部電極７および第２外部電極８の表面に付着することを抑制することもできる。
また、図４を参照して、第１電極膜１６の第１パッド部１８および第２電極膜１７の第２パッド部２０は、それぞれ、第１外部電極７および第２外部電極８の平面形状に一致する平面形状を有している。
すなわち、第１パッド部１８は、平面視において、基板２の短手方向に沿って長手な略長方形状に形成されている。第１パッド部１８は、基板２の角部に配置される角部が面取りされることによって、当該１対の角部に、基板２の角部に対向するコーナ面３７を有している。また、第１パッド部１８は、基板２の長手方向に沿う対称軸Ａに対して線対称となる形状に形成されている。
第１パッド部１８の表面には、第１平坦部３８と、複数の第１凸部３９とが設けられている。第１平坦部３８は、第１パッド部１８の表面が平坦に形成された部分であり、第１パッド部１８の一対のコーナ面３７（角部）のうち、一方のコーナ面３７の近傍に設けられている。この実施形態では、第１平坦部３８は、平面視四角形状に形成されている。
複数の第１凸部３９は、第１パッド部１８の第１平坦部３８の周囲に設けられており、第１パッド部１８の表面の第１平坦部３８以外の領域に起伏を形成している。この実施形態では、各第１凸部３９は、平面視四角形状に形成されている。複数の第１凸部３９は、第１平坦部３８よりも小さい表面積で形成されている。この実施形態では、複数の第１凸部３９は、第１パッド部１８の表面に形成された第１溝４０によって、千鳥状配列に区画されている。
また、第２パッド部２０は、平面視において、基板２の短手方向に沿って長手な略長方形状に形成されている。第２パッド部２０は、基板２の角部に配置される角部が面取りされることによって、当該１対の角部に、基板２の角部に対向する第１コーナ面４１および第２コーナ面４２を有している。この実施形態では、第２コーナ面４２の幅（面取り量）が第１コーナ面４１の幅（面取り量）よりも大きくなっている（たとえば、５～１０倍）。これにより、第２パッド部２０は、基板２の長手方向に沿う対称軸Ａに対して非線対称となる形状に形成されている。また、第２コーナ面４２の幅が比較的大きい場合、たとえば図４のように、第２コーナ面４２の幅と、第２コーナ面４２に連続する基板２の長手方向に沿う辺の長さとが略同じである場合、第２パッド部２０の形状は、基板２の短手方向に沿って長手な略五角形状と表現してもよい。
第２パッド部２０の表面には、第２平坦部４３と、複数の第２凸部４４とが設けられている。第２平坦部４３は、第２パッド部２０の表面が平坦に形成された部分であり、第２パッド部２０の一対のコーナ面３２，３３（角部）のうち、第２コーナ面４２の近傍に設けられている。これにより、第１パッド部１８の第１平坦部３８および第２パッド部２０の第２平坦部４３は、基板２の対角関係にある角部に配置されている。また、この実施形態では、第２平坦部４３は、平面視において、第２コーナ面４２に沿う辺を底辺とする二等辺三角形（より具体的には、直角二等辺三角形）状に形成されている。
複数の第２凸部４４は、第２パッド部２０の第２平坦部４３の周囲に設けられており、第２パッド部２０の表面の第２平坦部４３以外の領域に起伏を形成している。この実施形態では、各第２凸部４４は、平面視四角形状に形成されている。複数の第２凸部４４は、第２平坦部４３よりも小さい表面積で形成されている。この実施形態では、複数の第２凸部４４は、第２パッド部２０の表面に形成された第２溝４５によって、千鳥状配列に区画されている。
図１、図３Ａおよび図３Ｂを参照して、基板２の第３面５には、絶縁膜４６が形成されている。絶縁膜４６は、たとえば、酸化膜（ＳｉＯ２膜）および窒化膜（ＳｉＮ膜）のいずれか一方または双方を含んでいてもよい。絶縁膜４６は、基板２の第３面５の全域を一体的に被覆している。一方、基板２の第２面４は、この実施形態では絶縁膜４６から露出しているが、絶縁膜４６で被覆されていてもよい（図示なし）。また、絶縁膜４６は、たとえば、０．１μｍ～２μｍの厚さを有していてもよい。
図５は、図４の要部拡大図である。図６は、図５のVI－VI線に沿う縦断面図である。なお、図５および図６では、第１外部電極７、第２外部電極８および絶縁層２３が省略されている。
次に、図５および図６を参照して、第１電極膜１６、第２電極膜１７、表面絶縁膜１３等の形状について、より詳細な説明を加える。
まず、図６を参照して、表面絶縁膜１３は、第１コンタクト孔１４の周囲において、互いに異なる厚さを有する第１部分４７、第２部分４８および第３部分４９を含む。
第１部分４７は、部分的に、基板２の第１面３に対して基板２に埋め込まれるように形成されている。この実施形態では、第１部分４７の厚さ方向略半分が基板２に埋め込まれ、残りの半分が、基板２の第１面３上に形成されている。また、第１部分４７は、第１コンタクト孔１４を区画している。第１コンタクト孔１４は、第１部分４７において、表面絶縁膜１３の表面から基板２へ向かって先細りとなるテーパ状に形成されている。また、第１部分４７は、第１の厚さＴ３を有しており、その厚さＴ３は、たとえば、０．２μｍ～１μｍであってもよい。
第２部分４８は、その全体が、基板２の第１面３上に形成されている。第２部分４８は、第１コンタクト孔１４の近傍に配置された第１部分４７および第３部分４９を除く、表面絶縁膜１３の大部分を占める部分である。第１コンタクト孔１４の周囲においては、第２部分４８は、第１部分４７を取り囲むように形成されている。また、第２部分４８は、第１の厚さＴ３よりも大きな第２の厚さＴ４を有しており、その厚さＴ４は、たとえば、０．５μｍ～２μｍであってもよい。
第３部分４９は、第１部分４７と同様に、部分的に、基板２の第１面３に対して基板２に埋め込まれるように形成されている。この実施形態では、第１部分４７の厚さ方向略半分が基板２に埋め込まれ、残りの半分が、基板２の第１面３上に形成されている。第３部分４９は、第１部分４７と第２部分４８との間に配置されている。つまり、第１部分４７を取り囲むように第３部分４９が形成され、第３部分４９を取り囲むように第２部分４８が形成されている。第１部分４７と第２部分４８とは、第３部分４９によって接続されている。また、第３部分４９は、第１の厚さＴ３よりも小さな第３の厚さＴ５を有しており、その厚さＴ５は、たとえば、０．１μｍ～０．５μｍであってもよい。
このように、第１部分４７と第２部分４８との間に膜厚差があることから、この膜厚差に起因して、表面絶縁膜１３には、第１コンタクト孔１４の周囲に凹部５０が形成されている。凹部５０の底面５２は第１部分４７で構成され、凹部５０の側面５１は第２部分４８で構成されている。第３部分４９は、凹部５０の底面５２の一部を構成していてもよい。
凹部５０の側面５１は、この実施形態では、表面絶縁膜１３の表面から基板２へ向かって先細りとなるテーパ状に形成されている。
また、凹部５０の底面５２には、第１部分４７と第３部分４９との膜厚差に起因する段差が、第１部分４７と第３部分４９との境界部に形成されていてもよい。また、凹部５０の底面５２において、第１部分４７と第３部分４９との境界部は、第１部分４７から第３部分４９へ向かって裾広がりとなる傾斜面５３であってもよい。この傾斜面５３は、表面絶縁膜１３の裏面側（基板２に接する側）にも形成されており、これにより、第１部分４７と第３部分４９との境界部は、第１コンタクト孔１４から離れるに従って厚さが連続的に小さくなる部分であってもよい。
また、表面絶縁膜１３は、第２コンタクト孔１５の周囲において、互いに異なる厚さを有する第４部分５４、第５部分５５および第６部分５６を含む。
第４部分５４は、部分的に、基板２の第１面３に対して基板２に埋め込まれるように形成されている。この実施形態では、第４部分５４の厚さ方向略半分が基板２に埋め込まれ、残りの半分が、基板２の第１面３上に形成されている。また、第４部分５４は、第２コンタクト孔１５を区画している。第２コンタクト孔１５は、第４部分５４において、表面絶縁膜１３の表面から基板２へ向かって先細りとなるテーパ状に形成されている。また、第４部分５４は、第４の厚さＴ６を有しており、その厚さＴ６は、たとえば、０．２μｍ～１μｍであってもよい。
第５部分５５は、その全体が、基板２の第１面３上に形成されている。第５部分５５は、第２コンタクト孔１５の近傍に配置された第４部分５４および第６部分５６を除く、表面絶縁膜１３の大部分を占める部分であり、前述の第２部分４８と共有する部分を含んでいてもよい。第２コンタクト孔１５の周囲においては、第５部分５５は、第４部分５４を取り囲むように形成されている。また、第５部分５５は、第４の厚さＴ６よりも大きな第５の厚さＴ７を有しており、その厚さＴ７は、たとえば、０．５μｍ～２μｍであってもよい。
第６部分５６は、第４部分５４と同様に、部分的に、基板２の第１面３に対して基板２に埋め込まれるように形成されている。この実施形態では、第４部分５４の厚さ方向略半分が基板２に埋め込まれ、残りの半分が、基板２の第１面３上に形成されている。第６部分５６は、第４部分５４と第５部分５５との間に配置されている。つまり、第４部分５４を取り囲むように第６部分５６が形成され、第６部分５６を取り囲むように第５部分５５が形成されている。第４部分５４と第５部分５５とは、第６部分５６によって接続されている。また、第６部分５６は、第４の厚さＴ６よりも小さな第６の厚さＴ８を有しており、その厚さＴ８は、たとえば、０．１μｍ～０．５μｍであってもよい。
このように、第４部分５４と第５部分５５との間に膜厚差があることから、この膜厚差に起因して、表面絶縁膜１３には、第２コンタクト孔１５の周囲に凹部５７が形成されている。凹部５７の底面５９は第４部分５４で構成され、凹部５７の側面５８は第５部分５５で構成されている。第６部分５６は、凹部５７の底面５９の一部を構成していてもよい。
凹部５７の側面５８は、この実施形態では、表面絶縁膜１３の表面から基板２へ向かって先細りとなるテーパ状に形成されている。
また、凹部５７の底面５９には、第４部分５４と第６部分５６との膜厚差に起因する段差が、第４部分５４と第６部分５６との境界部に形成されていてもよい。また、凹部５７の底面５９において、第４部分５４と第６部分５６との境界部は、第４部分５４から第６部分５６へ向かって裾広がりとなる傾斜面６０であってもよい。この傾斜面６０は、表面絶縁膜１３の裏面側（基板２に接する側）にも形成されており、これにより、第４部分５４と第６部分５６との境界部は、第２コンタクト孔１５から離れるに従って厚さが連続的に小さくなる部分であってもよい。
また、第１不純物領域１１は、図６を参照して、表面絶縁膜１３の第１部分４７、第３部分４９および第２部分４８に跨る大きさで形成されており、第１部分４７、第３部分４９および第２部分４８を下側から覆っている。一方、第２不純物領域１２は、図６を参照して、表面絶縁膜１３の第４部分５４、第６部分５６および第５部分５５に跨る大きさで形成されており、第４部分５４、第６部分５６および第５部分５５を下側から覆っている。
次に、図５を参照して、第１電極膜１６の第１配線部１９は、第１パッド部１８との接続部６１から第２パッド部２０に向かって先細りとなる形状で形成されている。これにより、第１配線部１９は、第１パッド部１８との接続部６１において最も大きな幅Ｗ１を有しており、先端部６２において最も小さな幅Ｗ１´を有している。つまり、第１配線部１９の幅は、接続部６１から先端部６２に向かうに従って連続的に小さくなっている。たとえば、最大幅Ｗ１は、最小幅Ｗ１´の２倍以上であってもよい。より具体的には、幅Ｗ１は、たとえば、６μｍ～１２μｍであり、幅Ｗ１´は、５μｍ～１０μｍであってもよい。接続部６１と先端部６２との間の部分の幅は、最大幅Ｗ１と最小幅Ｗ１´との間の範囲であればよい。
図５を参照して、第２電極膜１７の第２配線部２１は、第２パッド部２０との接続部６３から第２パッド部２０に向かって先細りとなる形状で形成されている。これにより、第２配線部２１は、第２パッド部２０との接続部６３において最も大きな幅Ｗ２を有しており、先端部６４において最も小さな幅Ｗ２´を有している。つまり、第２配線部２１の幅は、接続部６３から先端部６４に向かうに従って連続的に小さくなっている。たとえば、最大幅Ｗ２は、最小幅Ｗ２´の２倍以上であってもよい。より具体的には、幅Ｗ２は、たとえば、６μｍ～１２μｍであり、幅Ｗ２´は、５μｍ～１０μｍであってもよい。接続部６３と先端部６４との間の部分の幅は、最大幅Ｗ２と最小幅Ｗ２´との間の範囲であればよい。
次に、図６を参照して、第１電極膜１６の第１配線部１９は、表面絶縁膜１３の第１部分４７、第３部分４９および第２部分４８に跨る大きさ（幅）で形成されており、第１部分４７、第３部分４９および第２部分４８を上側から覆っている。この実施形態では、第１配線部１９は、第１不純物領域１１よりも広い幅で形成されている。一方、第２電極膜１７の第２配線部２１は、表面絶縁膜１３の第４部分５４、第６部分５６および第５部分５５に跨る大きさ（幅）で形成されており、第４部分５４、第６部分５６および第５部分５５を上側から覆っている。この実施形態では、第２配線部２１は、第２不純物領域１２よりも広い幅で形成されている。
また、第１電極膜１６および第２電極膜１７は、それぞれ、厚さＴ１および厚さＴ２を有している。これらの厚さＴ１，Ｔ２は、同じであってよく、たとえば、３μｍ～５μｍである。なお、厚さＴ１，Ｔ２は、第１コンタクト孔１４および第２コンタクト孔１５の位置においては、基板２の第１面３から第１電極膜１６および第２電極膜１７の上面までの長さであってよい。また、厚さＴ１，Ｔ２は、表面絶縁膜１３の上面領域においては、表面絶縁膜１３の表面から第１電極膜１６および第２電極膜１７の上面までの長さであってよい。
第１配線部１９および第２配線部２１は、それぞれ、表面絶縁膜１３上の部分が表面絶縁膜１３の厚さに起因して嵩上げされている。これにより、第１配線部１９は、表面絶縁膜１３上の部分から第１コンタクト孔１４へ向かって凹む曲面状の上面６５を有している。また、第２配線部２１は、表面絶縁膜１３上の部分から第２コンタクト孔１５へ向かって凹む曲面状の上面６６を有している。また、第１配線部１９および第２配線部２１の各側面は、上面６５，６６から表面絶縁膜１３へ向かって裾広がりとなる傾斜面であってもよい。
また、前述したように、第１配線部１９および第２配線部２１は、スリット２２によって、互いに電気的に絶縁されている。スリット２２の幅（第１配線部１９と第２配線部２１との距離Ｄ）は、たとえば、０．５μｍ～５μｍである。第１配線部１９および第２配線部２１の側面が傾斜面である場合、スリット２２は、表面絶縁膜１３へ向かって先細りとなるテーパ状となる。このとき、距離Ｄは、第１配線部１９および第２配線部２１の厚さ方向の任意の位置で測定してもよい。
第１配線部１９および第２配線部２１の厚さＴ１，Ｔ２が３μｍ～５μｍであり、スリット２２の幅Ｄが０．５μｍ～５μｍであることによって、スリット２２は、１以上のアスペクト比Ａ（Ｔ１またはＴ２／Ｄ）を有しており、好ましくは、２～４のアスペクト比Ａを有していてもよい。
図７は、図１の双方向ツェナーダイオード１の製造工程の一例を説明するためのフローチャートである。図８Ａ～図８Ｈは、図１の双方向ツェナーダイオード１の製造工程の一部を工程順に示す図である。
双方向ツェナーダイオード１を製造するには、たとえば、図８Ａ参照して、基板２の元となる一枚の円板状のウエハが用意される（ステップＳ１）。このウエハの第１面３には、双方向ツェナーダイオード１となるチップ領域が複数設定されている。次に、たとえば熱酸化処理によって、ウエハの第１面３に表面絶縁膜１３が形成される（ステップＳ２）。
次に、図８Ｂを参照して、ウエハの第１面３における第１不純物領域１１および第２不純物領域１２を形成すべき領域を覆う表面絶縁膜１３の部分が選択的に除去されることによって、第１開口６７および第２開口６８が形成される（ステップＳ３）。表面絶縁膜１３の除去は、たとえば、ウエットエッチングによって行われてもよい。これにより、第１開口６７の側面５１および第２開口６８の側面５８を、傾斜面として形成することができる。
次に、図８Ｃを参照して、たとえばＣＶＤ法によって、表面絶縁膜１３上に、不純物含有絶縁膜６９が堆積される（ステップＳ４）。不純物含有絶縁膜６９は、第１不純物領域１１および第２不純物領域１２を形成するための不純物を含有するものであって、この実施形態では、ｎ型不純物であるリンを含有するリンシリケートガラス（ＰＳＧ：phosphosilicate glass）が使用されるが、他の絶縁膜が使用されてもよい。
次に、図８Ｄを参照して、熱処理（たとえば、９００℃～１２００℃）が行われることによって、不純物含有絶縁膜６９内のリンがｐ型の基板２内に注入され、第１不純物領域７０および第２不純物領域７１が形成される（ステップＳ５）。第１不純物領域７０および第２不純物領域７１は、たとえば、第１開口６７および第２開口６８の周縁とほぼ一致する周縁を有するように形成される。
次に、図８Ｅを参照して、たとえばウエットエッチングによって、不純物含有絶縁膜６９が除去される（ステップＳ６）。このとき、図８Ｅに破線で示すように、不純物含有絶縁膜６９の下側に存在している表面絶縁膜１３の表層部も除去され、表面絶縁膜１３の厚さが減少する。表面絶縁膜１３が等方的に除去される結果、第１開口６７および第２開口６８の径も広がり、第１開口６７の周縁と第１不純物領域７０の周縁との間に、ベース領域６の部分７２が露出する。同様に、第２開口６８の周縁と第２不純物領域７１の周縁との間に、ベース領域６の部分７３が露出する。
次に、図８Ｆを参照して、たとえば熱酸化処理によって、第１開口６７および第２開口６８に露出する基板２の第１面３に絶縁膜（酸化膜）が形成される（ステップＳ７）。この絶縁膜は、基板２の第１面３に対して上下に形成されるため、厚さ方向略半分が基板２に埋め込まれた状態となる。また、基板２の第１面３において、第１不純物領域７０および第２不純物領域７１と、ベース領域６の部分７２，７３との間には不純物の濃度差（第１不純物領域７０および第２不純物領域７１の濃度が相対的に高い）がある。そのため、１不純物領域７０および第２不純物領域７１における酸化反応が、ベース領域６の部分７２，７３における酸化反応よりも早く進行する。その結果、第１不純物領域７０および第２不純物領域７１において、ベース領域６の部分７２，７３よりも厚い絶縁膜が形成される。これにより、相対的に厚い表面絶縁膜１３の第１部分４７および第４部分５４と、相対的に薄い表面絶縁膜１３の第３部分４９および第６部分５６とが形成される。また、表面絶縁膜１３の残りの部分は、第２部分４８および第５部分５５である。また、第１開口６７および第２開口６８が熱酸化によって閉じられる結果、第１開口６７および第２開口６８の位置に、それぞれ、凹部５０および凹部５７が形成される。
次に、図８Ｇを参照して、ウエハに注入されたｎ型不純物を拡散させるための熱処理（ドライブイン処理）が行われて、第１不純物領域７０および第２不純物領域７１が拡大し、第１不純物領域１１および第２不純物領域１２が形成される（ステップＳ８）。次に、たとえばマスクを介するエッチングによって、第１不純物領域１１を露出させる第１コンタクト孔１４と、第２不純物領域１２を露出させる第２コンタクト孔１５とが、表面絶縁膜１３に形成される（ステップＳ９）。
次に、図８Ｈを参照して、たとえばスパッタ法によって、表面絶縁膜１３を被覆するように電極材料が堆積されて、電極膜が表面絶縁膜１３上に形成される（ステップＳ１０）。次に、マスクを介するエッチングによって、電極膜が、所望の形状にパターニングされる。これにより、第１電極膜１６および第２電極膜１７が形成される。エッチングとしては、ドライエッチングが適用される。
次に、たとえばＣＶＤ法によって、第１電極膜１６および第２電極膜１７を被覆するように窒化膜が堆積されて、第１絶縁膜２４が形成される（ステップＳ１１）。次に、第１絶縁膜２４上に感光性ポリイミドが塗布されて第２絶縁膜２５が形成される（ステップＳ１２）。次に、第１開口２６および第２開口２７に対応するパターンで第２絶縁膜２５が露光・現像される（ステップＳ１３）。次に、第２絶縁膜２５をマスクとして第１絶縁膜２４がエッチングされて、第１開口２６および第２開口２７が形成される（ステップＳ１４）。
次に、第１開口２６および第２開口２７を埋めるように、Ｎｉ膜、Ｐｄ膜およびＡｕ膜が順にめっき成膜されて、第１外部電極７および第２外部電極８が形成される（ステップＳ１５）。次に、チップ領域を区画するように、ウエハがハーフエッチングされて、チップ領域を区画する溝が形成される（ステップＳ１６）。次に、たとえばＣＶＤ法によって、溝の内面に窒化シリコンが堆積されて、絶縁膜４６が形成される（ステップＳ１７）。次に、溝に連通するまで、ウエハの裏面が研削される（ステップＳ１８）。これにより、複数の双方向ツェナーダイオード１が個片化される。
以上、双方向ツェナーダイオード１によれば、スリット２２が１以上のアスペクト比を有する部分を含むことから、第１電極膜１６（第１配線部１９）および第２電極膜１７（第２配線部２１）として、比較的厚膜な電極膜が形成されている。これにより、第１電極膜１６および第２電極膜１７の抵抗値を抑制し、これらの電極膜１６，１７に大きな電流を流すことができる。その結果、双方向ツェナーダイオード１のピークパルス電流Ｉｐｐを高くできるので、優れたピークパルス電力Ｐｐｋを達成することができる。
また、第１電極膜１６の第１配線部１９および第２電極膜１７の第２配線部２１は、それぞれ、第１パッド部１８および第２パッド部２０から離れるに従って先細りとなる形状形成されている。第１配線部１９および第２配線部２１は、第１パッド部１８との接続部６１および第２パッド部２０との接続部６３において、それぞれ、最大幅Ｗ１およびＷ２を有している。第１配線部１９および第２配線部２１における電流の上流側であり、大きな電流が流れる接続部６１および接続部６３の幅を大きくすることによって、第１パッド部１８および第２パッド部２０からの電流を、第１配線部１９および第２配線部２１に効率よく流すことができる。
一方、第１配線部１９および第２配線部２１の先端部６２，６４（電流の下流側）に向かって幅が細くなり、抵抗値が高くなるようにも考えられるが、電流の一部は、先端部６２，６４まで流れるまでの間に、途中に配置された第１不純物領域１１および第２不純物領域１２で消費される。そのため、先端部６２，６４付近では電流値が小さくなっているので、第１配線部１９および第２配線部２１の幅が狭くても、十分効率よく電流を流すことができる。
すなわち、双方向ツェナーダイオード１では、櫛歯状に噛み合う第１配線部１９および第２配線部２１の双方を先細り形状とすることによって、大きさが制約される基板２のスペースを有効活用して第１電極膜１６および第２電極膜１７を効率よく配置し、しかも、電流を効率よく流すことができる。
次に、前述の双方向ツェナーダイオード１の構造に関して、ＩＥＣ６１０００－４－５に準拠して、サージイミュニティ試験を実施したので、その結果を図９～図１１に示す。図９～図１１の結果から、双方向ツェナーダイオード１では、６５Ａという大きなピークパルス電流Ｉｐｐを達成でき、優れたピークパルス電力Ｐｐｋを達成できることが分かった。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態において、ベース領域６（基板２）の導電型と、第１不純物領域１１および第２不純物領域１２の各導電型とを反転してもよい。つまり、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
前述の実施形態では、第１不純物領域１１および第２不純物領域１２の配列パターンの一例として、１２行２列の行列状のみを例示したが、たとえば、図１２を参照して、図４よりも列が多い配列パターン（たとえば、１２行４列）であってもよい。また、図１３を参照して、１本の第１配線部１９および第２配線部２１に対して、それぞれ、第１不純物領域１１および第２不純物領域１２が１つずつ形成されることによって、第１不純物領域１１および第２不純物領域１２が全体としてストライプ状に配列されていてもよい。
また、図１４を参照して、第１配線部１９および第２配線部２１の上面６５，６６は、曲面状である必要はなく、平坦な面であってもよい。
前述の実施形態で示した双方向ツェナーダイオード１は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路部品として、電子機器、携帯電子機器等のモバイル端末、また、ロボット、ドローン等に組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 双方向ツェナーダイオード
２ 基板
３ 第１面
６ ベース領域
７ 第１外部電極
８ 第２外部電極
１１ 第１不純物領域
１２ 第２不純物領域
１３ 表面絶縁膜
１４ 第１コンタクト孔
１５ 第２コンタクト孔
１６ 第１電極膜
１７ 第２電極膜
１８ 第１パッド部
１９ 第１配線部
２０ 第２パッド部
２１ 第２配線部
２２ スリット
３０ 第１凸部
３１ 第１溝
３５ 第２凸部
３６ 第２溝
３７ コーナ面
４７ 第１部分
４８ 第２部分
４９ 第３部分
５４ 第４部分
５５ 第５部分
５６ 第６部分
６１ 接続部
６２ 先端部
６３ 接続部
６４ 先端部

Claims (15)

  1. 基板と、
    前記基板の表面部に形成された第１導電型のベース領域と、
    前記ベース領域に形成された第２導電型の第１不純物領域と、
    前記第１不純物領域から間隔を空けて前記ベース領域に形成された第２導電型の第２不純物領域と、
    前記基板の表面上に形成された絶縁層と、
    前記第１不純物領域に電気的に接続されるように、前記絶縁層上に配置された第１電極膜と、
    前記第２不純物領域に電気的に接続されるように、前記絶縁層上に配置された第２電極膜とを含み、
    前記絶縁層上には、前記第１電極膜と前記第２電極膜とで挟まれた領域であり、１以上のアスペクト比Ａを有する部分を含む電極間領域が形成されており、
    前記絶縁層は、前記第１不純物領域を露出させる第１コンタクト孔を有し、前記第１コンタクト孔を介して前記第１電極膜が前記第１不純物領域に接続されており、
    前記絶縁層は、前記第１コンタクト孔を区画する第１の厚さＴ ３ を有する第１部分と、前記第１部分を取り囲むように配置され、前記第１の厚さＴ ３ よりも大きな第２の厚さＴ ４ を有する第２部分と、前記第１部分と前記第２部分との間に配置され、前記第１の厚さＴ ３ よりも小さな第３の厚さＴ ５ を有する第３部分とを含む、双方向ツェナーダイオード。
  2. 前記第１電極膜は、前記基板の表面に沿う方向において前記第１不純物領域から離れて配置された第１パッド部と、前記第１パッド部から前記第１不純物領域の上方領域に延びる第１配線部とを含み、
    前記第１配線部は、前記第１パッド部との接続部において最も大きな幅Ｗ１を有している、請求項１に記載の双方向ツェナーダイオード。
  3. 前記第１配線部は、前記第１パッド部との接続部から前記第１配線部の先端部に向かって先細りとなる形状で形成されている、請求項２に記載の双方向ツェナーダイオード。
  4. 前記第１配線部の前記第１パッド部との接続部における幅Ｗ１は、前記第１配線部の先端部の幅Ｗ１´の２倍以上である、請求項３に記載の双方向ツェナーダイオード。
  5. 前記第２電極膜は、前記基板の表面に沿う方向において前記第２不純物領域から離れて配置された第２パッド部と、前記第２パッド部から前記第２不純物領域の上方領域に延びる第２配線部とを含み、
    前記第２配線部は、前記第２パッド部との接続部において最も大きな幅Ｗ２を有している、請求項２～４のいずれか一項に記載の双方向ツェナーダイオード。
  6. 前記第２配線部は、前記第２パッド部との接続部から前記第２配線部の先端部に向かって先細りとなる形状で形成されている、請求項５に記載の双方向ツェナーダイオード。
  7. 前記第２配線部の前記第２パッド部との接続部における幅Ｗ２は、前記第２配線部の先端部の幅Ｗ２´の２倍以上である、請求項６に記載の双方向ツェナーダイオード。
  8. 前記第１電極膜の厚さＴ１および前記第２電極膜の厚さＴ２が、３μｍ～５μｍであり、
    前記電極間領域のアスペクト比Ａを有する部分における前記第１電極膜と前記第２電極膜との距離Ｄは、０．５μｍ～５μｍである、請求項１～７のいずれか一項に記載の双方向ツェナーダイオード。
  9. 前記第１電極膜および前記第２電極膜が、ＡｌＣｕからなる、請求項１～８のいずれか一項に記載の双方向ツェナーダイオード。
  10. 前記絶縁層は、前記第２不純物領域を露出させる第２コンタクト孔を有し、前記第２コンタクト孔を介して前記第２電極膜が前記第２不純物領域に接続されており、
    前記絶縁層は、前記第２コンタクト孔を区画する第４の厚さＴ６を有する第４部分と、前記第４部分を取り囲むように配置され、前記第４の厚さＴ６よりも大きな第５の厚さＴ７を有する第５部分とを含む、請求項１～９のいずれか一項に記載の双方向ツェナーダイオード。
  11. 前記絶縁層は、前記第４部分と前記第５部分との間に配置され、前記第４の厚さＴ６よりも小さな第６の厚さＴ８を有する第６部分を含む、請求項１０に記載の双方向ツェナーダイオード。
  12. 複数の前記第１不純物領域および複数の前記第２不純物領域が、所定の配列方向に沿って交互に配列されている、請求項１～１１のいずれか一項に記載の双方向ツェナーダイオード。
  13. 前記第１電極膜に接続され、溝で区画された複数の第１凸部が形成された表面を有する第１外部電極と、
    前記第２電極膜に接続され、溝で区画された複数の第２凸部が形成された表面を有する第２外部電極とを含む、請求項１～１２のいずれか一項に記載の双方向ツェナーダイオード。
  14. 前記複数の第１凸部および前記複数の第２凸部は、それぞれ、千鳥状に配列されている、請求項１３に記載の双方向ツェナーダイオード。
  15. 第１導電型のベース領域が形成された表面部を有する基板の前記ベース領域に、第２導電型の不純物を注入し、熱処理することによって、互いに間隔を空けた第１不純物領域および第２不純物領域を形成する工程と、
    前記基板の表面上に絶縁層を形成する工程と、
    前記絶縁層に、前記第１不純物領域を露出させる第１開口を形成する工程であって、前記第１開口の周縁と前記第１不純物領域の周縁との間に、前記ベース領域の部分が露出するように前記第１開口を形成する工程と、
    前記第１開口に露出する前記基板を熱酸化処理し、前記絶縁層と一体化して前記絶縁層の一部となる絶縁膜を前記第１開口内に形成することによって、前記第１不純物領域において配置された第１の厚さＴ ３ を有する第１部分と、前記第１部分を取り囲むように配置され、前記第１の厚さＴ ３ よりも大きな第２の厚さＴ ４ を有する第２部分と、前記第１部分と前記第２部分との間の前記ベース領域の前記部分に配置され、前記第１の厚さＴ ３ よりも小さな第３の厚さＴ ５ を有する第３部分とを含む前記絶縁層を形成する工程と、
    前記絶縁層の前記第１部分を選択的に除去することによって、前記第１部分で区画され、前記第１不純物領域を露出させる第１コンタクト孔を形成する工程と、
    前記第１不純物領域および前記第２不純物領域に電気的に接続されるように、前記絶縁層上に電極膜を形成する工程と、
    前記電極膜をドライエッチングすることによって、前記電極膜を、前記第１コンタクト孔を介して前記第１不純物領域に電気的に接続された第１電極膜と、前記第２不純物領域に電気的に接続された第２電極膜とを含む電極パターンに形成する工程とを含み、
    前記電極パターンは、前記第１電極膜と前記第２電極膜とで挟まれた領域であり、１以上のアスペクト比Ａを有する部分を含む電極間領域を有している、双方向ツェナーダイオードの製造方法。
JP2018135188A 2018-07-18 2018-07-18 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 Active JP7121570B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018135188A JP7121570B2 (ja) 2018-07-18 2018-07-18 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
US16/510,344 US10957803B2 (en) 2018-07-18 2019-07-12 Bidirectional Zener diode and method for manufacturing bidirectional Zener diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018135188A JP7121570B2 (ja) 2018-07-18 2018-07-18 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2020013888A JP2020013888A (ja) 2020-01-23
JP7121570B2 true JP7121570B2 (ja) 2022-08-18

Family

ID=69161960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018135188A Active JP7121570B2 (ja) 2018-07-18 2018-07-18 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法

Country Status (2)

Country Link
US (1) US10957803B2 (ja)
JP (1) JP7121570B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050422A1 (ja) 2012-09-27 2014-04-03 ローム株式会社 チップダイオードおよびその製造方法
JP2017063181A (ja) 2015-09-25 2017-03-30 ローム株式会社 双方向ツェナーダイオードおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880511A (en) 1995-06-30 1999-03-09 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
JPH10270684A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
JP6176817B2 (ja) * 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
JP6393587B2 (ja) * 2014-03-05 2018-09-19 ローム株式会社 双方向ツェナーダイオード
DE102015108537B4 (de) * 2015-05-29 2019-07-04 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
US10431697B2 (en) * 2015-09-25 2019-10-01 Rohm Co., Ltd. Bi-directional Zener diode having a first and second impurity regions groups formed in surface portion of a substrate and a first electrode electrically connected to at least one first impurity regions, and not connected from at least another one

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050422A1 (ja) 2012-09-27 2014-04-03 ローム株式会社 チップダイオードおよびその製造方法
JP2017063181A (ja) 2015-09-25 2017-03-30 ローム株式会社 双方向ツェナーダイオードおよびその製造方法

Also Published As

Publication number Publication date
US20200027997A1 (en) 2020-01-23
JP2020013888A (ja) 2020-01-23
US10957803B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
US10559658B2 (en) Schottky barrier diode
US10026812B2 (en) Semiconductor device and method of manufacturing the same
US10535782B2 (en) Bidirectional Zener diode
US7196397B2 (en) Termination design with multiple spiral trench rings
JP7234713B2 (ja) 半導体装置
JPH0120541B2 (ja)
JP2019106530A (ja) 絶縁ゲート型バイポーラトランジスタ
US10319718B2 (en) Discrete capacitor and manufacturing method thereof
JP7172317B2 (ja) 半導体装置
JP2004119870A (ja) ダイオード
JP7121570B2 (ja) 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
JP2023049960A (ja) チップ部品
JP6738229B2 (ja) 双方向ツェナーダイオード
JP4432332B2 (ja) 半導体素子及びその製造方法
JP7113666B2 (ja) 半導体装置および半導体装置の製造方法
JP2011009630A (ja) 保護ダイオード
CN113782527A (zh) 静电放电器件和包括该静电放电器件的静电放电保护电路
WO2021246361A1 (ja) 半導体装置
JP2022054739A (ja) Ｔｖｓダイオードおよびｔｖｓダイオードの製造方法
JPH0417375A (ja) 半導体装置
JP2022144775A (ja) 半導体装置
JP2023049961A (ja) チップ部品
KR0139372B1 (ko) 반도체장치
JP2023022586A (ja) 半導体装置およびその製造方法
JP2021190531A (ja) Ｔｖｓダイオードおよびｔｖｓダイオードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220805

R150 Certificate of patent or registration of utility model

Ref document number: 7121570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150