JP7121570B2 - 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 - Google Patents
双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 Download PDFInfo
- Publication number
- JP7121570B2 JP7121570B2 JP2018135188A JP2018135188A JP7121570B2 JP 7121570 B2 JP7121570 B2 JP 7121570B2 JP 2018135188 A JP2018135188 A JP 2018135188A JP 2018135188 A JP2018135188 A JP 2018135188A JP 7121570 B2 JP7121570 B2 JP 7121570B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- electrode film
- thickness
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 4
- 239000012535 impurity Substances 0.000 claims description 151
- 239000000758 substrate Substances 0.000 claims description 117
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 229910016570 AlCu Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000036039 immunity Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0605—Shape
- H01L2224/06051—Bonding areas having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Description
特許文献1には、n+型の基板と、基板の表層部に形成されたp-層と、p-層の表層部に形成されたp+層と、p+層の表層部に形成されたn+層とを含むnppn積層構造のダイオードが開示されている。
ここで、本発明者らは、特許文献1に記載のnppn積層構造とは異なり、一対のツェナーダイオードが逆直列に接続された双方向ツェナーダイオードをTVS素子として、基板の表面部に作り込むことを検討している。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第1配線部の前記第1パッド部との接続部における幅W1は、前記第1配線部の先端部の幅W1´の2倍以上であってもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第2配線部の前記第2パッド部との接続部における幅W2は、前記第2配線部の先端部の幅W2´の2倍以上であってもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記第1電極膜および前記第2電極膜が、AlCuからなっていてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記絶縁層は、前記第2不純物領域を露出させる第2コンタクト孔を有し、前記第2コンタクト孔を介して前記第2電極膜が前記第2不純物領域に接続されており、前記絶縁層は、前記第2コンタクト孔を区画する第4の厚さT6を有する第4部分と、前記第4部分を取り囲むように配置され、前記第4の厚さT6よりも大きな第5の厚さT7を有する第5部分とを含んでいてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、複数の前記第1不純物領域および複数の前記第2不純物領域が、所定の配列方向に沿って交互に配列されていてもよい。
本発明の一実施形態に係る双方向ツェナーダイオードでは、前記複数の第1凸部および前記複数の第2凸部は、それぞれ、千鳥状に配列されていてもよい。
図1は、本発明の一実施形態に係る双方向ツェナーダイオード1の模式的な斜視図である。図2は、図1の双方向ツェナーダイオード1の平面図である。図3Aは、図2のIIIA-IIIA線に沿う縦断面図である。図3Bは、図2のIIIB-IIIB線に沿う縦断面図である。図4は、図3AのIV-IV線に沿う横断面図である。なお、図1では、第1外部電極7および第2外部電極8の凹凸表面を省略している。また、図3Bでは、明瞭性の観点から、第1不純物領域群9および第2不純物領域群10の数を少なくして表している。
図3A、図3Bおよび図4を参照して、第1外部電極7と第2外部電極8との間においてベース領域6の表面部には、第1外部電極7および第2外部電極8に電気的に接続される、複数(この実施形態では6つ)の第1不純物領域群9と、複数(この実施形態では6つ)の第2不純物領域群10とが形成されている。
表面絶縁膜13の上には、第1電極膜16および第2電極膜17が互いに間隔を空けて形成されている。
第1電極膜16は、第1パッド部18と、複数の第1配線部19とを一体的に含む。第1パッド部18は、平面視略長方形状に形成されており、基板2の長手方向の一方側端部に配置されている。複数の第1配線部19は、それぞれ、複数の第1不純物領域群9を一対一対応で被覆するように、基板2の長手方向に沿って第1パッド部18から第2パッド部20へ向かって直線状に引き出されている。各第1配線部19は、第1不純物領域11の幅よりも広く形成されている。第1配線部19は、表面絶縁膜13上から第1コンタクト孔14に入り込み、第1不純物領域11との間でオーミック接触を形成している。
第1開口26内には、第1外部電極7が形成されている。第1外部電極7は、第1開口26内において第1電極膜16に電気的に接続されている。これにより、第1外部電極7は、第1電極膜16を介して各第1不純物領域11と電気的に接続されている。また、第1外部電極7は、双方向ツェナーダイオード1をフリップチップ実装するときの端子として機能するので、第1外部端子と称されてもよい。
第2開口27内には、第2外部電極8が形成されている。第2外部電極8は、第2開口27内において第2電極膜17に電気的に接続されている。これにより、第2外部電極8は、第2電極膜17を介して各第2不純物領域12と電気的に接続されている。また、第2外部電極8は、双方向ツェナーダイオード1をフリップチップ実装するときの端子として機能するので、第2外部端子と称されてもよい。
図2、図3Aおよび図3Bを参照して、第1外部電極7は、平面視において、基板2の短手方向に沿って長手な略長方形状に形成されている。第1外部電極7は、基板2の角部に配置される角部が面取りされることによって、当該1対の角部に、基板2の角部に対向するコーナ面28を有している。また、第1外部電極7は、基板2の長手方向に沿う対称軸Aに対して線対称となる形状に形成されている。
複数の第1凸部30は、第1外部電極7の第1平坦部29の周囲に設けられており、第1外部電極7の表面の第1平坦部29以外の領域に起伏を形成している。この実施形態では、各第1凸部30は、平面視四角形状に形成されている。複数の第1凸部30は、第1平坦部29よりも小さい表面積で形成されている。この実施形態では、複数の第1凸部30は、第1外部電極7の表面に形成された第1溝31によって、千鳥状配列に区画されている。
また、第1外部電極7および第2外部電極8の各表面に設けられた凹凸によって、第1外部電極7および第2外部電極8の各表面の表面積を増加させることができる。これにより、双方向ツェナーダイオード1を半田等の接合材を介して実装基板に実装する際に、第1外部電極7および第2外部電極8の各表面と接合材との接触面積を増加させることができる。よって、双方向ツェナーダイオード1を実装基板に良好に実装できる。
また、図4を参照して、第1電極膜16の第1パッド部18および第2電極膜17の第2パッド部20は、それぞれ、第1外部電極7および第2外部電極8の平面形状に一致する平面形状を有している。
複数の第1凸部39は、第1パッド部18の第1平坦部38の周囲に設けられており、第1パッド部18の表面の第1平坦部38以外の領域に起伏を形成している。この実施形態では、各第1凸部39は、平面視四角形状に形成されている。複数の第1凸部39は、第1平坦部38よりも小さい表面積で形成されている。この実施形態では、複数の第1凸部39は、第1パッド部18の表面に形成された第1溝40によって、千鳥状配列に区画されている。
次に、図5および図6を参照して、第1電極膜16、第2電極膜17、表面絶縁膜13等の形状について、より詳細な説明を加える。
第1部分47は、部分的に、基板2の第1面3に対して基板2に埋め込まれるように形成されている。この実施形態では、第1部分47の厚さ方向略半分が基板2に埋め込まれ、残りの半分が、基板2の第1面3上に形成されている。また、第1部分47は、第1コンタクト孔14を区画している。第1コンタクト孔14は、第1部分47において、表面絶縁膜13の表面から基板2へ向かって先細りとなるテーパ状に形成されている。また、第1部分47は、第1の厚さT3を有しており、その厚さT3は、たとえば、0.2μm~1μmであってもよい。
また、凹部50の底面52には、第1部分47と第3部分49との膜厚差に起因する段差が、第1部分47と第3部分49との境界部に形成されていてもよい。また、凹部50の底面52において、第1部分47と第3部分49との境界部は、第1部分47から第3部分49へ向かって裾広がりとなる傾斜面53であってもよい。この傾斜面53は、表面絶縁膜13の裏面側(基板2に接する側)にも形成されており、これにより、第1部分47と第3部分49との境界部は、第1コンタクト孔14から離れるに従って厚さが連続的に小さくなる部分であってもよい。
第4部分54は、部分的に、基板2の第1面3に対して基板2に埋め込まれるように形成されている。この実施形態では、第4部分54の厚さ方向略半分が基板2に埋め込まれ、残りの半分が、基板2の第1面3上に形成されている。また、第4部分54は、第2コンタクト孔15を区画している。第2コンタクト孔15は、第4部分54において、表面絶縁膜13の表面から基板2へ向かって先細りとなるテーパ状に形成されている。また、第4部分54は、第4の厚さT6を有しており、その厚さT6は、たとえば、0.2μm~1μmであってもよい。
また、凹部57の底面59には、第4部分54と第6部分56との膜厚差に起因する段差が、第4部分54と第6部分56との境界部に形成されていてもよい。また、凹部57の底面59において、第4部分54と第6部分56との境界部は、第4部分54から第6部分56へ向かって裾広がりとなる傾斜面60であってもよい。この傾斜面60は、表面絶縁膜13の裏面側(基板2に接する側)にも形成されており、これにより、第4部分54と第6部分56との境界部は、第2コンタクト孔15から離れるに従って厚さが連続的に小さくなる部分であってもよい。
図7は、図1の双方向ツェナーダイオード1の製造工程の一例を説明するためのフローチャートである。図8A~図8Hは、図1の双方向ツェナーダイオード1の製造工程の一部を工程順に示す図である。
次に、前述の双方向ツェナーダイオード1の構造に関して、IEC61000-4-5に準拠して、サージイミュニティ試験を実施したので、その結果を図9~図11に示す。図9~図11の結果から、双方向ツェナーダイオード1では、65Aという大きなピークパルス電流Ippを達成でき、優れたピークパルス電力Ppkを達成できることが分かった。
たとえば、前述の実施形態において、ベース領域6(基板2)の導電型と、第1不純物領域11および第2不純物領域12の各導電型とを反転してもよい。つまり、p型の部分をn型とし、n型の部分をp型としてもよい。
前述の実施形態で示した双方向ツェナーダイオード1は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路部品として、電子機器、携帯電子機器等のモバイル端末、また、ロボット、ドローン等に組み込むことができる。
2 基板
3 第1面
6 ベース領域
7 第1外部電極
8 第2外部電極
11 第1不純物領域
12 第2不純物領域
13 表面絶縁膜
14 第1コンタクト孔
15 第2コンタクト孔
16 第1電極膜
17 第2電極膜
18 第1パッド部
19 第1配線部
20 第2パッド部
21 第2配線部
22 スリット
30 第1凸部
31 第1溝
35 第2凸部
36 第2溝
37 コーナ面
47 第1部分
48 第2部分
49 第3部分
54 第4部分
55 第5部分
56 第6部分
61 接続部
62 先端部
63 接続部
64 先端部
Claims (15)
- 基板と、
前記基板の表面部に形成された第1導電型のベース領域と、
前記ベース領域に形成された第2導電型の第1不純物領域と、
前記第1不純物領域から間隔を空けて前記ベース領域に形成された第2導電型の第2不純物領域と、
前記基板の表面上に形成された絶縁層と、
前記第1不純物領域に電気的に接続されるように、前記絶縁層上に配置された第1電極膜と、
前記第2不純物領域に電気的に接続されるように、前記絶縁層上に配置された第2電極膜とを含み、
前記絶縁層上には、前記第1電極膜と前記第2電極膜とで挟まれた領域であり、1以上のアスペクト比Aを有する部分を含む電極間領域が形成されており、
前記絶縁層は、前記第1不純物領域を露出させる第1コンタクト孔を有し、前記第1コンタクト孔を介して前記第1電極膜が前記第1不純物領域に接続されており、
前記絶縁層は、前記第1コンタクト孔を区画する第1の厚さT 3 を有する第1部分と、前記第1部分を取り囲むように配置され、前記第1の厚さT 3 よりも大きな第2の厚さT 4 を有する第2部分と、前記第1部分と前記第2部分との間に配置され、前記第1の厚さT 3 よりも小さな第3の厚さT 5 を有する第3部分とを含む、双方向ツェナーダイオード。 - 前記第1電極膜は、前記基板の表面に沿う方向において前記第1不純物領域から離れて配置された第1パッド部と、前記第1パッド部から前記第1不純物領域の上方領域に延びる第1配線部とを含み、
前記第1配線部は、前記第1パッド部との接続部において最も大きな幅W1を有している、請求項1に記載の双方向ツェナーダイオード。 - 前記第1配線部は、前記第1パッド部との接続部から前記第1配線部の先端部に向かって先細りとなる形状で形成されている、請求項2に記載の双方向ツェナーダイオード。
- 前記第1配線部の前記第1パッド部との接続部における幅W1は、前記第1配線部の先端部の幅W1´の2倍以上である、請求項3に記載の双方向ツェナーダイオード。
- 前記第2電極膜は、前記基板の表面に沿う方向において前記第2不純物領域から離れて配置された第2パッド部と、前記第2パッド部から前記第2不純物領域の上方領域に延びる第2配線部とを含み、
前記第2配線部は、前記第2パッド部との接続部において最も大きな幅W2を有している、請求項2~4のいずれか一項に記載の双方向ツェナーダイオード。 - 前記第2配線部は、前記第2パッド部との接続部から前記第2配線部の先端部に向かって先細りとなる形状で形成されている、請求項5に記載の双方向ツェナーダイオード。
- 前記第2配線部の前記第2パッド部との接続部における幅W2は、前記第2配線部の先端部の幅W2´の2倍以上である、請求項6に記載の双方向ツェナーダイオード。
- 前記第1電極膜の厚さT1および前記第2電極膜の厚さT2が、3μm~5μmであり、
前記電極間領域のアスペクト比Aを有する部分における前記第1電極膜と前記第2電極膜との距離Dは、0.5μm~5μmである、請求項1~7のいずれか一項に記載の双方向ツェナーダイオード。 - 前記第1電極膜および前記第2電極膜が、AlCuからなる、請求項1~8のいずれか一項に記載の双方向ツェナーダイオード。
- 前記絶縁層は、前記第2不純物領域を露出させる第2コンタクト孔を有し、前記第2コンタクト孔を介して前記第2電極膜が前記第2不純物領域に接続されており、
前記絶縁層は、前記第2コンタクト孔を区画する第4の厚さT6を有する第4部分と、前記第4部分を取り囲むように配置され、前記第4の厚さT6よりも大きな第5の厚さT7を有する第5部分とを含む、請求項1~9のいずれか一項に記載の双方向ツェナーダイオード。 - 前記絶縁層は、前記第4部分と前記第5部分との間に配置され、前記第4の厚さT6よりも小さな第6の厚さT8を有する第6部分を含む、請求項10に記載の双方向ツェナーダイオード。
- 複数の前記第1不純物領域および複数の前記第2不純物領域が、所定の配列方向に沿って交互に配列されている、請求項1~11のいずれか一項に記載の双方向ツェナーダイオード。
- 前記第1電極膜に接続され、溝で区画された複数の第1凸部が形成された表面を有する第1外部電極と、
前記第2電極膜に接続され、溝で区画された複数の第2凸部が形成された表面を有する第2外部電極とを含む、請求項1~12のいずれか一項に記載の双方向ツェナーダイオード。 - 前記複数の第1凸部および前記複数の第2凸部は、それぞれ、千鳥状に配列されている、請求項13に記載の双方向ツェナーダイオード。
- 第1導電型のベース領域が形成された表面部を有する基板の前記ベース領域に、第2導電型の不純物を注入し、熱処理することによって、互いに間隔を空けた第1不純物領域および第2不純物領域を形成する工程と、
前記基板の表面上に絶縁層を形成する工程と、
前記絶縁層に、前記第1不純物領域を露出させる第1開口を形成する工程であって、前記第1開口の周縁と前記第1不純物領域の周縁との間に、前記ベース領域の部分が露出するように前記第1開口を形成する工程と、
前記第1開口に露出する前記基板を熱酸化処理し、前記絶縁層と一体化して前記絶縁層の一部となる絶縁膜を前記第1開口内に形成することによって、前記第1不純物領域において配置された第1の厚さT 3 を有する第1部分と、前記第1部分を取り囲むように配置され、前記第1の厚さT 3 よりも大きな第2の厚さT 4 を有する第2部分と、前記第1部分と前記第2部分との間の前記ベース領域の前記部分に配置され、前記第1の厚さT 3 よりも小さな第3の厚さT 5 を有する第3部分とを含む前記絶縁層を形成する工程と、
前記絶縁層の前記第1部分を選択的に除去することによって、前記第1部分で区画され、前記第1不純物領域を露出させる第1コンタクト孔を形成する工程と、
前記第1不純物領域および前記第2不純物領域に電気的に接続されるように、前記絶縁層上に電極膜を形成する工程と、
前記電極膜をドライエッチングすることによって、前記電極膜を、前記第1コンタクト孔を介して前記第1不純物領域に電気的に接続された第1電極膜と、前記第2不純物領域に電気的に接続された第2電極膜とを含む電極パターンに形成する工程とを含み、
前記電極パターンは、前記第1電極膜と前記第2電極膜とで挟まれた領域であり、1以上のアスペクト比Aを有する部分を含む電極間領域を有している、双方向ツェナーダイオードの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018135188A JP7121570B2 (ja) | 2018-07-18 | 2018-07-18 | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
US16/510,344 US10957803B2 (en) | 2018-07-18 | 2019-07-12 | Bidirectional Zener diode and method for manufacturing bidirectional Zener diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018135188A JP7121570B2 (ja) | 2018-07-18 | 2018-07-18 | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020013888A JP2020013888A (ja) | 2020-01-23 |
JP7121570B2 true JP7121570B2 (ja) | 2022-08-18 |
Family
ID=69161960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018135188A Active JP7121570B2 (ja) | 2018-07-18 | 2018-07-18 | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10957803B2 (ja) |
JP (1) | JP7121570B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050422A1 (ja) | 2012-09-27 | 2014-04-03 | ローム株式会社 | チップダイオードおよびその製造方法 |
JP2017063181A (ja) | 2015-09-25 | 2017-03-30 | ローム株式会社 | 双方向ツェナーダイオードおよびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880511A (en) | 1995-06-30 | 1999-03-09 | Semtech Corporation | Low-voltage punch-through transient suppressor employing a dual-base structure |
JPH10270684A (ja) * | 1997-03-25 | 1998-10-09 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP6176817B2 (ja) * | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
JP6393587B2 (ja) * | 2014-03-05 | 2018-09-19 | ローム株式会社 | 双方向ツェナーダイオード |
DE102015108537B4 (de) * | 2015-05-29 | 2019-07-04 | Infineon Technologies Dresden Gmbh | Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur |
US10431697B2 (en) * | 2015-09-25 | 2019-10-01 | Rohm Co., Ltd. | Bi-directional Zener diode having a first and second impurity regions groups formed in surface portion of a substrate and a first electrode electrically connected to at least one first impurity regions, and not connected from at least another one |
-
2018
- 2018-07-18 JP JP2018135188A patent/JP7121570B2/ja active Active
-
2019
- 2019-07-12 US US16/510,344 patent/US10957803B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014050422A1 (ja) | 2012-09-27 | 2014-04-03 | ローム株式会社 | チップダイオードおよびその製造方法 |
JP2017063181A (ja) | 2015-09-25 | 2017-03-30 | ローム株式会社 | 双方向ツェナーダイオードおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200027997A1 (en) | 2020-01-23 |
US10957803B2 (en) | 2021-03-23 |
JP2020013888A (ja) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10559658B2 (en) | Schottky barrier diode | |
US10026812B2 (en) | Semiconductor device and method of manufacturing the same | |
US10535782B2 (en) | Bidirectional Zener diode | |
JPH0120541B2 (ja) | ||
US20050230777A1 (en) | Termination design with multiple spiral trench rings | |
JP2020150179A (ja) | 半導体装置 | |
JP2019106530A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US9825029B2 (en) | Discrete capacitor and manufacturing method thereof | |
JP7172317B2 (ja) | 半導体装置 | |
JP2004119870A (ja) | ダイオード | |
JP7121570B2 (ja) | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 | |
JP2020194881A (ja) | 半導体装置 | |
JP2023049960A (ja) | チップ部品 | |
JP6738229B2 (ja) | 双方向ツェナーダイオード | |
JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
JP5756041B2 (ja) | 半導体装置 | |
JP7113666B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011009630A (ja) | 保護ダイオード | |
CN113782527A (zh) | 静电放电器件和包括该静电放电器件的静电放电保护电路 | |
WO2021246361A1 (ja) | 半導体装置 | |
JP2022054739A (ja) | Tvsダイオードおよびtvsダイオードの製造方法 | |
JPH0417375A (ja) | 半導体装置 | |
JP4697384B2 (ja) | 半導体装置 | |
JP7168544B2 (ja) | SiC半導体装置 | |
JP2008252038A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7121570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |