JP2022054739A - Ｔｖｓダイオードおよびｔｖｓダイオードの製造方法 - Google Patents

Abstract

【課題】新規な構成のＴＶＳダイオードを提供する。【解決手段】ＴＶＳダイオード１は、基板２と、基板の表層部に形成された第１導電型のベース領域６と、ベース領域に形成された第２導電型の第１不純物領域１３と、第１不純物領域から間隔を空けて前記ベース領域に形成された第２導電型の第２不純物領域１４と、第１不純物領域と第２不純物領域との間に、第１不純物領域および第２不純物領域から間隔を空けてベース領域に形成された第２導電型の第３不純物領域１５と、第１不純物領域に電気的に接続されるように、基板上に配置された第１電極と、第２不純物領域に電気的に接続されるように、基板上に配置された第２電極とを含む。【選択図】図５

Description

本発明は、ＴＶＳダイオードおよびＴＶＳダイオードの製造方法に関する。

過渡電圧、ＥＳＤ(Electrostatic Discharge)、ノイズ等を吸収する素子としてＴＶＳ（Transient Voltage Suppressor：過渡電圧抑制）ダイオードが知られている。ＴＶＳダイオードは、ＥＳＤ保護用ダイオードともよばれる。ＴＶＳダイオードは、一般的には、一対のダイオードが逆直列に接続されたものが採用される（特許文献１参照）。

米国特許第６，０１５，９９９号明細書

本発明の目的は、新規な構成のＴＶＳダイオードおよびその製造方法を提供することである。

本発明の一実施形態は、基板と、前記基板の表層部に形成された第１導電型のベース領域と、前記ベース領域に形成された第２導電型の第１不純物領域と、前記第１不純物領域から間隔を空けて前記ベース領域に形成された第２導電型の第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に、前記第１不純物領域および前記第２不純物領域から間隔を空けて前記ベース領域に形成された第２導電型の第３不純物領域と、前記第１不純物領域に電気的に接続されるように、前記基板上に配置された第１電極と、前記第２不純物領域に電気的に接続されるように、前記基板上に配置された第２電極とを含む、ＴＶＳダイオードを提供する。

この構成では、新規な構成のＴＶＳダイオードが得られる。
本発明の一実施形態では、前記第１不純物領域と、前記ベース領域における前記第１不純物領域と前記第３不純物領域との間の領域である第１ベース領域とによって第１ダイオードが形成され、前記第１ベース領域と前記第３不純物領域とによって前記第１ダイオードに逆直列接続された第２ダイオードが形成され、前記第３不純物領域と、前記ベース領域における前記第３不純物領域と前記第２不純物領域との間の領域である第２ベース領域とによって前記第２ダイオードに逆直列接続された第３ダイオードが形成され、前記第２ベース領域と前記第２不純物領域とによって前記第３ダイオードに逆直列接続された第４ダイオードが形成されている。

本発明の一実施形態では、前記第１不純物領域および前記第２不純物領域の第２導電型不純物濃度が、前記第３不純物領域の第２導電型不純物濃度よりも高い。
本発明の一実施形態では、前記第１不純物領域および前記第２不純物領域の第２導電型不純物濃度が、３×１０^１９ｃｍ^－３以上、３×１０^２１ｃｍ^－３以下であり、前記第３不純物領域の第２導電型不純物濃度が、１×１０^１５ｃｍ^－３以上１×１０^１７ｃｍ^－３以下である。

本発明の一実施形態では、前記第１不純物領域と前記第２不純物領域との間隔が、０．４μｍ以上１．０μｍ以下である。
本発明の一実施形態では、前記第１不純物領域と前記第３不純物領域との間隔および前記第２不純物領域と前記第３不純物領域との間隔が、０．０５μｍ以上０．１５μｍ以下である。

本発明の一実施形態では、前記第１不純物領域が複数形成されており、前記第２不純物領域が複数形成されており、前記第１不純物領域と前記第２不純物領域とが交互に配置されており、前記第１不純物領域とそれに隣接する前記第２不純物領域との間に、当該第１不純物領域および当該第２不純物領域から間隔を空けて前記第３不純物領域が配置されている。

本発明の一実施形態では、前記基板の表面上に形成された表面絶縁膜をさらに含み、前記第１電極は、前記第１不純物領域に電気的に接続されるように、前記表面絶縁膜上に配置された第１電極膜と、前記第１電極膜に電気的に接続された第１外部電極とを含み、前記第２電極は、前記第２不純物領域に電気的に接続されるように、前記表面絶縁膜上に配置された第２電極膜と、前記第２電極膜に電気的に接続された第２外部電極とを含む。

本発明の一実施形態では、前記第１電極膜は、前記基板の表面に沿う方向において前記第１不純物領域から離れて配置された第１パッド部と、前記第１パッド部から前記第１不純物領域の上方領域に延びる第１配線部とを含み、前記第２電極膜は、前記基板の表面に沿う方向において前記第２不純物領域から離れて配置された第２パッド部と、前記第２パッド部から前記第２不純物領域の上方領域に延びる第２配線部とを含む。

本発明の一実施形態では、前記表面絶縁膜には、前記第１配線部と前記第１不純物領域との間に前記第１不純物領域の一部を露出させる第１コンタクト孔が形成され、前記第２配線部と前記第２不純物領域との間に前記第２不純物領域の一部を露出させる第２コンタクト孔が形成されており、前記第１配線部が前記第１コンタクト孔内に埋め込まれた第１導電体を介して、前記第１不純物領域に電気的に接続され、前記第２配線部が前記第２コンタクト孔内に埋め込まれた第２導電体を介して、前記第２不純物領域に電気的に接続されている。

本発明の一実施形態では、前記第１パッド部上に、前記第１外部電極が配置され、前記第２パッド部上に、前記第２外部電極が配置されている。
本発明の一実施形態では、前記第１電極膜および前記第２電極膜がＡｌＣｕからなる。
本発明の一実施形態では、前記第１導電体および前記第２導電体がタングステンからなる。

本発明の一実施形態は、第１導電型のベース領域が形成された表層部を有する基板の前記ベース領域に、互いに間隔を空けて配置された第２導電型の第１不純物領域および第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に配置され、前記第１不純物領域および前記第２不純物領域から間隔を空けて配置された第２導電型の第３不純物領域とを形成する第１工程と、前記基板の表面上に表面絶縁膜を形成する第２工程と、前記表面絶縁膜上に、前記第１不純物領域に電気的に接続される第１電極と、前記第２不純物領域に電気的に接続される第２電極とを形成する第３工程とを含み、前記第１工程は、前記ベース領域に、第２導電型の不純物を注入し、熱処理することによって、前記ベース領域の表層部に第２導電型領域を形成する工程と、前記ベース領域の表面における前記第３不純物領域を形成すべき領域を覆うマスク用絶縁膜を形成した後、当該マスク用絶縁膜をマスクとして、第１導電型の不純物を前記第２導電型領域に注入し、熱処理することによって、前記第２導電型領域からなる前記第３不純物領域を形成する工程と、前記ベース領域の表層部に、前記マスク用絶縁膜をマスクとして、第２導電型の不純物を注入し、熱処理することによって、前記第１不純物領域および前記第２不純物領域を形成する工程とを含む、ＴＶＳダイオードの製造方法を提供する。

本発明の一実施形態では、前記第３不純物領域を形成する工程は、前記第１導電型の不純物が前記第２導電型領域における前記マスクの下方領域に注入されやすくするために、前記第１導電型の不純物が前記ベース領域の表面に対して斜め方向に注入される。
本発明の一実施形態では、前記ベース領域の表面に対する前記第１導電型の不純物の注入角度が４５度である。

本発明の一実施形態では、前記第３工程は、前記表面絶縁膜に、前記第１不純物領域の一部を露出させる第１コンタクト孔と、前記第２不純物領域の一部を露出させる第２コンタクト孔とを形成する工程と、前記第１コンタクト孔に第１導電体を埋め込むと同時に前記第２コンタクト孔に第２導電体を埋め込む工程と、前記表面絶縁膜上に電極膜を形成する工程と、前記電極膜を選択的にエッチングすることによって、前記第１導電体を介して前記第１不純物領域に電気的に接続される第１電極膜と、前記第２導電体を介して前記第２不純物領域に電気的に接続される第２電極膜とを形成する工程とを含む。

本発明の一実施形態では、前記第３工程は、前記第１電極膜上に、前記第１電極膜と電気的に接続された第１外部電極を形成する工程と、前記第２電極膜上に、前記第２電極膜と電気的に接続された第２外部電極を形成する工程とをさらに含む。

図１は、本発明の一実施形態に係るＴＶＳダイオードの模式的な斜視図である。 図２は、図１のＴＶＳダイオードの模式的な平面図である。 図３は、図２のIII－III線（図７のIII－III線）に沿う模式的な断面図である。 図４は、図２のIV－IV線（図７のIV－IV線）に沿う模式的な断面図である。 図５は、図２のV－V線（図７のV－V線）に沿う模式的な断面図である。 図６は、図３のVI－VI線に沿う方向から見た模式的な平面図ある。 図７は、図６のＡ部を拡大して示す部分拡大平面図である。 図８は、図７の平面図から基板の表面上に形成されている部分を省略した模式的な平面図である。 図９Ａは、図１のＴＶＳダイオードの製造工程の一部を示す図である。 図９Ｂは、図９Ａの次の工程を示す図である。 図９Ｃは、図９Ｂの次の工程を示す図である。 図９Ｄは、図９Ｃの次の工程を示す図である。 図９Ｅは、図９Ｄの次の工程を示す図である。 図９Ｆは、図９Ｅの次の工程を示す図である。 図９Ｇは、図９Ｆの次の工程を示す図である。 図９Ｈは、図９Ｇの次の工程を示す図である。 図９Ｉは、図９Ｈの次の工程を示す図である。 図９Ｊは、図９Ｉの次の工程を示す図である。 図９Ｋは、図９Ｊの次の工程を示す図である。 図９Ｌは、図９Ｋの次の工程を示す図である。 図９Ｍは、図９Ｌの次の工程を示す図である。 図９Ｎは、図９Ｍの次の工程を示す図である。 図９Ｏは、図９Ｎの次の工程を示す図である。 図９Ｐは、図９Ｏの次の工程を示す図である。 図９Ｑは、図９Ｐの次の工程を示す図である。 図１０は、本実施形態のシミュレーションモデルを示す模式的な断面図である。 図１０は、比較例のシミュレーションモデルを示す模式的な断面図である。 図１２は、本実施形態のシミュレーションモデルの電圧－電流特性を示すグラフである。 図１３は、本実施形態のシミュレーションモデルの電圧－容量特性を示すグラフである。 図１４は、比較例のシミュレーションモデルの電圧－電流特性を示すグラフである。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るＴＶＳダイオードの模式的な斜視図である。図２は、図１のＴＶＳダイオードの模式的な平面図である。図３は、図２のIII－III線（図７のIII－III線）に沿う模式的な断面図である。図４は、図２のIV－IV線（図７のIV－IV線）に沿う模式的な断面図である。図５は、図２のV－V線（図７のV－V線）に沿う模式的な断面図である。

図６は、図３のVI－VI線に沿う方向から見た模式的な平面図ある。図７は、図６のＡ部を拡大して示す部分拡大平面図である。図８は、図７の平面図から基板の表面上に形成されている部分を省略した模式的な平面図である。図７では、第３不純物領域１５が省略されている。
図１～図５を参照して、ＴＶＳダイオード１は、略直方体形状の基板２を含む。基板２は、シリコン基板であってもよい。基板２の長手方向に沿う長辺の長さＬ１は、例えば０．４ｍｍ～２ｍｍである。短手方向に沿う短辺の長さＬ２は、例えば０．２ｍｍ～２ｍｍである。基板２の厚さＴは、例えば０．１ｍｍ～０．５ｍｍである。この実施形態では、Ｌ１は０．９ｍｍ程度であり、Ｌ２は０．５ｍｍ程度であり、Ｔは０．３ｍｍ程度である。

基板２は、第１主面３と、その反対側に位置する第２主面４と、第１主面３と第２主面４とを接続する側面５Ａ～５Ｄを有している。基板２の第１主面３および第２主面４は、いずれも第１主面３の法線方向から見た平面視において、長方形状に形成されている。基板２の側面５Ａ～５Ｄには、基板の長手方向に沿って延びる一対の長手側面５Ａ，５Ｂと、基板２の短手方向に沿って延びる一対の短手側面５Ｃ，５Ｄとが含まれる。

平面視において、基板２の各角部は面取りされることによって、コーナ面２ａ、２ｂ、２ｃ，２ｄに形成されている。コーナ面２ａ、２ｂ、２ｃ，２ｄのうち、基板２の側面５Ｂと側面５Ｄとを接続するコーナ面２ｃの幅は、他のコーナ面２ａ，２ｂ，２ｃの幅よりも長く形成されている。
基板２には、基板２の第１主面３から露出するように、ｐ型のベース領域６が形成されている。この実施形態では、基板２の第１主面３から第２主面４までの基板２の厚さ方向全体に亘ってｐ型不純物が導入されている。これにより、ベース領域６が基板２の全域に形成されており、かつ、基板２がｐ型基板と見なせる態様とされている。ｐ型不純物は、例えば、ボロン（Ｂ）である。

基板２の第１主面３上には第１外部電極７と、第２外部電極８とが配置されている。第１外部電極７は、基板２の長手方向の一方側端部（側面５Ｃ側の端部）に配置されている。第２外部電極８は、基板２の長手方向の他方側端部（側面５Ｄ側の端部）に配置されている。
以下において、平面視において、ベース領域６の長さ中央部の領域を、セル形成領域１０ということにする。セル形成領域１０は、後述するように、複数のＴＶＳダイオードセル（以下、「ダイオードセル」という。）が形成される領域である。平面視において、ベース領域６におけるセル形成領域１０の外側の２つの領域のうち、基板２の側面５Ｃ側の領域を第１セル接続領域１１といい、基板２の側面５Ｄ側の領域を第２セル接続領域１２ということにする。第１セル接続領域１１は、セル形成領域１０に形成されたダイオードセルを第１外部電極７に接続する第１電極膜３１のパッド部３３が配置される領域であり、第２セル接続領域１２は、セル形成領域１０に形成されたダイオードセルを第２外部電極８に接続する第２電極膜３２のパッド部３５が配置される領域である。

図３、図４、図５および図８を参照して、ベース領域６におけるセル形成領域１０の表層部には、第１外部電極７に電気的に接続される複数のｎ^＋型の第１不純物領域１３と、第２外部電極８に電気的に接続される複数のｎ^＋型の第２不純物領域１４とが形成されている。
複数のｎ^＋型の第１不純物領域１３は、平面視において、基板２の長手方向に沿って延びるように設けられており、基板２の短手方向に間隔を空けて配列されている。複数のｎ^＋型の第２不純物領域１４は、平面視において、基板２の長手方向に沿って延びるように設けられており、基板２の短手方向に間隔を空けて配列されている。第１不純物領域１３と第２不純物領域１４とは、基板２の短手方向に交互に配列されており、全体としてストライプ状をなしている。図８では、明瞭化のために、第１不純物領域１３および第２不純物領域１４にクロスハッチングを付して示している。

第１不純物領域１３および第２不純物領域１４は、同一の深さおよび同一のｎ型不純物濃度で形成されていてもよい。第１不純物領域１３および第２不純物領域１４のｎ型不純物は、例えば、ヒ素（Ａｓ）である。第１不純物領域１３および第２不純物領域１４の各ｎ型不純物濃度は、３×１０^１９ｃｍ^－３以上３×１０^２１ｃｍ^－３以下であることが好ましい。第１不純物領域１３および第２不純物領域１４は、いずれも、図８に示す平面視で同一形状および同一面積で形成されている。第１不純物領域１３および第２不純物領域１４は、平面視で基板２の長手方向に延び、四隅が切除された長方形状（角が面取りされた長方形状）に形成されている。

ベース領域６の表層部には、ｎ型の第３不純物領域１５が形成されている。第３不純物領域１５は、基板２の表層部において、第１不純物領域１３およびその周囲部と第２不純物領域１４およびその周囲部とを除いた領域のほぼ全域に形成されている。図８では、明瞭化のために、第３不純物領域１５にハッチングを付して示している。
第３不純物領域１５は、平面視において、隣り合う第１不純物領域１３と第２不純物領域１４との間に配置された主要領域１５Ａと、各主要領域１５Ａの両端から基板２の第１主面４に沿って延びた延長領域１５Ｂとを含む。主要領域１５Ａは、セル形成領域１０内において、隣り合う第１不純物領域１３と第２不純物領域１４との間に基板２の長手方向に延び、当該第１不純物領域１３および当該第２不純物領域１４から間隔を空けて配置されている。

延長領域１５Ｂは、平面視において、セル形成領域１０内において各主要領域１５Ａの一端部が連結された第１延長領域と、セル形成領域１０内において各主要領域１５Ａの他端部が連結された第２延長領域と、第１セル接続領域１１のほぼ全域に形成され第１延長領域と繋がる第３延長領域と、第２セル接続領域１２のほぼ全域に形成され第２延長領域と繋がる第４延長領域とからなる。

第３不純物領域１５のｎ型不純物は、例えば、ヒ素（Ａｓ）である。第３不純物領域１５のｎ型不純物濃度は、第１不純物領域１３および第２不純物領域１４のｎ型不純物濃度よりも低い。第３不純物領域１５のｎ型不純物濃度は、１×１０^１５ｃｍ^－３以上１×１０^１７ｃｍ^－３以下であることが好ましい。
隣り合う第１不純物領域１３および第２不純物領域１４の間隔Ｗ１は、０．４μｍ以上１．０μｍ以下であることが好ましく、０．５μｍ以上０．９μｍ以下であることがより好ましい。この実施形態では、間隔Ｗ１は、０．７μｍ程度である。第１不純物領域１３と第３不純物領域１５との間隔Ｗ２および第２不純物領域１４と第３不純物領域１５との間隔Ｗ３は、０．０５μｍ以上０．１５μｍ以下であることが好ましい。この実施形態では、間隔Ｗ２および間隔Ｗ３は、０．１μｍ程度である。

図５を参照して、隣り合う第１不純物領域１３および第２不純物領域１４と、その間の第３不純物領域１５と、それらの間のベース領域６とによってＴＶＳダイオードセル（以下、「ダイオードセル」という。）が構成されている。１つのダイオードセルは、逆直列に接続された４つのｐｎ接合ダイオードＤ１～Ｄ４を含んでいる。
具体的には、第１不純物領域１３と、ベース領域６における第１不純物領域１３と第３不純物領域１５との間の領域（以下、「第１ベース領域６」という。）との間に、第１のｐｎ接合部が形成されている。この第１のｐｎ接合部によって、第１不純物領域１３をカソードとし、第１ベース領域６をアノードとする第１ｐｎ接合ダイオードＤ１が形成されている。

第１ベース領域６と第３不純物領域１５との間に、第２のｐｎ接合部が形成されている。この第２のｐｎ接合部によって、第１ベース領域６をアノードとし、第３不純物領域１５をカソードとする第２ｐｎ接合ダイオードＤ２が形成されている。第１ｐｎ接合ダイオードＤ１および第２ｐｎ接合ダイオードＤ２は、第１ベース領域６を介して逆直列に接続されている。

第３不純物領域１５と、ベース領域６における第３不純物領域１５と第２不純物領域１４との間の領域（以下、「第２ベース領域６」という。）との間に、第３のｐｎ接合部が形成されている。この第３のｐｎ接合部によって、第３不純物領域１５をカソードとし、第２ベース領域６をアノードとする第３ｐｎ接合ダイオードＤ３が形成されている。第２ｐｎ接合ダイオードＤ２および第３ｐｎ接合ダイオードＤ３は、第３不純物領域１５を介して逆直列に接続されている。

第２ベース領域６と第２不純物領域１４との間に、第４のｐｎ接合部が形成されている。この第４のｐｎ接合部によって、第２ベース領域６をアノードとし、第２不純物領域１４をカソードとする第４ｐｎ接合ダイオードＤ４が形成されている。第３ｐｎ接合ダイオードＤ３および第４ｐｎ接合ダイオードＤ４は、第２ベース領域６を介して逆直列に接続されている。つまり、１つのダイオードセルは、ｎｐｎｐｎ構造を有している。

セル形成領域１０には、ダイオードセルが複数形成されている。複数のダイオードセルは、後述する第１導電体２３、第２導電体２４、第１電極膜３１および第２電極膜３２によって並列に接続される。
図３～図７を参照して、基板２の第１主面３には、表面絶縁膜２０が形成されている。表面絶縁膜２０は、基板２の第１主面３のほぼ全域を覆っている。したがって、表面絶縁膜２０は、平面視において基板２の第１主面３に整合する四角形状に形成されている。表面絶縁膜２０は、酸化膜（ＳｉＯ_２膜）および窒化膜（ＳｉＮ膜）のいずれか一方または双方を含んでいてもよい。また、表面絶縁膜２０は、例えば、０．１μｍ～２μｍの厚さを有していてもよい。

表面絶縁膜２０には、第１不純物領域１３の一部を露出させる第１コンタクト孔２１と、第２不純物領域１４の一部を露出させる第２コンタクト孔２２とが形成されている。第１コンタクト孔２１は、平面視で第１不純物領域１３の長さ方向に沿って延びた長方形状であり、第１不純物領域１３の中央部を露出させている。第２コンタクト孔２２は、平面視で第２不純物領域１４の長さ方向に沿って延びた長方形状であり、第２不純物領域１４の中央部を露出させている。

第１コンタクト孔２１には、第１導電体２３が埋め込まれている。第１導電体２３は、例えばタングステン（Ｗ）からなり、第１不純物領域１３（第１ｐｎ接合ダイオードＤ１のカソード）に接触している。第２コンタクト孔２２には、第２導電体２４が埋め込まれている。第２導電体２４は、例えばタングステン（Ｗ）からなり、第２不純物領域１４（第４ｐｎ接合ダイオードＤ４のカソード）に接触している。

表面絶縁膜２０の上には、第１電極膜３１および第２電極膜３２が互いに間隔を空けて形成されている。図７においては、明確化のため、第１電極膜３１および第２電極膜３２に、ドットのハッチングを付して示している。
第１電極膜３１は、第１パッド部３３と、複数の第１配線部３４とを一体的に含む。第２電極膜３２は、第２パッド部３５と、複数の第２配線部３６とを一体的に含む。

第１パッド部３３は、平面視長方形状に形成されており、第１セル接続領域１１の上方に配置されている。第２パッド部３５は、平面視長方形状に形成されており、第２セル接続領域１２の上方に配置されている。
複数の第１配線部３４は、第１パッド部３３に対して櫛歯状に形成されている。複数の第１配線部３４は、セル形成領域１０において、それぞれ、複数の第１不純物領域１３を一対一対応で覆うように、基板２の長手方向に沿って第１パッド部３３から第２パッド部３５に向かって直線状に引き出されている。各第１配線部３４は、第１不純物領域１３の幅よりも狭く形成されている。第１配線部１９は、第１導電体２３の表面に接触しており、第１導電体２３を介して第１不純物領域１３に電気的に接続されている。

複数の第２配線部３６は、第２パッド部３５に対して櫛歯状に形成されている。複数の第２配線部３６は、それぞれ、複数の第２不純物領域１４を一対一対応で覆うように、基板２の長手方向に沿って第２パッド部３５から第１パッド部３３へ向かって直線状に引き出されている。各第２配線部３６は、第２不純物領域１４の幅よりも狭く形成されている。第２配線部３６は、第２導電体２４の表面に接触しており、第２導電体２４を介して第２不純物領域１４に電気的に接続されている。

第１配線部３４および第２配線部３６は、平面視において、隙間（スリット）３７（図７参照）を挟んで互いに噛み合うように配置されている。この隙間３７によって、第１配線部３４と第２配線部３６とは、電気的に絶縁されている。第１電極膜３１および第２電極膜３２は、例えば、ＡｌＣｕ膜であってもよい。
図１～図５を参照して、表面絶縁膜２０の上には、絶縁層４０が形成されている。絶縁層４０は、第１電極膜３１および第２電極膜３２を被覆している。絶縁層４０は、表面絶縁膜２０上に形成された第１絶縁膜４１と、第１絶縁膜４１上に形成された第２絶縁膜４２とを含む。第１絶縁膜４１は、例えば、酸化膜（ＳｉＯ_２膜）および窒化膜（ＳｉＮ膜）のいずれか一方または双方を含んでいてもよい。この実施形態では、第１絶縁膜４１は、ＳｉＮ膜からなる。

第２絶縁膜４２は、例えば、ポリイミド等の絶縁性樹脂を含んでいてもよい。また、絶縁層４０は、例えば、１μｍ～１０μｍの厚さを有していてもよい。この実施形態では、例えば、第１絶縁膜４１の厚さが０．５μｍ～２μｍであり、第２絶縁膜４２の厚さが０．５μｍ～８μｍであってもよい。
絶縁層４０には、第１開口４３および第２開口４４が形成されている。第１開口４３は、第１パッド部３３における基板２の側面５Ｃ側の一部を露出させている。第２開口４４は、パッド部３５における基板２の側面５Ｄ側の一部を露出させている。

第１開口４３内には、第１外部電極７が形成されている。第１外部電極７は、第１開口４３内において第１パッド部３３（第１電極膜３１）に電気的に接続されている。これにより、第１外部電極７は、第１電極膜３１を介して各第１不純物領域１３と電気的に接続されている。また、第１外部電極７は、ＴＶＳダイオード１をフリップチップ実装（表面実装）するときの端子として機能するので、第１外部端子と称されてもよい。

第１外部電極７は、絶縁層４０から突出するように形成されている。第１外部電極７は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第１電極膜３１側からこの順に積層されたＮｉ膜、Ｐｄ膜、Ａｕ膜を含んでいてもよい。
第２開口４４内には、第２外部電極８が形成されている。第２外部電極８は、第２開口４４内において第２パッド部３５（第２電極膜３２）に電気的に接続されている。これにより、第２外部電極８は、第２電極膜３２を介して各第２不純物領域１４と電気的に接続されている。また、第２外部電極８は、ＴＶＳダイオード１をフリップチップ実装（表面実装）するときの端子として機能するので、第２外部端子と称されてもよい。

第２外部電極８は、絶縁層４０から突出するように形成されている。第２外部電極８は、複数の金属膜が積層された積層構造を有していてもよい。複数の金属膜は、第２電極膜３２側からこの順に積層されたＮｉ膜、Ｐｄ膜、Ａｕ膜を含んでいてもよい。
図１および図２を参照して、第１外部電極７は、平面視において、基板２の短手方向に長い長方形状に形成されている。第１外部電極７は、基板２の角部に配置される角部が面取りされることによって、当該１対の角部に、基板２の角部に対向するコーナ面５１を有している。

第２外部電極８は、平面視において、基板２の短手方向に長い長方形状に形成されている。第２外部電極８は、基板２の角部に配置される角部が面取りされることによって、当該１対の角部に、基板２の角部に対向するコーナ面５２、５３を有している。コーナ面５２、５３のうち、基板２の側面５Ａ側のコーナ面５２の幅は、第１外部電極７のコーナ面５１の幅とほぼ等しい。基板２の側面５Ｂ側のコーナ面５３（基板２のコーナ面２ｃに対応するコーナ面５３）の幅は、コーナ面５２の幅よりも長い。

このような第１外部電極７および第２外部電極８によれば、第１外部電極７および第２外部電極８のうち、第２外部電極８のみに幅の異なるコーナ面５３が形成されているので、第１外部電極７と第２外部電極８とを容易に判別することができる。例えば、第１外部電極７と第２外部電極８とをカメラで撮像して得られた画像を画像処理することによって、第１外部電極７と第２外部電極８とを容易に判別することができる。

なお、基板２の角部のうち、第２外部電極８側の１つの角部のみに幅の異なるコーナ面２ｃが形成されていることからも、第１外部電極７と第２外部電極８とを容易に判別することができる。
第１外部電極７、第１電極膜３１および第１導電体２３は、本発明の「第１電極」の一例であり、第２外部電極８、第２電極膜３２および第２導電体２４は、本発明の「第２電極」の一例である。

図９Ａ～図９Ｐは、図１のＴＶＳダイオード１の製造工程の一例を説明するための工程図である。図９Ａ～図９ＰＪは、図５の切断面に対応する断面図である。
ＴＶＳダイオード１を製造するには、図９Ａを参照して、基板２が用意される。基板２は、例えば、ボロン（Ｂ）を含むｐ型シリコン基板である。基板２の比抵抗は、例えば、３０Ωｃｍ程度である。基板２は、第１主面３と、その反対側に位置する第２主面４と、第１主面３および第２主面４を接続する側面５Ａ～５Ｄとを有している。

次に、図９Ｂに示すように、熱酸化によって、基板２の第１主面３に第１酸化膜（２２０Å厚）６１が形成される。
次に、図９Ｃに示すように、ｐ型不純物（この例ではボロン）が第１酸化膜６１を介して基板２内に注入された後、熱処理が行われる。これにより、基板２にｐ型のベース領域６が形成される。

次に、図９Ｄに示すように、ｎ型不純物（この例ではリン）が第１酸化膜６１を介して基板２内に注入された後、熱処理が行われる。これにより、ベース領域６の表層部の全域にｎ型領域６２が形成される。
次に、図９Ｅに示すように、第１酸化膜６１上に第２酸化膜（２０００Å厚）６３が形成される。第２酸化膜６３は、例えばＮＳＧ（Non Doped Silicate Glass）膜であり、例えばＣＶＤ法によって形成される。以下において、第１酸化膜６１と第２酸化膜６３との積層膜を「酸化膜６４」ということにする。

次に、図９Ｆに示すように、基板２の第１主面３における第３不純物領域１５を形成すべき領域を覆うように、酸化膜６４上にレジスト膜（図示略）が形成され、このレジスト膜をマスクとして、酸化膜６４がプラズマエッチングされる。これにより、酸化膜６４のうち、レジスト膜で覆われていない部分が除去される。これにより、基板２の第１主面３における第３不純物領域１５を形成すべき領域（より正確には、第３不純物領域１５を形成すべき領域よりも若干大きな領域）のみが、酸化膜６４によって覆われる。酸化膜６４は、本発明の「マスク用絶縁膜」の一例である。

次に、図９Ｇに示すように、ｎ型領域６２の露出面を覆うように犠牲酸化膜（１９０Å厚）６５が形成される。
次に、図９Ｈに示すように、酸化膜６４をマスクとして、ｐ型不純物（この例ではボロン）が犠牲酸化膜６５を介して基板２内に注入された後、熱処理が行われる。この際、ｐ型不純物がマスク（酸化膜６４）の下方領域に注入されやすくするために、基板２の第１主面３に対してｐ型不純物が斜め方向に注入される。ｐ型不純物の注入角度は、例えば、基板２の第１主面３に対して４５度に設定される。これにより、ｎ型領域６２のうち、酸化膜６４によって覆われていない領域分と、酸化膜６４によって覆われている領域における周縁部がｐ型となり、ベース領域６の一部となる。これにより、ｎ型領域６２のうち、酸化膜６４によって覆われている領域における周縁部を除いた領域がｎ型領域６２として残り、このｎ型領域６２によって第３不純物領域１５が形成される。なお、基板２の第１主面３に対してｐ型不純物を垂直に注入してもよい。

次に、図９Ｉに示すように、酸化膜６４をマスクとして、ｎ型不純物（この例ではヒ素）が犠牲酸化膜６５を介して基板２内に注入された後、熱処理が行われる。図９Ｉの工程では、例えば、ｎ型不純物は、基板２の第１主面３に対して垂直に注入される。
図９Ｈの工程において、基板２の第１主面３に対してｐ型不純物が斜め方向に注入されている。また、ボロンの拡散速度に対してヒ素の拡散速度は遅い。これにより、ベース領域６の表層部には、第３不純物領域１５における隣り合う主要領域１５Ａの間に、それらの主要領域１５Ａから間隔を空けてｎ^＋型領域が形成される。隣り合う２つのｎ^＋型領域のうちの一方によって第１不純物領域１３が形成され、他方によって第２不純物領域１４が形成される。これにより、基板２の短手方向に交互に配置された複数の第１不純物領域１３と複数の第２不純物領域１４が形成される。

なお、図９Ｈの工程において、基板２の第１主面３に対してｐ型不純物を垂直方向に注入した場合においても、ボロンの拡散速度に対してヒ素の拡散速度は遅いので、ベース領域６の表層部には、隣接する２つの第３不純物領域１５の主要領域１５Ａの間に、それらの主要領域１５Ａから間隔を空けてｎ^＋型領域が形成される。
次に、図９Ｊに示すように、露出した表面全体に、ＮＳＧ膜（３０００Å厚）が形成された後、ＴＥＯＳ膜（テトラエトキシシラン膜、７０００Å厚）が形成される。そして、窒素処理が行われる。これにより、基板２の第１主面３上に、酸化膜からなる表面絶縁膜２０が形成される。

次に、図９Ｋに示すように、フォトリソグラフィおよびエッチングにより、表面絶縁膜５０に、第１コンタクト孔２１および第２コンタクト孔２２が形成される。
次に、図９Ｌに示すように、例えば、スパッタ法によって、露出した表面全体を覆うように、例えば、タングステン（Ｗ）からなる導電体膜６６が形成される。
次に、図９Ｍに示すように、導電体膜６６の表面が表面絶縁膜５０の表面と面一になるまで、導電体膜６６がエッチングされることにより、第１コンタクト孔２１に埋め込まれた第１導電体２３と、第２コンタクト孔２２に埋め込まれた第２導電体２４とが得られる。

次に、図９Ｎに示すように、例えば、スパッタ法によって、露出した表面全体を覆うように、例えば、ＡｌＣｕからなる電極膜６７が形成される。
次に、図９Ｏに示すように、フォトリソグラフィおよびエッチングにより、電極膜６７が、所望の形状にパターニングされる。これにより、第１電極膜３１（３３，３４）および第２電極膜３２（３５，３６）が形成される。

次に、図９Ｐに示すように、例えばＣＶＤ法によって、第１電極膜３１および第２電極膜３２を覆うように窒化膜が堆積されることにより、第１絶縁膜４１が形成される。
次に、図９Ｑに示すように、第１絶縁膜４１上に感光性ポリイミドが塗布されて第２絶縁膜４２が形成される。そして、第１開口４３および第２開口４４に対応するパターンで第２絶縁膜４２が露光・現像される。次に、第２絶縁膜４２をマスクとして第１絶縁膜４１がエッチングされて、第１開口４３および第２開口４４が形成される。これにより、第１開口４３および第２開口４４を有する絶縁層４０が形成される。

最後に、第１開口４３および第２開口４４を埋めるように、Ｎｉ膜、Ｐｄ膜およびＡｕ膜が順にめっき成膜されて、第１外部電極７および第２外部電極８が形成される。これにより、図１～図８に示すようなＴＶＳダイオード１が得られる。
以下において、本実施形態のｎｐｎｐｎ構造のＴＶＳダイオード１に対して、ｎ型の第３不純物領域１５を備えていないｎｐｎ構造のＴＶＳダイオードを比較例ということにする。

本実施形態のＴＶＳダイオード１の特性を、図１０に示すシミュレーションシミュモデルを用いて測定した。また、比較例の特性を、図１１に示すシミュレーションシミュモデルを用いて測定した。
図１０を参照して、実施形態のシミュレーションシミュモデル１０１は、第１主面１０３と第２主面１０４とを有する基板１０２を備えている。基板１０２には、第１主面１０３から露出するようにｐ型のベース領域１０６が形成されている。ベース領域１０６の表層部には、ｎ^＋型の第１不純物領域１１３と、ｎ^＋型の第２不純物領域１１４と、ｎ型の第３不純物領域１１５とが形成されている。第１不純物領域１１３と第２不純物領域１１４とは第１間隔Ｗ１を空けて形成されている。

第３不純物領域１１５は、第１不純物領域１１３と第２不純物領域１１４との間に、第１不純物領域１１３および第２不純物領域１１４から間隔を空けて配置されている。第３不純物領域１１５と第１不純物領域１１３との間隔Ｗ２を第２間隔といい、第３不純物領域１１５と第２不純物領域１１４との間隔Ｗ３を第３間隔ということにする。
基板１０２の第１主面１０３は、表面絶縁膜１２０によって覆われている。表面絶縁膜１２０には、第１不純物領域１１３の一部を露出させる第１コンタクト孔１２１と、第２不純物領域１１４の一部を露出させる第２コンタクト孔１２２が形成されている。第１コンタクト孔１２１には、第１不純物領域１１３と接触する第１導電体１２３が埋め込まれており、第２コンタクト孔１２２には、第２不純物領域１１４と接触する第２導電体１２４が埋め込まれている。

図１１を参照して、比較例のシミュレーションシミュモデル２０１は、第１主面２０３と第２主面２０４とを有する基板２０２を備えている。基板２０２には、第１主面２０３から露出するようにｐ型のベース領域２０６が形成されている。ベース領域２０６の表層部には、ｎ^＋型の第１不純物領域２１３と、ｎ^＋型の第２不純物領域２１４とが形成されている。第１不純物領域２１３と第２不純物領域２１４とは第４間隔Ｗ４を空けて形成されている。

基板２０２の第１主面２０３は、表面絶縁膜２２０によって覆われている。表面絶縁膜２２０には、第１不純物領域２１３の一部を露出させる第１コンタクト孔２２１と、第２不純物領域２１４の一部を露出させる第２コンタクト孔２２２が形成されている。第１コンタクト孔２２１には、第１不純物領域２１３と接触する第１導電体２２３が埋め込まれており、第２コンタクト孔２２２には、第２不純物領域２１４と接触する第２導電体２２４が埋め込まれている。

比較例のシミュレーションシミュモデル２０１では、隣り合う第１不純物領域２１３および第２不純物領域２１４と、それらの間のベース領域２０６とによってＴＶＳダイオードセルが構成されている。このＴＶＳダイオードセルは、逆直列に接続された２つのｐｎ接合ダイオードＤ１１～Ｄ１２を含んでいる。
具体的には、第１不純物領域２１３と、第１不純物領域２１３と第２不純物領域２１４との間のベース領域２０６との間に、第１のｐｎ接合部が形成されている。この第１のｐｎ接合部によって、第１不純物領域２１３をカソードとし、ベース領域２０６をアノードとする第１ｐｎ接合ダイオードＤ１１が形成されている。

第１不純物領域２１３と第２不純物領域２１４との間のベース領域２０６と、第２不純物領域２１４との間に、第２のｐｎ接合部が形成されている。この第２のｐｎ接合部によって、ベース領域２０６をアノードとし、第２不純物領域２１４をカソードとする第２ｐｎ接合ダイオードＤ１２が形成されている。第１ｐｎ接合ダイオードＤ１１および第２ｐｎ接合ダイオードＤ１２は、ベース領域２０６を介して逆直列に接続されている。つまり、比較例のＴＶＳダイオードセルは、ｎｐｎ構造を有している。

比較例は、例えば、基板２０２にｐ型のベース領域２０６を形成した後、フォトリソグラフィによって第１不純物領域２１３および第２不純物領域２１４を形成すべき領域以外の領域にレジスト膜を形成し、レジスト膜をマスクとして、ベース領域２０６にｎ型不純物（例えばヒ素）を注入することによって形成される。
図１２は、本実施形態の電圧－電流特性を示すグラフである。図１２において、横軸は、第１導電体１２３と第２導電体１２４との間の電圧値ＶＲ［Ｖ］であり、縦軸は第１導電体１２３と第２導電体１２４との間の電流値ＩＲ［Ａ］である。

図１２の曲線ａは、第１間隔Ｗ１が０．５μｍである場合の電圧－電流特性を示すグラフである。図１２の曲線ｂは、第１間隔Ｗ１が０．６μｍである場合の電圧－電流特性を示すグラフである。図１２の曲線ｃは、第１間隔Ｗ１が０．７μｍである場合の電圧－電流特性を示すグラフである。図１２の曲線ｄは、第１間隔Ｗ１が０．８μｍである場合の電圧－電流特性を示すグラフである。図１２の曲線ｅは、第１間隔Ｗ１が０．９μｍである場合の電圧－電流特性を示すグラフである。第２間隔Ｗ２および第３間隔Ｗ３は、０．１μｍ程度に設定されている。

ただし、このシミュレーションでは、第３不純物領域１１４を形成すべき領域を覆うマスク（図９Ｆの酸化膜６４に相当する）の幅を、第１間隔Ｌ１として設定している。
図１２のグラフから、本実施形態では、第１間隔Ｌ１が０．５μｍ以上０．９μｍ以下では、ブレークダウン電圧が比較的低くかつリーク電流が低い特性が得られることがわかる。したがって、第１間隔Ｌ１が０．４μｍ以上１．０μｍ以下の範囲では、ブレークダウン電圧が比較的低くかつリーク電流が低い特性が得られると推定される。

ブレークダウン電圧が比較的低いのは、ｎ^＋型の第１不純物領域１３とｎ^＋型の第２不純物領域１３との間に、ｎ型の第３不純物領域１５が存在するため、ｎ型の第３不純物領域１５が存在しない場合に比べて、ｐｎ接合部の空乏層の広がりが抑えられるからであると考えられる。
また、本実施形態では、第１間隔Ｗ１が変化しても、電圧－電流特性がさほど変化しないことがわかる。これは、本実施形態の製造方法では、第１間隔Ｗ１が変化したとしても、第３不純物領域１５の幅がそれに応じて変化するため、第２間隔Ｗ２および第３間隔Ｗ３がさほど変化しないからだと考えられる。したがって、本実施形態では、良好な特性を有するＴＶＳダイオードを安定して製造することが可能である。

図１３は、本実施形態の電圧－容量特性を示すグラフである。第１間隔Ｗ１は、０．７μｍに設定されている。図１３において、横軸は、第１導電体１２３と第２導電体１２４との間の電圧値ＶＲ［Ｖ］であり、縦軸は第１導電体１２３と第２導電体１２４との間の容量［ｐＦ］である。
図１３のグラフから、本実施形態では、端子間容量を低くするできることがわかる。

図１４は、比較例の電圧－電流特性を示すグラフである。図１４において、横軸は、第１導電体２２３と第２導電体２２４との間の電圧値ＶＲ［Ｖ］であり、縦軸は第１導電体２２３と第２導電体２２４との間の電流値ＩＲ［Ａ］である。
図４の曲線ｇは、第４間隔Ｗ４が０．２μｍである場合の電圧－電流特性を示すグラフである。図４の曲線ｈは、第４間隔Ｗ４が０．３μｍである場合の電圧－電流特性を示すグラフである。図４の曲線ｉは、第４間隔Ｗ４が０．４μｍである場合の電圧－電流特性を示すグラフである。

ただし、このシミュレーションでは、第１不純物領域２１３および第２不純物領域２１４を形成すべき領域以外の領域を覆うレジスト膜の幅を、第４間隔Ｌ４として設定している。
図１４のグラフから、第４間隔Ｗ４が０．３μｍである場合に、本実施形態と同様な電圧－電流特性が得られることがわかる。しかしながら、露光装置としてｉ線ステッパを用いたとしても、第４間隔Ｌ４を０．３μｍに調整することは困難である。

また、比較例では、第４間隔Ｗ４の微小な変化によって、電圧－電流特性が大きく変化することがわかる。したがって、比較例では、本実施形態と同様な特性を有するＴＶＳダイオードを安定して製造することが困難である。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。例えば、前述の実施形態では、第１コンタクト孔２３に第１電極膜３１とは異なる材料の第１導電体２３が埋め込まれ、第２コンタクト孔２４に第２電極膜３２とは異なる材料の第２導電体２４が埋め込まれている。しかし、第１コンタクト孔２３に第１電極膜３１と同じ材料の導電体が埋め込まれ、第２コンタクト孔２４に第２電極膜３２と同じ材料の第２導電体２４が埋め込まれてもよい。この場合、第１電極膜３１の一部が第１コンタクト孔２３に埋め込まれ、第２電極膜３２の一部が第２コンタクト孔２４に埋め込まれてもよい。

また、前述の実施形態では、絶縁層４０には、第１外部電極７を第１パッド部３３に接続するための第１開口４３と、第２外部電極８を第２パッド部３５に接続するための第２開口４４とが形成されている。しかし、第１外部電極７を第１パッド部３３に接続するための第１開口部は、複数の第１開口部を含んでいてもよい。この場合、第１外部電極７は、絶縁層４０上に複数の第１開口部を覆うようにして形成された平板上の頂部と、頂部の下面から複数の第１開口部内に延びて第１パッド部３３に接触する複数の脚部とから構成される。この場合、複数の第１開口部は、中央開口部と、中央開口部の周囲に配置されかつ中央開口部よりも横断面の小さな複数の周辺開口部とを含んでいてもよい。

同様に、第２外部電極８を第２パッド部３５に接続するための第２開口部は、複数の第２開口部を含んでいてもよい。この場合、第２外部電極８は、絶縁層４０上に複数の第２開口部を覆うようにして形成された平板上の頂部と、頂部の下面から複数の第２開口部内に延びて第２パッド部３５に接触する複数の脚部とから構成される。この場合、複数の第２開口部は、中央開口部と、中央開口部の周囲に配置されかつ中央開口部よりも横断面の小さな複数の周辺開口部とを含んでいてもよい。

また、前述の実施形態において、ｐ型のベース領域６の導電型と、ｎ^＋型の第１不純物領域１３、ｎ^＋型の第２不純物領域１４およびｎ型の第３不純物領域１５の各導電型とを反転してもよい。つまり、ｐ型の部分をｎ型とし、ｎ型の部分をｐ型としてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能で
ある。

１ ＴＶＳダイオード
２ 基板
２ａ，２ｂ，２ｃ，２ｄ コーナ面
３ 第１主面
４ 第２主面
５Ａ～５Ｄ 側面
６ ベース領域
７ 第１外部電極
８ 第２外部電極
１０ セル形成領域
１１ 第１セル接続領域
１２ 第２セル接続領域
１３ 第１不純物領域
１４ 第２不純物領域
１５ 第３不純物領域
１５Ａ 主要領域
１５Ｂ 延長領域
２０ 表面絶縁膜
２１ 第１コンタクト孔
２２ 第２コンタクト孔
２３ 第１導電体
２４ 第２導電体
３１ 第１電極膜
３２ 第２電極膜
３３ 第１パッド部
３４ 第１配線部
３５ 第２パッド部
３６ 第２配線部
３７ 隙間
４０ 絶縁層
４１ 第１絶縁膜
４２ 第２絶縁膜
４３ 第１開口
４４ 第２開口
５１，５２，５３ コーナ面
６１ 第１酸化膜
６２ ｎ型領域
６３ 第２酸化膜
６４ 酸化膜
６５ 犠牲酸化膜
６６ 導電体膜
６７ 電極膜
１０１，２０１ シミュレーションシミュモデル
１０２，２０２ 基板
１０３，２０３ 第１主面
１０４，２０４ 第２主面
１０６，２０６ ベース領域
１１３，２１３ 第１不純物領域
１１４，２１４ 第２不純物領域
１１５ 第３不純物領域
１２０，２２０ 表面絶縁膜
１２１，２２１ 第１コンタクト孔
１２２，２２２ 第２コンタクト孔
１２３，２２３ 第１導電体
１２４，２２４ 第１導電体
Ｄ１，Ｄ１１ 第１ダイオード
Ｄ２，Ｄ１２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード

Claims (18)

1. 基板と、
   前記基板の表層部に形成された第１導電型のベース領域と、
   前記ベース領域に形成された第２導電型の第１不純物領域と、
   前記第１不純物領域から間隔を空けて前記ベース領域に形成された第２導電型の第２不純物領域と、
   前記第１不純物領域と前記第２不純物領域との間に、前記第１不純物領域および前記第２不純物領域から間隔を空けて前記ベース領域に形成された第２導電型の第３不純物領域と、
   前記第１不純物領域に電気的に接続されるように、前記基板上に配置された第１電極と、
   前記第２不純物領域に電気的に接続されるように、前記基板上に配置された第２電極とを含む、ＴＶＳダイオード。
2. 前記第１不純物領域と、前記ベース領域における前記第１不純物領域と前記第３不純物領域との間の領域である第１ベース領域とによって第１ダイオードが形成され、
   前記第１ベース領域と前記第３不純物領域とによって前記第１ダイオードに逆直列接続された第２ダイオードが形成され、
   前記第３不純物領域と、前記ベース領域における前記第３不純物領域と前記第２不純物領域との間の領域である第２ベース領域とによって前記第２ダイオードに逆直列接続された第３ダイオードが形成され、
   前記第２ベース領域と前記第２不純物領域とによって前記第３ダイオードに逆直列接続された第４ダイオードが形成されている、請求項１に記載のＴＶＳダイオード。
3. 前記第１不純物領域および前記第２不純物領域の第２導電型不純物濃度が、前記第３不純物領域の第２導電型不純物濃度よりも高い、請求項１または２に記載の、ＴＶＳダイオード。
4. 前記第１不純物領域および前記第２不純物領域の第２導電型不純物濃度が、３×１０^１９ｃｍ^－３以上、３×１０^２１ｃｍ^－３以下であり、
   前記第３不純物領域の第２導電型不純物濃度が、１×１０^１５ｃｍ^－３以上、１×１０^１７ｃｍ^－３以下である、請求項３に記載のＴＶＳダイオード。
5. 前記第１不純物領域と前記第２不純物領域との間隔が、０．４μｍ以上１．０μｍ以下である、請求項１～４のいずれか一項に記載のＴＶＳダイオード。
6. 前記第１不純物領域と前記第３不純物領域との間隔および前記第２不純物領域と前記第３不純物領域との間隔が、０．０５μｍ以上０．１５μｍ以下である、請求項５に記載のＴＶＳダイオード。
7. 前記第１不純物領域が複数形成されており、
   前記第２不純物領域が複数形成されており、
   前記第１不純物領域と前記第２不純物領域とが交互に配置されており、
   前記第１不純物領域とそれに隣接する前記第２不純物領域との間に、当該第１不純物領域および当該第２不純物領域から間隔を空けて前記第３不純物領域が配置されている、請求項１～６のいずれかに記載のＴＶＳダイオード。
8. 前記基板の表面上に形成された表面絶縁膜をさらに含み、
   前記第１電極は、前記第１不純物領域に電気的に接続されるように、前記表面絶縁膜上に配置された第１電極膜と、前記第１電極膜に電気的に接続された第１外部電極とを含み、
   前記第２電極は、前記第２不純物領域に電気的に接続されるように、前記表面絶縁膜上に配置された第２電極膜と、前記第２電極膜に電気的に接続された第２外部電極とを含む、請求項１～７のいずれかに記載のＴＶＳダイオード。
9. 前記第１電極膜は、前記基板の表面に沿う方向において前記第１不純物領域から離れて配置された第１パッド部と、前記第１パッド部から前記第１不純物領域の上方領域に延びる第１配線部とを含み、
   前記第２電極膜は、前記基板の表面に沿う方向において前記第２不純物領域から離れて配置された第２パッド部と、前記第２パッド部から前記第２不純物領域の上方領域に延びる第２配線部とを含む、請求項８に記載のＴＶＳダイオード。
10. 前記表面絶縁膜には、前記第１配線部と前記第１不純物領域との間に前記第１不純物領域の一部を露出させる第１コンタクト孔が形成され、前記第２配線部と前記第２不純物領域との間に前記第２不純物領域の一部を露出させる第２コンタクト孔が形成されており、
    前記第１配線部が前記第１コンタクト孔内に埋め込まれた第１導電体を介して、前記第１不純物領域に電気的に接続され、
    前記第２配線部が前記第２コンタクト孔内に埋め込まれた第２導電体を介して、前記第２不純物領域に電気的に接続されている、請求項９に記載のＴＶＳダイオード。
11. 前記第１パッド部上に、前記第１外部電極が配置され、
    前記第２パッド部上に、前記第２外部電極が配置されている、請求項１０に記載のＴＶＳダイオード。
12. 前記第１電極膜および前記第２電極膜がＡｌＣｕからなる、請求項１１に記載のＴＶＳダイオード。
13. 前記第１導電体および前記第２導電体がタングステンからなる、請求項１２に記載のＴＶＳダイオード。
14. 第１導電型のベース領域が形成された表層部を有する基板の前記ベース領域に、互いに間隔を空けて配置された第２導電型の第１不純物領域および第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に配置され、前記第１不純物領域および前記第２不純物領域から間隔を空けて配置された第２導電型の第３不純物領域とを形成する第１工程と、
    前記基板の表面上に表面絶縁膜を形成する第２工程と、
    前記表面絶縁膜上に、前記第１不純物領域に電気的に接続される第１電極と、前記第２不純物領域に電気的に接続される第２電極とを形成する第３工程とを含み、
    前記第１工程は、
    前記ベース領域に、第２導電型の不純物を注入し、熱処理することによって、前記ベース領域の表層部に第２導電型領域を形成する工程と、
    前記ベース領域の表面における前記第３不純物領域を形成すべき領域を覆うマスク用絶縁膜を形成した後、当該マスク用絶縁膜をマスクとして、第１導電型の不純物を前記第２導電型領域に注入し、熱処理することによって、前記第２導電型領域からなる前記第３不純物領域を形成する工程と、
    前記ベース領域の表層部に、前記マスク用絶縁膜をマスクとして、第２導電型の不純物を注入し、熱処理することによって、前記第１不純物領域および前記第２不純物領域を形成する工程とを含む、ＴＶＳダイオードの製造方法。
15. 前記第３不純物領域を形成する工程は、前記第１導電型の不純物が前記第２導電型領域における前記マスク用絶縁膜の下方領域に注入されやすくするために、前記第１導電型の不純物が前記ベース領域の表面に対して斜め方向に注入される、請求項１４に記載のＴＶＳダイオードの製造方法。
16. 前記ベース領域の表面に対する前記第１導電型の不純物の注入角度が４５度である、請求項１５に記載のＴＶＳダイオードの製造方法。
17. 前記第３工程は、
    前記表面絶縁膜に、前記第１不純物領域の一部を露出させる第１コンタクト孔と、前記第２不純物領域の一部を露出させる第２コンタクト孔とを形成する工程と、
    前記第１コンタクト孔に第１導電体を埋め込むと同時に前記第２コンタクト孔に第２導電体を埋め込む工程と、
    前記表面絶縁膜上に電極膜を形成する工程と、
    前記電極膜を選択的にエッチングすることによって、前記第１導電体を介して前記第１不純物領域に電気的に接続される第１電極膜と、前記第２導電体を介して前記第２不純物領域に電気的に接続される第２電極膜とを形成する工程とを含む、請求項１４～１６のいずれか一項に記載のＴＶＳダイオードの製造方法。
18. 前記第３工程は、
    前記第１電極膜上に、前記第１電極膜と電気的に接続された第１外部電極を形成する工程と、
    前記第２電極膜上に、前記第２電極膜と電気的に接続された第２外部電極を形成する工程とをさらに含む、請求項１７に記載のＴＶＳダイオードの製造方法。

Images