JPH0417375A

JPH0417375A - 半導体装置

Info

Publication number: JPH0417375A
Application number: JP12004290A
Authority: JP
Inventors: Toronnamuchiyai Kuraison; トロンナムチャイクライソン
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1990-05-11
Filing date: 1990-05-11
Publication date: 1992-01-22
Anticipated expiration: 2014-06-21
Also published as: JP2906576B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、半導体装置に係り、特に破壊耐量の高い半導
体装置に関する。

（従来の技術）半導体装置の高集積化は進む一方であり、高集積化に伴
う重大な問題の１つに素子分離の問題かある。素子領域
を低減させることなく、完全な素子分離をおこなうべく
様々な工夫がなされている。

その１つに、Ｓ　ＯＩ　　（ＳＩＬＩＣＯＮ　ＯＮ　ｌ
Ｎ５ＵＬＡＴＯＲ）構造がある。これは、絶縁物上に半
導体素子領域を分離して形成することにより、寄生素子
の低減や高耐圧化をはかろうとするものである。

このようなＳｏｌ構造の半導体装置の１つに薄膜ダイオ
ードがある。

この構成の一例を第３図（ａ）に示すように、所定の素
子の作り込まれたシリコン基板１の表面を被覆する酸化
シリコン膜２の上層に、ストライプ状のｐ型子結晶シリ
コン層が形成され、このｐ型子結晶シリコン層３を挾む
ように同様のストライブ状の第１のｎ生型多結晶シリコ
ン層４および第２のｎ十型多結晶シリコン層５が形成さ
れ、これがそれぞれカソードおよびアノードとして働く
ようになっており、カソードとしての第１のｎ生型多結
晶シリコン層４とｐ型子結晶シリコン層３との間には第
１のｐｎ接合６か、アノードとしての第２のｎ生型多結
晶シリコン層５とｐ型子結晶シリコン層３との間には第
２のｐｎ接合７が形成される。第３図（ｂ）はその等価
回路図である（“Ｎ。

ｖｅｌ　Ｇａｔｅ　−Ｐｒｏｔｅｃｔｉｏｎ　Ｄｅｖｉ
ｃｅ　ｒｏｒ　ＭＯ３ＰＩＥＴｓ１、Ｙｏｓｈｉｄａ　
Ｔ、０ｋａｂｅ、に、Ａｓｈｌｋａｗａ、ａｎｄ　Ｓ、
０ｏｔａｋａ、Ｐｒｏｃｅｅｄｌｎｇｓ　ｏｆ　ｔｈｅ
　１４ｔｈ　ｅｏｎｒｅｒｅｎｃｅ（１９ｇ２　Ｉｎｔ
ｅｒｎａ口ｏｎａｌ）　ｏｎ　５ｏｌｉｄ　５ｔａｔｅ
　Ｄｅｖｆｃｅｓ、Ｔｏｋｙｏ、１９８２．Ｊａｐａｎ
ｅｓｅ　Ｊｏｕｒｎａｌ　ｏｒ　Ａｐｐｌｉｅｄ　Ｐｈ
ｙｓｉｃｓ、ｖｏｌ、２２（１９８３）Ｓｕｐｐｌｅｍ
ｅｎｔ　２２−１．ｐｐ、８１−８４　）　。

このような薄膜ダイオードは、例えばＭＯ３ＦＥＴ８の
ゲート保護に用いられる。

すなわち、その−例を第４図（ａ）に示すように、ＭＯ
３ＦＥＴ８のゲートとソースとの間にこの薄膜ダイオー
ド対が接続されている。

このような構成では、平常時は、薄膜ダイオードの第１
又は第２のｐｎ接合の内のいずれかが逆バイアスされて
おり、ＭＯ８ＦＥＴ８のゲートからソースへ電流が流れ
ることはない。ところが、ゲートパッドなどを介して逆
バイアスされている第１又は第２のｐｎ接合の耐圧より
も高いサージ電圧が印加されると、第１又は第２のｐｎ
接合が降伏し、ゲートに高い電圧がかからないようにな
る。

従って、第１および第２のｐｎ接合の耐圧をゲート酸化
膜の破壊電圧よりも低く設計しておくようにすることに
よって、ゲート酸化膜を高い電圧印加による破壊から保
護することが可能となる。

このような保護回路は例えば第４図（ｂ）に平面図、第
４図（Ｃ）に断面図を示すように形成される。

ここで、９はアノードコンタクト、１０はカソードコン
タクト、１１はゲートパッドである。

この薄膜ダイオードは、酸化シリコン膜２上に形成され
たゲートパッド１１を中心にして、この周りにストライ
プ状の第１のｎ十型多結晶シリコン層４、ストライブ状
のｐ型子結晶シリコン層３、第２のｎ生型多結晶シリコ
ン層５が順次外方に向かって形成されてなるものである
。そしてこのカソードとして作用する第１のｎ生型多結
晶シリコン層４上にはカソードコンタクト１０が形成さ
れているとともに、アノードとして作用する第２のｎ生
型多結晶シリコン層５上にはアノードコンタクト９が形
成されている。

そして、このカソードコンタクト１０およびアノードコ
ンタクト９を介してカソードおよびアノードはそれぞれ
ゲートパッド１１およびソースパッド（図示せず）に接
続されている。１２は層間絶縁膜としてのＰＳＧ膜であ
る。

このような薄膜ダイオードの破壊耐量は接合の長さすな
わち接合幅か大きくなると増大するといわれており、“
薄膜抵抗およびダイオードの熱破壊解析°　クライソン
・トロンナムチャイ　７１ｉ子通信学会　シリコン材料
・デバイス研究会報告、ＳＤＭ８９−１０９、ｐｐ５３
−５７　（１９８９年９月２２　［］）によると破壊耐
量パワーは接合幅Ｗに比例していると言われている。

このことから考えると、ｐｎ接合間距離りをなるべく小
さくし、第５図に示すように蛇行パターンをなすように
することにより、接合幅Ｗを大きくすることが可能とな
る。

しかしながら、このようなパターンを形成すると、ｐｎ
接合のうちカソードコンタクト１０およびアノードコン
タクト９から遠い部分Ｒができる。

従って、このコンタクトから遠い部分Ｒを通る降伏電流
は、薄膜多結晶シリコン層４．５を流れ、大きな抵抗を
受ける。その結果、降伏電流が偏って流れ、破壊ｉＪ　
Ｍｋの低下を招くことになる。

そこで、ｐｎ接合からカソードコンタクト１０およびア
ノードコンタクト９まての距離を一定に保ちながら接合
幅Ｗを大きくする構造として第６図に示すように、四角
配置の正方形セルパターンを用いたものが考えられてい
る。

しかしながらこの構造では、各セルのアノード５はカソ
ード４に囲まれているため、アノードの配線にはカソー
ド４を配線する配線層とは別に形成する必要がある。

このように配線層の数が増えると製造プロセスが複雑に
なり、コストの向上および信頼性の低Ｆにつながる。

そして、第１および第２のｐｎ接合間の距離Ｌを小さく
し、接合幅Ｗを大きくするための工夫がなされている。

しかしながら、製造工程の面からは、微細化に際しては
、製造プロセスが複雑となる上、コストの高騰および信
頼性低下の原因となる。

そこで、熱破壊と第１および第２のｐｎ接合間の距離り
等の関係について種々の研究を重ねた結果、本発明者は
、次のような関係を発見した。

本発明者の解析結果によると、第１および第２のｐｎ接
合間の距Ｐ／ｌＬがある値ＬＯ以下となると破壊耐量は
幅Ｗの値に直接的に依存しなくなることがわかった。そ
の値ＬＯは次式で示される。

ＬＯ−Ｊ　　（Ｋ、、・　ｔ　ａ＋／　　（ｎ　ｔ　、
、ｂ　　／Ｋ　、、ｂ　　）・・・　（１）Ｋ１；多結晶シリコン層の熱伝導率、ｔｌ：多結晶シリコン層の厚み（Ｉ：ｔ　ａｕｂ　／Ｋａｕｂ　）　　：絶縁性基板（
シリコン基板と酸化シリコン層）を構成している材料の
単位面積送りの熱抵抗総和すなわち、シリコン基板１と酸化シリコン層２によって
構成された絶縁性基板の場合、この熱抵抗総和は次のよ
うに＝１算することができる。

（ｎ　ｔ　ｔｕｂ　／　Ｋ＋ｕｂ　）　−ｔ　０Ｘ（２
１／　Ｋａｍ（２１十ｔＳ−口＋　／　Ｋ　ＳＩ（＋１・・・・・・　（２）ｉ　ｏｘ（２１’酸化シリコン膜の膜厚ｔ　５ｌ（ｌｌ
　　：シリコン基板の厚さＫＳｉｌ）：シリコン基板の
熱伝導率に、□２．：酸化シリコン膜の熱伝導率ここで破壊耐量
が幅Ｗに直接的に依存しなくなることは次のように説明
できる。すなわち、第１および第２のｐｎ接合間の距離
りがある値ＬＯより大きいときは、第１のｐｎ接合から
発生した熱が多結晶シリコン薄膜内を横方向に拡散しな
がら酸化シリコン膜を通って下方向のシリコン基板に向
かって逃げていく。このときの破壊パワーは熱が幅Ｗか
ら一様に拡散しているために幅Ｗのみに比例する。

ところが、第１および第２のｐｎ接合間の距離りがある
値ＬＯ以下になると、横方向に十分な距離がなく、熱は
多結晶シリコン薄膜内を十分に拡散できないまま、シリ
コン基板へ拡散しなければならない。この場合、多結晶
シリコン薄膜全体が熱せられ、温度は一様に上昇する。

従って、破壊パワーは、幅Ｗに比例せず、面積Ａ　（Ｌ
Ｗ）に比例する。

その様子を第７図（ａ）および第７図（ｂ）に示す。

第７図（ａ）はＬ＞Ｌｏ、第７図（ｂ）はしくし。のと
きの多結晶シリコン薄膜内の温度分布を示す。

ここでは、アノードに耐圧以上の正の電位が印加された
場合を示す。この場合、逆バイアスされるのは第２のｐ
ｎ接合７であり、第７図（ａ）からあきらかなようにＬ
＞ＬＯの場合では、例えばＳて示す部分のように熱の拡
散に寄与しない無駄な領域が存在する。従って、同一面
積上ではＬを小さくし、Ｗを大きくすると破壊耐量が向
上する。ところが、第７図（ｂ）に示すように、Ｌ＜Ｌ
ｏになると多結晶シリコン薄膜の温度が一様になり、熱
拡散に寄与しない領域がなくなる。従って、破壊耐量は
面積に比例することになり、これ以上りを小さくし、Ｗ
を大きくしても破壊耐量は向上しない。

（発明が解決しようとする課題）このように、従来の薄膜ダイオードでは、破壊耐量を上
げるために、接合幅Ｗを大きくし、かつｐｎ接合からの
距離を一定にする必要があったため、多層配線を用いる
必要があり、製造プロセスが複雑となる上、コストの高
騰および信頼性低下の原因となっていた。

さらにまた、接合幅Ｗを大きくしても、Ｌ＜Ｌｏになる
と多結晶シリコン薄膜の温度が一様になり、これ以上り
を小さくし、Ｗを大きくしても破壊耐量は向上しなくな
るという問題があった。

このような問題は、薄膜ダイオードのみならず、他のｐ
ｎ接合を有する薄膜半導体装置にもいえる問題であった
。

本発明は、前記実情に鑑みてなされたもので、占有面積
が小さく破壊耐量の高い半導体装置を提供することを目
的とする。

〔発明の構成〕

（課題を解決するだめの手段）そこで本発明では、単一もしくは複数のアノードコンタ
クトとカソードコンタクトとが２つ以上のｐｎ接合を隔
てて互い違いに形成され、各々のｐｎ接合がこれらアノ
ードコンタクトとカソードコンタクトとの間を蛇行する
ような平面パターン形状をなすように形成されている。

（作用）上記半導体装置によれば、各々のｐｎ接合か蛇行パター
ンをなしているため、接合幅Ｗを大きくとることができ
る。しかしながら、上述した解析結果からも明らかなよ
うに、ＬをＬＯ程度以下とした時は、破壊耐量は、Ｗの
みには依存せずＬＷに依存するためしをＬＯよりも大幅
に小さくする必要はなく、製造が容易である。ここでＬ
Ｏは以下に式で示すように熱量の総和から求められる値
である。

また、各々のｐｎ接合がアノードコンタクトとカソード
コンタクトとの間を蛇行するように形成されているため
、ｐｎ接合とコンタクトとの距離を小さくすることが可
能となる。

また、アノードコンタクトもカソードコンタクトも互い
に他方によって囲まれることがないため、コンタクトの
配線も２層構造にする必要はなく形成が容易である。

従って、構造が簡単で破壊耐量の高い半導体装置を得る
ことができる。

ここでは、特に隣接するｐｎ接合間の距離りはＬＯ：　
　（Ｋ、ｌ　　ｔ　、１／　（ｔ　＊ｕｌ＋　／に、、
ｂ　）以下であり、隣接しているカソードコンタクトお
よびアノードコンタクト間の距離り、はこのＬＯの１／
２以下であるのが望ましい。

このようにＬ＜ＬＯとすることにより、熱拡散に寄与し
ない領域はなくなり、破壊耐量は接合幅Ｗのみに依存す
ることなく、前述したように素子面積に依存して破壊パ
ワーが決まることになる。

また、隣接しているカソードコンタクトおよびアノード
コンタクト間の距離をこのＬＯの１／２以下とすること
により、最もコンタクトに遠い部分でもコンタクトから
ｐｎ接合までの距離は、このＬＯ以下となり、抵抗の増
大を防ぐことかできる。

（実施例）次に、本発明の実施例について図面を参照しつつ詳細に
説明する。

本発明実施例の半導体装置は、第１図に平面パターンを
示すように、アノードコンタクト９およびカソードコン
タクト１０が、第１および第２のｐｎ接合６．７を隔て
て形成されており、第１および第２のｐｎ接合６，７は
、アノードコンタクト９およびカソードコンタクト１０
の間を蛇行するように形成されている。

他部については、第３図に示した従来例薄膜ダイオード
と同様である。

ここで、第１のｐｎ接合６と第２のｐｎ接合７との距離
をり、第１および第２のｐｎ接合６．７からアノードコ
ンタクト９およびカソードコンタクト１０の間の距離を
Ｌｌ、薄膜ダイオード全体の距離をＬ２．第１および第
２のｐｎ接合の接合幅をＷ、薄膜ダイオード全体の幅を
Ｗ２とする。

この図から明らかなように、第１および第２のｐｎ接合
６，７は、アノードコンタクト９およびカソードコンタ
クト１０の間を蛇行するように形成されているため、第
１および第２のｐｎ接合の接合幅Ｗは薄膜ダイオード全
体の幅Ｗ２よりも大きい。

従って、破壊耐量がより増大する。

また、アノードコンタクト９およびカソードコンタクト
１０は、互いに他方によって囲まれることがないため、
コンタクトの配線も２層構造にする必要はなく形成が容
易である。

さらに、第１および第２のｐｎ接合６，７は、アノード
コンタクト９およびカソードコンタクト１０の間を蛇行
するように形成され、これらの距離は一定以下に保たれ
ているため、ｐｎ接合がコンタクトから遠ざかって、抵
抗による損失が大きくなる事もない。

また、第１および第２のｐｎ接合間の距離りをＬｏ程度
、第１および第２のｐｎ接合６，７がらアノードコンタ
クト９およびカソードコンタクト１０の間の距離Ｌｌを
り。の半分程度としたとき破壊耐量は最大値に達する。

すなわち、距離Ｌ１をり。の半分程度としたとき、熱拡
散に寄与しない領域はなくなり、破壊耐量は接合幅Ｗに
依存することなく、前述したように素子面積にＷ２Ｌ２
に比例する。

また、隣接しているカソードコンタクトおよびアノード
コンタクト間の距離をこのＬＯの１／２以下とすること
により、最もコンタクトに遠い部分でもコンタクトから
ｐｎ接合までの距離は、このＬＯ以下となり、抵抗の増
大を防ぐことができる。

従って、従来のような微細加工が不要となる。

また、本発明の他の実施例として、第２図に示すように
、４つのｐｎ接合が交互に形成された２つのアノードコ
ンタクト９および２つのカソードコンタクト１０の間を
蛇行するように形成しても良い。他部については、前記
第１の実施例と同様である。

この場合の薄膜ダイオードの耐圧は前記実施例の場合の
約２倍となる。

なお、前記実施例では薄膜ダイオードについて説明した
か、薄膜ダイオードに限定されるものではなく、トラン
ジスタなとｐｎ接合を有する薄膜半導体装置に対して適
用可能である。

〔発明の効果〕

以上説明してきたように、本発明によれば、単一もしく
は複数のアノードコンタクトとカソードコンタクトとが
２つ以上のｐｎ接合を隔てて互い違いに形成され、各々
のｐｎ接合がこれらアノードコンタクトとカソードコン
タクトとの間を蛇行するような平面パターン形状をなす
ように形成されているため、構造が簡単で破壊耐量の高
い半導体装置を得ることができる。

【図面の簡単な説明】

第１図は本発明実施例の薄膜ダイオードを示す図、第２
図は本発明の他の実施例の薄膜ダイオードを示す図、第
３図（ａ）は従来例の薄膜ダイオドを示す図、第３図（
ｂ）は同薄膜ダイオードの等価回路図、第４図（ａ）は
従来例の薄膜ダイオードをＭＯＳＦＥＴの保護回路に用
いた場合の等価回路を示す図、第４図（ｂ）は同装置の
平面図、第４図（Ｃ）は同装置の断面図、第５図は他の
従来例の薄膜ダイオードの平面配置を示す図、第６図は
さらに他の従来例の薄膜ダイオードの平面配置を示す図
、第７図（ａ）および第７図（ｂ）は従来例の薄膜ダイ
オードの熱拡散の様子を示す図である。１・・・シリコン基板、２・・・酸化シリコン膜、３・
・・ｐ型多結晶シリコン層、４・・・第１のｎ中型多結
晶シリコン層、５・・・第２のｎ中型多結晶シリコン層
、６・・・第１のｐｎ接合、７・・・第２のｐｎ接合、
８・・ＭＯＳＦＥＴ、９・・・アノードコンタクト、１
０・・カソードコンタクト、１１・・・ゲートパッド、
１２・・・ＰＳＧ膜。第１図代理人弁理士　　　三　好　秀　和（ｂ）しし第図第４図（Ｃ）第３図第図第図

Claims

【特許請求の範囲】　半導体基板表面を被覆する絶縁膜上に形成された半導
体薄膜内に、単一もしくは複数のアノードコンタクトとカソードコン
タクトとが２つ以上のｐｎ接合を隔てて互い違いに形成
され、各々のｐｎ接合がこれらアノードコンタクトとカ
ソードコンタクトとの間を蛇行するような平面パターン
形状をなすように形成された薄膜半導体装置を含むよう
にしたことを特徴とする半導体装置。