JP2002222953A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002222953A JP2002222953A JP2001015152A JP2001015152A JP2002222953A JP 2002222953 A JP2002222953 A JP 2002222953A JP 2001015152 A JP2001015152 A JP 2001015152A JP 2001015152 A JP2001015152 A JP 2001015152A JP 2002222953 A JP2002222953 A JP 2002222953A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- electrode pad
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 description 48
- 239000004020 conductor Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Abstract
(57)【要約】
【課題】 感熱素子を備えた、信頼性の高い半導体装置
を提供する。 【解決手段】 パワーＭＯＳＦＥＴの形成された半導体
基板１２において、パワーＭＯＳＦＥＴのドレイン領域
を構成するＮ形拡散領域（ドリフト層）２２の表面にＰ
形の第１拡散領域２８、第２拡散領域２９及び第３拡散
領域３０を形成する。第１拡散領域２８の上方には、絶
縁膜３１を介して多結晶シリコンから構成された感熱素
子（温度補償ダイオード）１３が配置されている。ま
た、第２拡散領域２９の上方にはゲート電極パッド１４
が、第３拡散領域３０の上方には、カソード電極パッド
１５がそれぞれ絶縁膜３１を介して配置されている。上
記構成において、各拡散領域２８、２９、３０は隣接し
て、実質的に一体に形成されている。
を提供する。 【解決手段】 パワーＭＯＳＦＥＴの形成された半導体
基板１２において、パワーＭＯＳＦＥＴのドレイン領域
を構成するＮ形拡散領域（ドリフト層）２２の表面にＰ
形の第１拡散領域２８、第２拡散領域２９及び第３拡散
領域３０を形成する。第１拡散領域２８の上方には、絶
縁膜３１を介して多結晶シリコンから構成された感熱素
子（温度補償ダイオード）１３が配置されている。ま
た、第２拡散領域２９の上方にはゲート電極パッド１４
が、第３拡散領域３０の上方には、カソード電極パッド
１５がそれぞれ絶縁膜３１を介して配置されている。上
記構成において、各拡散領域２８、２９、３０は隣接し
て、実質的に一体に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
詳しくは、感熱素子を備えた半導体装置に関する。
詳しくは、感熱素子を備えた半導体装置に関する。
【０００２】
【従来の技術】半導体装置には、その動作時における温
度上昇による熱破壊を防止するために、半導体装置の温
度上昇を感知する感熱素子、例えば、温度補償ダイオー
ドを備えたものがある。このような温度補償ダイオード
は、半導体装置の半導体基板内に拡散によって形成され
たｐｎ接合ダイオードや半導体基板にショットキ接合す
るショットキバリアダイオードにより構成することが可
能である。温度補償ダイオードは、寄生効果の発生防
止、及び、温度係数の調整を容易にするために、半導体
基板上に形成したポリシリコン膜によって構成したもの
が用いられている。
度上昇による熱破壊を防止するために、半導体装置の温
度上昇を感知する感熱素子、例えば、温度補償ダイオー
ドを備えたものがある。このような温度補償ダイオード
は、半導体装置の半導体基板内に拡散によって形成され
たｐｎ接合ダイオードや半導体基板にショットキ接合す
るショットキバリアダイオードにより構成することが可
能である。温度補償ダイオードは、寄生効果の発生防
止、及び、温度係数の調整を容易にするために、半導体
基板上に形成したポリシリコン膜によって構成したもの
が用いられている。
【０００３】例えば、特開平10-116987号公報には、多
結晶シリコンからなる温度補償ダイオードを半導体装置
の中央に絶縁膜を介して配置して、その周囲を半導体セ
ル（パワーＭＯＳＦＥＴ）で包囲することにより、半導
体セルの発熱による半導体装置の温度上昇をダイオード
によって高感度に感知できる旨が開示されている。
結晶シリコンからなる温度補償ダイオードを半導体装置
の中央に絶縁膜を介して配置して、その周囲を半導体セ
ル（パワーＭＯＳＦＥＴ）で包囲することにより、半導
体セルの発熱による半導体装置の温度上昇をダイオード
によって高感度に感知できる旨が開示されている。
【０００４】
【発明が解決しようとする課題】ところで、半導体装置
の構成によっては、その中央にボンディングパッドを形
成したい場合がある。この場合、上記公報に開示された
半導体装置のように温度補償ダイオードを中央に形成す
ることができず、温度補償ダイオードを半導体装置の端
部に配置することになる。一般に、半導体装置の端部に
はボンディングパッドが配置されることが多い。このよ
うに半導体装置の中央及び端部にボンディングパッドを
設けた場合、温度補償ダイオードとボンディングパッド
とが近接して配置されることになる。
の構成によっては、その中央にボンディングパッドを形
成したい場合がある。この場合、上記公報に開示された
半導体装置のように温度補償ダイオードを中央に形成す
ることができず、温度補償ダイオードを半導体装置の端
部に配置することになる。一般に、半導体装置の端部に
はボンディングパッドが配置されることが多い。このよ
うに半導体装置の中央及び端部にボンディングパッドを
設けた場合、温度補償ダイオードとボンディングパッド
とが近接して配置されることになる。
【０００５】半導体基板表面の、温度補償ダイオードを
設ける領域には、温度補償ダイオードのＰＮ接合部の不
純物濃度の変化を防止するために、半導体基板のエピタ
キシャル層と反対導電形の不純物拡散領域（反対導電形
の半導体領域）が形成されている。また、ボンディング
パッドを設ける基板領域にも、同様に、エピタキシャル
層と反対導電形の半導体領域が形成されている。
設ける領域には、温度補償ダイオードのＰＮ接合部の不
純物濃度の変化を防止するために、半導体基板のエピタ
キシャル層と反対導電形の不純物拡散領域（反対導電形
の半導体領域）が形成されている。また、ボンディング
パッドを設ける基板領域にも、同様に、エピタキシャル
層と反対導電形の半導体領域が形成されている。
【０００６】従って、上記のように、温度補償ダイオー
ドとボンディングパッドとが近接位置にあると、エピタ
キシャル層を介して、それぞれの形成された半導体領域
（エピタキシャル層の反対導電型）が対向して形成され
ることとなる。このため、近接領域には、いわゆる寄生
トランジスタが形成され、誤動作が発生したり、耐圧が
低下するなどする。また、半導体装置には、その温度変
化を、さらに高感度かつ高精度に感知し、半導体装置の
動作時における温度上昇による熱破壊を確実に防止した
いという要望がある。
ドとボンディングパッドとが近接位置にあると、エピタ
キシャル層を介して、それぞれの形成された半導体領域
（エピタキシャル層の反対導電型）が対向して形成され
ることとなる。このため、近接領域には、いわゆる寄生
トランジスタが形成され、誤動作が発生したり、耐圧が
低下するなどする。また、半導体装置には、その温度変
化を、さらに高感度かつ高精度に感知し、半導体装置の
動作時における温度上昇による熱破壊を確実に防止した
いという要望がある。
【０００７】本発明は、上記問題に鑑みてなされたもの
であり、感熱素子を備えた、信頼性の高い半導体装置を
提供することを目的とする。また、本発明は、感熱素子
と電極パッドとが近接して配置された、信頼性の高い半
導体装置を提供することを目的とする。さらに、本発明
は、温度変化を高感度に感知しつつ、配置に自由度を有
する感熱素子を備えた半導体装置を提供することを目的
とする。
であり、感熱素子を備えた、信頼性の高い半導体装置を
提供することを目的とする。また、本発明は、感熱素子
と電極パッドとが近接して配置された、信頼性の高い半
導体装置を提供することを目的とする。さらに、本発明
は、温度変化を高感度に感知しつつ、配置に自由度を有
する感熱素子を備えた半導体装置を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる半導体装置は、一主面
に被感熱半導体領域を有する半導体基板と、前記一主面
の表面領域に絶縁膜を介して配置された感熱素子と、前
記一主面の表面領域に絶縁膜を介して配置された電極パ
ッドと、を備えた半導体装置であって、前記半導体基板
の前記一主面は、前記被感熱半導体領域を構成する第１
導電形の第１の半導体領域と、前記第１の半導体領域内
の前記感熱素子と対向する領域に形成された第２導電形
の第２の半導体領域と、前記第１の半導体領域内の前記
電極パッドと対向する領域に形成され、前記第２の半導
体領域と接する第２導電形の第３の半導体領域と、を有
する、ことを特徴とする。
め、本発明の第１の観点にかかる半導体装置は、一主面
に被感熱半導体領域を有する半導体基板と、前記一主面
の表面領域に絶縁膜を介して配置された感熱素子と、前
記一主面の表面領域に絶縁膜を介して配置された電極パ
ッドと、を備えた半導体装置であって、前記半導体基板
の前記一主面は、前記被感熱半導体領域を構成する第１
導電形の第１の半導体領域と、前記第１の半導体領域内
の前記感熱素子と対向する領域に形成された第２導電形
の第２の半導体領域と、前記第１の半導体領域内の前記
電極パッドと対向する領域に形成され、前記第２の半導
体領域と接する第２導電形の第３の半導体領域と、を有
する、ことを特徴とする。
【０００９】上記構成においては、被感熱半導体素子を
構成する第１導電形の半導体領域内に、感熱素子と電極
パッドがそれぞれ絶縁膜を介して配置された第１導電形
と反対導電形の半導体領域が、間に第１導電形の領域を
挟むことなく隣接して形成される。これにより、感熱素
子と電極パッドとを、耐圧の低下及び寄生トランジスタ
効果に伴う誤動作の発生を伴うことなく配置することが
でき、配置の高い自由度が得られる。また、感熱素子
は、半導体基板上に絶縁膜を介して形成されており、高
精度の温度検出が可能である。
構成する第１導電形の半導体領域内に、感熱素子と電極
パッドがそれぞれ絶縁膜を介して配置された第１導電形
と反対導電形の半導体領域が、間に第１導電形の領域を
挟むことなく隣接して形成される。これにより、感熱素
子と電極パッドとを、耐圧の低下及び寄生トランジスタ
効果に伴う誤動作の発生を伴うことなく配置することが
でき、配置の高い自由度が得られる。また、感熱素子
は、半導体基板上に絶縁膜を介して形成されており、高
精度の温度検出が可能である。
【００１０】上記目的を達成するため、本発明の第２の
観点にかかる半導体装置は、一主面にパワー半導体素子
の形成された半導体基板と、前記一主面の表面領域に絶
縁膜を介して配置された感熱素子と、前記一主面の表面
領域に絶縁膜を介して配置された電極パッドと、を備え
た半導体装置であって、前記半導体基板の前記一主面
は、前記パワー半導体素子を構成する第１導電形の第１
の半導体領域と、前記第１の半導体領域内の前記感熱素
子と対向する領域に形成された第２導電形の第２の半導
体領域と、前記第１の半導体領域内の前記電極パッドと
対向する領域に形成され、前記第２の半導体領域と接す
る第２導電形の第３の半導体領域と、を有する、ことを
特徴とする。
観点にかかる半導体装置は、一主面にパワー半導体素子
の形成された半導体基板と、前記一主面の表面領域に絶
縁膜を介して配置された感熱素子と、前記一主面の表面
領域に絶縁膜を介して配置された電極パッドと、を備え
た半導体装置であって、前記半導体基板の前記一主面
は、前記パワー半導体素子を構成する第１導電形の第１
の半導体領域と、前記第１の半導体領域内の前記感熱素
子と対向する領域に形成された第２導電形の第２の半導
体領域と、前記第１の半導体領域内の前記電極パッドと
対向する領域に形成され、前記第２の半導体領域と接す
る第２導電形の第３の半導体領域と、を有する、ことを
特徴とする。
【００１１】上記構成においては、例えば、パワーＭＯ
ＳＦＥＴのドレイン領域を構成する、例えばＮ形の半導
体領域内に、感熱素子と電極パッドがそれぞれ絶縁膜を
介して配置されて形成されるＰ形半導体領域が、間にＮ
形領域を挟むことなく隣接して形成される。これによ
り、感熱素子と電極パッドとを、耐圧の低下及び寄生ト
ランジスタ効果に伴う誤動作の発生を伴うことなく配置
することができ、配置の高い自由度が得られる。また、
感熱素子は、半導体基板上に絶縁膜を介して形成されて
おり、高精度の温度検出が可能である。
ＳＦＥＴのドレイン領域を構成する、例えばＮ形の半導
体領域内に、感熱素子と電極パッドがそれぞれ絶縁膜を
介して配置されて形成されるＰ形半導体領域が、間にＮ
形領域を挟むことなく隣接して形成される。これによ
り、感熱素子と電極パッドとを、耐圧の低下及び寄生ト
ランジスタ効果に伴う誤動作の発生を伴うことなく配置
することができ、配置の高い自由度が得られる。また、
感熱素子は、半導体基板上に絶縁膜を介して形成されて
おり、高精度の温度検出が可能である。
【００１２】上記構成において、例えば、前記第２の半
導体領域と、前記第３の半導体領域とは、実質的に一体
の半導体領域である。これにより、第２の半導体領域と
第３の半導体領域とは、同一の不純物拡散工程において
形成することができる。従って、低コストかつ簡便な工
程での装置製造が可能となる。
導体領域と、前記第３の半導体領域とは、実質的に一体
の半導体領域である。これにより、第２の半導体領域と
第３の半導体領域とは、同一の不純物拡散工程において
形成することができる。従って、低コストかつ簡便な工
程での装置製造が可能となる。
【００１３】上記構成において、前記感熱素子は、例え
ば、前記半導体基板の端部近傍に配置される。これによ
り、一般的に基板の端部に形成されるボンディングパッ
ドの隣接位置に感熱素子を形成することができる。
ば、前記半導体基板の端部近傍に配置される。これによ
り、一般的に基板の端部に形成されるボンディングパッ
ドの隣接位置に感熱素子を形成することができる。
【００１４】上記構成において、例えば、前記感熱素子
は、前記電極パッドに電気的に接続されている。これに
より、外部電圧の被感熱素子（パワー半導体素子）への
印加を、感熱素子を備えた熱保護回路により制御するこ
とができる。
は、前記電極パッドに電気的に接続されている。これに
より、外部電圧の被感熱素子（パワー半導体素子）への
印加を、感熱素子を備えた熱保護回路により制御するこ
とができる。
【００１５】上記構成において、例えば、前記感熱素子
は、前記パワー半導体素子に実質的に包囲されている。
すなわち、例えば、基板の端部に形成された感熱素子の
端部側以外の３方をパワー半導体素子で包囲してもよ
い。これにより、半導体基板を効率的に利用できるとと
もに、感熱素子による高感度での熱検出が可能となる。
は、前記パワー半導体素子に実質的に包囲されている。
すなわち、例えば、基板の端部に形成された感熱素子の
端部側以外の３方をパワー半導体素子で包囲してもよ
い。これにより、半導体基板を効率的に利用できるとと
もに、感熱素子による高感度での熱検出が可能となる。
【００１６】上記構成において、例えば、前記感熱素子
は、多結晶シリコンダイオードから構成される。また、
例えば、前記感熱素子は、前記多結晶シリコンダイオー
ドを複数直列接続したものである。
は、多結晶シリコンダイオードから構成される。また、
例えば、前記感熱素子は、前記多結晶シリコンダイオー
ドを複数直列接続したものである。
【００１７】上記構成において、例えば、前記パワー半
導体素子はパワートランジスタであり、例えば、前記パ
ワートランジスタのゲート電極と、前記多結晶シリコン
ダイオードのアノード電極とは、前記電極パッドにおい
て接続している。
導体素子はパワートランジスタであり、例えば、前記パ
ワートランジスタのゲート電極と、前記多結晶シリコン
ダイオードのアノード電極とは、前記電極パッドにおい
て接続している。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態にかか
る半導体装置について、図面を参照して説明する。
る半導体装置について、図面を参照して説明する。
【００１９】図１は、本発明の半導体装置１１の平面図
である。ここで、半導体装置１１は、パワーＭＯＳＦＥ
Ｔトランジスタ等のパワー半導体素子である。図２は図
１のＡ−Ａ線矢視断面を示す。なお、図１において、半
導体装置１１上の素子、半導体領域等の位置関係を明確
にするために、ゲートバスライン等は図示していない。
である。ここで、半導体装置１１は、パワーＭＯＳＦＥ
Ｔトランジスタ等のパワー半導体素子である。図２は図
１のＡ−Ａ線矢視断面を示す。なお、図１において、半
導体装置１１上の素子、半導体領域等の位置関係を明確
にするために、ゲートバスライン等は図示していない。
【００２０】図１に示すように、半導体装置１１の半導
体基板１２上には、温度補償ダイオード１３と、ゲート
電極パッド１４と、カソード電極パッド１５と、ソース
電極パッド１６と、が形成されている。また、半導体基
板１２の全面には、温度補償ダイオード１３、ゲート電
極パッド１４及びカソード電極パッド１５の周辺を除い
て、複数のパワーＭＯＳＦＥＴにより構成されたパワー
領域Ｍが形成されている。
体基板１２上には、温度補償ダイオード１３と、ゲート
電極パッド１４と、カソード電極パッド１５と、ソース
電極パッド１６と、が形成されている。また、半導体基
板１２の全面には、温度補償ダイオード１３、ゲート電
極パッド１４及びカソード電極パッド１５の周辺を除い
て、複数のパワーＭＯＳＦＥＴにより構成されたパワー
領域Ｍが形成されている。
【００２１】温度補償ダイオード１３は、半導体基板１
２の一方の端部側（図１の左側）に形成されている。温
度補償ダイオード１３は感熱素子として機能し、半導体
装置１１の温度変化を感知し、温度に応じて、すなわ
ち、パワー領域Ｍでの発熱量に応じて、半導体装置１１
の備えるパワー素子の制御を行う。
２の一方の端部側（図１の左側）に形成されている。温
度補償ダイオード１３は感熱素子として機能し、半導体
装置１１の温度変化を感知し、温度に応じて、すなわ
ち、パワー領域Ｍでの発熱量に応じて、半導体装置１１
の備えるパワー素子の制御を行う。
【００２２】ゲート電極パッド１４は、温度補償ダイオ
ード１３と、半導体基板１２の温度補償ダイオード１３
が配置された側の端部と、の間に、温度補償ダイオード
１３に隣接して設けられている。ゲート電極パッド１４
は、ボンディングワイヤ等により外部電極に接続され、
外部電極とパワーＭＯＳＦＥＴのゲート電極とを接続し
ている。
ード１３と、半導体基板１２の温度補償ダイオード１３
が配置された側の端部と、の間に、温度補償ダイオード
１３に隣接して設けられている。ゲート電極パッド１４
は、ボンディングワイヤ等により外部電極に接続され、
外部電極とパワーＭＯＳＦＥＴのゲート電極とを接続し
ている。
【００２３】カソード電極パッド１５は、温度補償ダイ
オード１３を介してゲート電極パッド１４に対向する位
置に形成されている。カソード電極パッド１５は、温度
補償ダイオード１３のゲート電極パッド１４が接してい
ない側に隣接して配置されている。カソード電極パッド
１５は、ボンディングワイヤ等に接続されて外部電極に
接続される。カソード電極パッド１５は、温度補償ダイ
オード１３のカソード電極として機能する。
オード１３を介してゲート電極パッド１４に対向する位
置に形成されている。カソード電極パッド１５は、温度
補償ダイオード１３のゲート電極パッド１４が接してい
ない側に隣接して配置されている。カソード電極パッド
１５は、ボンディングワイヤ等に接続されて外部電極に
接続される。カソード電極パッド１５は、温度補償ダイ
オード１３のカソード電極として機能する。
【００２４】ソース電極パッド１６は、半導体基板１２
の中央及び温度補償ダイオード１３が形成されていない
側（図１の右側）に形成されている。ソース電極パッド
１６は、ボンディングワイヤ等に接続されて外部電極に
接続される。ソース電極パッド１６は、パワーＭＯＳＦ
ＥＴのソース電極として機能する。ここで、図１中に
は、２つソース電極パッド１６を備えた構成としたが、
個数はこれに限られない。
の中央及び温度補償ダイオード１３が形成されていない
側（図１の右側）に形成されている。ソース電極パッド
１６は、ボンディングワイヤ等に接続されて外部電極に
接続される。ソース電極パッド１６は、パワーＭＯＳＦ
ＥＴのソース電極として機能する。ここで、図１中に
は、２つソース電極パッド１６を備えた構成としたが、
個数はこれに限られない。
【００２５】以下、図２のＡ−Ａ矢視線断面図を参照し
て、半導体装置１１の構成について詳述する。図２に示
すように、半導体装置１１は、シリコン単結晶からなる
半導体基板１２に形成された、Ｎ＋形のドレイン層（拡
散エピタキシャル層）２１と、ドレイン層２１上に形成
されたＮ形のドリフト層（拡散エピタキシャル層）２２
と、を備える。また、半導体基板１２の下面は、ドレイ
ン層２１に電気的に接続されたドレイン電極となってい
る。
て、半導体装置１１の構成について詳述する。図２に示
すように、半導体装置１１は、シリコン単結晶からなる
半導体基板１２に形成された、Ｎ＋形のドレイン層（拡
散エピタキシャル層）２１と、ドレイン層２１上に形成
されたＮ形のドリフト層（拡散エピタキシャル層）２２
と、を備える。また、半導体基板１２の下面は、ドレイ
ン層２１に電気的に接続されたドレイン電極となってい
る。
【００２６】Ｎ形のドリフト層２２の上面の半導体装置
１１の中央側（図２の右側）には、Ｐ形のベース領域２
３が島状に形成されている。ベース領域２３の上面に
は、Ｎ ＋形のソース領域２４が形成されている。また、
ベース領域２３及びソース領域２４の上面の一部には、
シリコン酸化膜等の絶縁膜２５を介して多結晶シリコン
からなるゲート電極２６が形成されており、ベース領域
２３の上面近傍はチャネルｃｈとして機能する。
１１の中央側（図２の右側）には、Ｐ形のベース領域２
３が島状に形成されている。ベース領域２３の上面に
は、Ｎ ＋形のソース領域２４が形成されている。また、
ベース領域２３及びソース領域２４の上面の一部には、
シリコン酸化膜等の絶縁膜２５を介して多結晶シリコン
からなるゲート電極２６が形成されており、ベース領域
２３の上面近傍はチャネルｃｈとして機能する。
【００２７】ゲート電極２６は、パワー領域Ｍの全体に
わたってメッシュ状に形成されておいる。ゲート電極２
６の表面は、絶縁膜２７を介してアルミニウム等のソー
ス電極１６ａによって覆われている。このとき、ベース
領域２３及びソース領域２４の絶縁膜２５に覆われてい
ない部分は、ソース電極１６ａと接している。なお、ゲ
ート電極２６及びソース電極１６ａは、それぞれゲート
電極パッド１４及びソース電極パッド１６に直接又は配
線により接続されている。
わたってメッシュ状に形成されておいる。ゲート電極２
６の表面は、絶縁膜２７を介してアルミニウム等のソー
ス電極１６ａによって覆われている。このとき、ベース
領域２３及びソース領域２４の絶縁膜２５に覆われてい
ない部分は、ソース電極１６ａと接している。なお、ゲ
ート電極２６及びソース電極１６ａは、それぞれゲート
電極パッド１４及びソース電極パッド１６に直接又は配
線により接続されている。
【００２８】半導体装置１１のパワー領域Ｍに形成され
たパワーＭＯＳＦＥＴは、上記した、ドレイン層２１と
ドリフト層２２とからなるドレインと、ゲート電極２６
により構成されるゲートと、ソース領域２７により構成
されるソースと、から構成される。半導体装置１１は、
上記構成のパワーＭＯＳＦＥＴが複数接続された、マル
チソース構造のパワー半導体素子を構成している。
たパワーＭＯＳＦＥＴは、上記した、ドレイン層２１と
ドリフト層２２とからなるドレインと、ゲート電極２６
により構成されるゲートと、ソース領域２７により構成
されるソースと、から構成される。半導体装置１１は、
上記構成のパワーＭＯＳＦＥＴが複数接続された、マル
チソース構造のパワー半導体素子を構成している。
【００２９】一方、Ｎ形のドリフト層２２の上面の半導
体装置１１の端部側（図２の左側）には、Ｐ形の第１拡
散領域２８、第２拡散領域２９及び第３拡散領域３０が
形成されている。これらのＰ形拡散領域２８、２９、３
０は、Ｐ形ベース領域２３と同時に形成され、３つのＰ
形拡散領域２８、２９、３０は実質的に一体の拡散領域
である。すなわち、第１拡散領域２８が第２拡散領域２
９と第３拡散領域３０とによって挟まれて、それぞれに
接した構造となっている。
体装置１１の端部側（図２の左側）には、Ｐ形の第１拡
散領域２８、第２拡散領域２９及び第３拡散領域３０が
形成されている。これらのＰ形拡散領域２８、２９、３
０は、Ｐ形ベース領域２３と同時に形成され、３つのＰ
形拡散領域２８、２９、３０は実質的に一体の拡散領域
である。すなわち、第１拡散領域２８が第２拡散領域２
９と第３拡散領域３０とによって挟まれて、それぞれに
接した構造となっている。
【００３０】図１に戻り、第１拡散領域２８、第２拡散
領域２９及び第３拡散領域３０は、それぞれ温度補償ダ
イオード１３、ゲート電極パッド１４、及びカソード電
極パッド１５の下方に、これらよりも若干大きい広さで
形成されている。また、第１拡散領域２８、第２拡散領
域２９及び第３拡散領域３０は、第１拡散領域２８（温
度補償ダイオード１３の形成領域）が突出した、ほぼ十
字状に形成されている。
領域２９及び第３拡散領域３０は、それぞれ温度補償ダ
イオード１３、ゲート電極パッド１４、及びカソード電
極パッド１５の下方に、これらよりも若干大きい広さで
形成されている。また、第１拡散領域２８、第２拡散領
域２９及び第３拡散領域３０は、第１拡散領域２８（温
度補償ダイオード１３の形成領域）が突出した、ほぼ十
字状に形成されている。
【００３１】図２に戻り、第１拡散領域２８の上方に
は、温度補償ダイオード１３が形成されている。また、
第１拡散領域２８の半導体基板１２の端部に近い側（図
２の左側）に位置する第２拡散領域２９の上方には、ゲ
ート電極パッド１４が形成されている。さらに、第１拡
散領域２８の第２拡散領域２９と接しない側（図２の右
側）に位置する第３拡散領域３０の上方には、カソード
電極パッド１５が形成されている。
は、温度補償ダイオード１３が形成されている。また、
第１拡散領域２８の半導体基板１２の端部に近い側（図
２の左側）に位置する第２拡散領域２９の上方には、ゲ
ート電極パッド１４が形成されている。さらに、第１拡
散領域２８の第２拡散領域２９と接しない側（図２の右
側）に位置する第３拡散領域３０の上方には、カソード
電極パッド１５が形成されている。
【００３２】第１拡散領域２８上方の温度補償ダイオー
ド１３は、多結晶シリコンから構成される。温度補償ダ
イオード１３は、シリコン酸化膜等の絶縁膜３１上に多
結晶シリコン膜を成膜し、Ｎ形又はＰ形の不純物を選択
的に拡散させて形成したＮ形領域とＰ形領域とが交互に
配置された構成となっている。温度補償ダイオード１３
は、８個のＰＮ接合ダイオードが直列に接続されて構築
されている。各ＰＮ接合ダイオードは長方形とされ、そ
の長手部分の長さは可変であり、十分な温度検出感度が
得られるものとされている。なお、図２では、Ｎ形領域
とＰ形領域とを明確に示すために、Ｐ形領域を黒で塗り
つぶしている。
ド１３は、多結晶シリコンから構成される。温度補償ダ
イオード１３は、シリコン酸化膜等の絶縁膜３１上に多
結晶シリコン膜を成膜し、Ｎ形又はＰ形の不純物を選択
的に拡散させて形成したＮ形領域とＰ形領域とが交互に
配置された構成となっている。温度補償ダイオード１３
は、８個のＰＮ接合ダイオードが直列に接続されて構築
されている。各ＰＮ接合ダイオードは長方形とされ、そ
の長手部分の長さは可変であり、十分な温度検出感度が
得られるものとされている。なお、図２では、Ｎ形領域
とＰ形領域とを明確に示すために、Ｐ形領域を黒で塗り
つぶしている。
【００３３】温度補償ダイオード１３における、隣り合
うＰＮ接合ダイオード間は、島状に形成されたアルミニ
ウム等の接続導体層３２によって電気的に接続されてい
る。島状の接続導体層３２の間には、絶縁膜３３が形成
されている。
うＰＮ接合ダイオード間は、島状に形成されたアルミニ
ウム等の接続導体層３２によって電気的に接続されてい
る。島状の接続導体層３２の間には、絶縁膜３３が形成
されている。
【００３４】ここで、多結晶シリコンからなる温度補償
ダイオード１３は、パワーＭＯＳＦＥＴのゲート電極２
６と同一の工程で形成される。また、アルミニウムから
なる接続導体層３２は、ソース電極１６ａ（パッド１
５）と同一の工程で形成される。
ダイオード１３は、パワーＭＯＳＦＥＴのゲート電極２
６と同一の工程で形成される。また、アルミニウムから
なる接続導体層３２は、ソース電極１６ａ（パッド１
５）と同一の工程で形成される。
【００３５】第２拡散領域２９の上方のゲート電極パッ
ド１４は、シリコン酸化膜等の絶縁膜３１上に形成され
ている。ゲート電極パッド１４はアルミニウム等の導体
からなり、温度補償ダイオード１３のアノード（ゲート
電極パッド１４に最も近いＰ形領域）に電気的に接続さ
れている。
ド１４は、シリコン酸化膜等の絶縁膜３１上に形成され
ている。ゲート電極パッド１４はアルミニウム等の導体
からなり、温度補償ダイオード１３のアノード（ゲート
電極パッド１４に最も近いＰ形領域）に電気的に接続さ
れている。
【００３６】第３拡散領域３０の上方のカソード電極パ
ッド１５は、シリコン酸化膜等の絶縁膜３１上に形成さ
れている。カソード電極パッド１５はアルミニウム等の
導体からなり、温度補償ダイオード１３のカソード（カ
ソード電極パッド１５に最も近いＮ形領域）に電気的に
接続されている。
ッド１５は、シリコン酸化膜等の絶縁膜３１上に形成さ
れている。カソード電極パッド１５はアルミニウム等の
導体からなり、温度補償ダイオード１３のカソード（カ
ソード電極パッド１５に最も近いＮ形領域）に電気的に
接続されている。
【００３７】ここで、第１拡散領域２８、第２拡散領域
２９及び第３拡散領域３０は、実質的に一体として形成
され、各拡散領域２８、２９、３０に形成される絶縁膜
３１は同一の工程で、実質的に同一の絶縁膜として形成
される。絶縁膜３１は、ＭＯＳＦＥＴのゲート電極２６
とソース電極１６ａとを絶縁する絶縁膜２７と同一の工
程で形成してもよい。
２９及び第３拡散領域３０は、実質的に一体として形成
され、各拡散領域２８、２９、３０に形成される絶縁膜
３１は同一の工程で、実質的に同一の絶縁膜として形成
される。絶縁膜３１は、ＭＯＳＦＥＴのゲート電極２６
とソース電極１６ａとを絶縁する絶縁膜２７と同一の工
程で形成してもよい。
【００３８】また、接続導体層３２、ゲート電極パッド
１４及びカソード電極パッド１５に関しても、同一の工
程で、実質的に同一の導体層として形成される。これら
の導体層３２、１４、１５は、パワー領域Ｍに設けられ
たソース電極１６ａと同一の工程で形成してもよい。
１４及びカソード電極パッド１５に関しても、同一の工
程で、実質的に同一の導体層として形成される。これら
の導体層３２、１４、１５は、パワー領域Ｍに設けられ
たソース電極１６ａと同一の工程で形成してもよい。
【００３９】従って、本実施の形態では、温度補償ダイ
オード１３、ゲート電極パッド１４及びカソード電極パ
ッド１５を少ない工程で、かつ、半導体基板１２上に省
スペースで形成することができる。これにより、パワー
ＭＯＳＦＥＴ等の能動素子の半導体基板上での形成密度
を高められるなど、効率的な半導体装置の設計、製造が
可能となる。
オード１３、ゲート電極パッド１４及びカソード電極パ
ッド１５を少ない工程で、かつ、半導体基板１２上に省
スペースで形成することができる。これにより、パワー
ＭＯＳＦＥＴ等の能動素子の半導体基板上での形成密度
を高められるなど、効率的な半導体装置の設計、製造が
可能となる。
【００４０】また、温度補償ダイオード１３、ゲート電
極パッド１４及びカソード電極パッド１５がそれぞれ配
置された第１拡散領域２８、第２拡散領域２９及び第３
拡散領域３０は、実質的に一体として形成されている。
従って、温度補償ダイオード１３、電極パッド１４、１
５を別々に形成した場合のごとく、隣り合う拡散領域と
その間に介在する反対導電形の拡散領域とによって寄生
トランジスタが形成されることはない。これにより、温
度補償ダイオードと電極パッドとを近接して配置して
も、耐圧の低下及び寄生トランジスタ効果に伴う誤動作
の発生を防ぐことができ、配置の高い自由度が得られ
る。
極パッド１４及びカソード電極パッド１５がそれぞれ配
置された第１拡散領域２８、第２拡散領域２９及び第３
拡散領域３０は、実質的に一体として形成されている。
従って、温度補償ダイオード１３、電極パッド１４、１
５を別々に形成した場合のごとく、隣り合う拡散領域と
その間に介在する反対導電形の拡散領域とによって寄生
トランジスタが形成されることはない。これにより、温
度補償ダイオードと電極パッドとを近接して配置して
も、耐圧の低下及び寄生トランジスタ効果に伴う誤動作
の発生を防ぐことができ、配置の高い自由度が得られ
る。
【００４１】さらにまた、上述したように、温度補償ダ
イオード１３はゲート電極パッド１４及びカソード電極
パッド１５よりも大きく形成されている。すなわち、ゲ
ート電極パッド１４及びカソード電極パッド１５の形成
領域により制限されることなく、半導体装置１１におけ
る発熱を検知するのに十分な大きさを有している。従っ
て、半導体装置１１の温度変化を高感度に感知すること
ができる。
イオード１３はゲート電極パッド１４及びカソード電極
パッド１５よりも大きく形成されている。すなわち、ゲ
ート電極パッド１４及びカソード電極パッド１５の形成
領域により制限されることなく、半導体装置１１におけ
る発熱を検知するのに十分な大きさを有している。従っ
て、半導体装置１１の温度変化を高感度に感知すること
ができる。
【００４２】上記のように温度補償ダイオード１３の周
辺を構成、接続することにより、図３の等価回路図に示
すような回路部分が形成される。このような部分回路
を、ＭＯＳＦＥＴ、抵抗、低電圧ツェナーダイオードな
どと組み合わせることにより、パワー素子回路の熱保護
を行う制御回路が形成される。
辺を構成、接続することにより、図３の等価回路図に示
すような回路部分が形成される。このような部分回路
を、ＭＯＳＦＥＴ、抵抗、低電圧ツェナーダイオードな
どと組み合わせることにより、パワー素子回路の熱保護
を行う制御回路が形成される。
【００４３】以上説明したように、本実施の形態によれ
ば、温度補償ダイオード（感熱素子）を備えた半導体装
置において、温度補償ダイオード１３と電極パッド１
４、１５とを隣接して、実質的に一体に形成している。
従って、温度補償ダイオードと電極パッドとを近接して
配置した場合に生じる、耐圧の低下及び寄生トランジス
タ効果に伴う誤動作の発生を防ぐことができる。また、
温度補償ダイオード１３の形成領域を十分にとることが
できるので、高感度の温度感知が可能となる。以上のこ
とから、本実施の形態によれば、感熱素子を備えた、信
頼性の高い半導体装置が提供される。
ば、温度補償ダイオード（感熱素子）を備えた半導体装
置において、温度補償ダイオード１３と電極パッド１
４、１５とを隣接して、実質的に一体に形成している。
従って、温度補償ダイオードと電極パッドとを近接して
配置した場合に生じる、耐圧の低下及び寄生トランジス
タ効果に伴う誤動作の発生を防ぐことができる。また、
温度補償ダイオード１３の形成領域を十分にとることが
できるので、高感度の温度感知が可能となる。以上のこ
とから、本実施の形態によれば、感熱素子を備えた、信
頼性の高い半導体装置が提供される。
【００４４】なお、本発明は、上記の実施の形態に限ら
れず、種々の変形、応用が可能である。以下、本発明に
適用可能な他の実施の形態について説明する。
れず、種々の変形、応用が可能である。以下、本発明に
適用可能な他の実施の形態について説明する。
【００４５】上記実施の形態では、温度補償ダイオード
１３は、半導体基板１２の端部に、ゲート電極パッド１
４及びカソード電極パッド１５に隣接して配置するもの
とした。しかし、温度補償ダイオード１３は、ゲート電
極パッドやカソード電極パッドに限らず、ボンディング
パッドとして機能するいかなる電極パッドと隣接して形
成されてもよい。このとき、温度補償ダイオード１３
を、各種電極パッドに隣接して複数設ける構成も可能で
ある。また、本発明は、半導体基板の端部に限らず、中
央部など、温度補償ダイオードと電極パッドとが隣接す
る構成を有するいかなる半導体装置に対しても適用する
事が可能である。
１３は、半導体基板１２の端部に、ゲート電極パッド１
４及びカソード電極パッド１５に隣接して配置するもの
とした。しかし、温度補償ダイオード１３は、ゲート電
極パッドやカソード電極パッドに限らず、ボンディング
パッドとして機能するいかなる電極パッドと隣接して形
成されてもよい。このとき、温度補償ダイオード１３
を、各種電極パッドに隣接して複数設ける構成も可能で
ある。また、本発明は、半導体基板の端部に限らず、中
央部など、温度補償ダイオードと電極パッドとが隣接す
る構成を有するいかなる半導体装置に対しても適用する
事が可能である。
【００４６】また、上記実施の形態では、温度補償ダイ
オード１３は、８個のＰＮ接合から構成されるものとし
たが、これに限らず、９個以上有するなど、高感度かつ
高精度の温度感知の可能な構成であれば、いかなる構成
であってもよい。さらにまた、感熱素子としては、多結
晶シリコンダイオードに限らず、温度検出が可能で、他
の能動素子の動作を制御可能な素子であれば、サーミス
タ等いかなるものであってもよい。
オード１３は、８個のＰＮ接合から構成されるものとし
たが、これに限らず、９個以上有するなど、高感度かつ
高精度の温度感知の可能な構成であれば、いかなる構成
であってもよい。さらにまた、感熱素子としては、多結
晶シリコンダイオードに限らず、温度検出が可能で、他
の能動素子の動作を制御可能な素子であれば、サーミス
タ等いかなるものであってもよい。
【００４７】上記実施の形態では、パワー領域Ｍのパワ
ーＭＯＳＦＥＴはＮチャネル形としたが、Ｐチャネル形
ＭＯＳＦＥＴとしてもよい。このとき、ドレイン層２１
及びドリフト層２２は、Ｐ形の拡散層とされ、第１拡散
領域２８、第２拡散領域２９及び第３拡散領域３０はＮ
形拡散層とされる。
ーＭＯＳＦＥＴはＮチャネル形としたが、Ｐチャネル形
ＭＯＳＦＥＴとしてもよい。このとき、ドレイン層２１
及びドリフト層２２は、Ｐ形の拡散層とされ、第１拡散
領域２８、第２拡散領域２９及び第３拡散領域３０はＮ
形拡散層とされる。
【００４８】上記実施の形態では、能動機能を持つ半導
体素子は、パワーＭＯＳＦＥＴであるとした。しかし、
これに限らず、バイポーラトランジスタ、パワーＩＣ等
であってもよい。
体素子は、パワーＭＯＳＦＥＴであるとした。しかし、
これに限らず、バイポーラトランジスタ、パワーＩＣ等
であってもよい。
【００４９】上記実施の形態では、電極にはアルミニウ
ムを用いたが、タングステン等の高融点金属を用いても
よい。また、ソース電極１６ａは、ベース領域２３及び
ソース領域２４に接する構成としたが、シリサイド等の
高濃度シリコン層を介在させてもよい。また、絶縁膜に
はシリコン酸化膜を用いたが、他のシリコン系膜や有機
系膜等の低誘電率絶縁膜を用いてもよい。さらに、半導
体基板として、ＳＯＩ基板を用いてもよい。
ムを用いたが、タングステン等の高融点金属を用いても
よい。また、ソース電極１６ａは、ベース領域２３及び
ソース領域２４に接する構成としたが、シリサイド等の
高濃度シリコン層を介在させてもよい。また、絶縁膜に
はシリコン酸化膜を用いたが、他のシリコン系膜や有機
系膜等の低誘電率絶縁膜を用いてもよい。さらに、半導
体基板として、ＳＯＩ基板を用いてもよい。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
感熱素子を備えた、信頼性の高い半導体装置が提供され
る。
感熱素子を備えた、信頼性の高い半導体装置が提供され
る。
【図１】本発明の実施の形態にかかる半導体装置の平面
図である。
図である。
【図２】図１に示す半導体装置のＡ−Ａ矢視線断面図で
ある。
ある。
【図３】本発明の実施の形態の半導体装置の部分等価回
路図である。
路図である。
１１ 半導体装置 １２ 半導体基板 １３ 温度補償ダイオード １４ ゲート電極パッド １５ カソード電極パッド １６ ソース電極パッド １６ａ ソース電極 ２１ ドレイン層 ２２ ドリフト層 ２３ ベース領域 ２４ ソース領域 ２６ ゲート電極 ２７ 絶縁膜 ２８ 第１拡散領域 ２９ 第２拡散領域 ３０ 第３拡散領域
Claims (9)
- 【請求項１】一主面に被感熱半導体領域を有する半導体
基板と、前記一主面の表面領域に絶縁膜を介して配置さ
れた感熱素子と、前記一主面の表面領域に絶縁膜を介し
て配置された電極パッドと、を備えた半導体装置であっ
て、 前記半導体基板の前記一主面は、 前記被感熱半導体領域を構成する第１導電形の第１の半
導体領域と、 前記第１の半導体領域内の前記感熱素子と対向する領域
に形成された第２導電形の第２の半導体領域と、 前記第１の半導体領域内の前記電極パッドと対向する領
域に形成され、前記第２の半導体領域と接する第２導電
形の第３の半導体領域と、を有する、ことを特徴とする
半導体装置。 - 【請求項２】一主面にパワー半導体素子の形成された半
導体基板と、前記一主面の表面領域に絶縁膜を介して配
置された感熱素子と、前記一主面の表面領域に絶縁膜を
介して配置された電極パッドと、を備えた半導体装置で
あって、 前記半導体基板の前記一主面は、 前記パワー半導体素子を構成する第１導電形の第１の半
導体領域と、 前記第１の半導体領域内の前記感熱素子と対向する領域
に形成された第２導電形の第２の半導体領域と、 前記第１の半導体領域内の前記電極パッドと対向する領
域に形成され、前記第２の半導体領域と接する第２導電
形の第３の半導体領域と、を有する、ことを特徴とする
半導体装置。 - 【請求項３】前記第２の半導体領域と、前記第３の半導
体領域とは、実質的に一体の半導体領域である、ことを
特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】前記電極パッドは前記半導体基板の端部近
傍に配置され、前記感熱素子は前記電極パッドの近傍に
配置される、ことを特徴とする、請求項１乃至３のいず
れか１項に記載の半導体装置。 - 【請求項５】前記感熱素子は、前記電極パッドに電気的
に接続されている、ことを特徴とする請求項１乃至４の
いずれか１項に記載の半導体装置。 - 【請求項６】前記感熱素子は、前記パワー半導体素子に
実質的に包囲されている、ことを特徴とする請求項２乃
至５のいずれか１項に記載の半導体装置。 - 【請求項７】前記感熱素子は、多結晶シリコンダイオー
ドから構成される、ことを特徴とする請求項１乃至６の
いずれか１項に記載の半導体装置。 - 【請求項８】前記感熱素子は、前記多結晶シリコンダイ
オードを複数直列接続したものである、ことを特徴とす
る請求項７に記載の半導体装置。 - 【請求項９】前記パワー半導体素子はパワートランジス
タであり、前記パワートランジスタのゲート電極と、前
記多結晶シリコンダイオードのアノード電極とは、前記
電極パッドにおいて接続している、ことを特徴とする請
求項７又は８に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015152A JP2002222953A (ja) | 2001-01-24 | 2001-01-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015152A JP2002222953A (ja) | 2001-01-24 | 2001-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002222953A true JP2002222953A (ja) | 2002-08-09 |
Family
ID=18881752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001015152A Pending JP2002222953A (ja) | 2001-01-24 | 2001-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002222953A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093252A (ja) * | 2004-09-22 | 2006-04-06 | Sanken Electric Co Ltd | 半導体装置 |
| WO2006097896A1 (en) * | 2005-03-15 | 2006-09-21 | Nxp B.V. | Mosfet with temperature sense facility |
| JP2011228706A (ja) * | 2010-04-19 | 2011-11-10 | Electronics And Telecommunications Research Institute | 可変ゲート電界効果トランジスタ（ｆｅｔ）及びこのｆｅｔを備える電気電子装置 |
| JP2013138215A (ja) * | 2008-08-20 | 2013-07-11 | Intellectual Venturesii Llc | 電気的に制御可能なピニング層を有する画像センサの画素 |
| US8502478B2 (en) | 2010-04-19 | 2013-08-06 | Electronics And Telecommunications Research Institute | Variable gate field-effect transistor and electrical and electronic apparatus including the same |
| US20160079240A1 (en) * | 2014-09-16 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR20160092336A (ko) * | 2015-01-27 | 2016-08-04 | 주식회사 화진 | 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자 |
-
2001
- 2001-01-24 JP JP2001015152A patent/JP2002222953A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4599963B2 (ja) * | 2004-09-22 | 2010-12-15 | サンケン電気株式会社 | 半導体装置 |
| JP2006093252A (ja) * | 2004-09-22 | 2006-04-06 | Sanken Electric Co Ltd | 半導体装置 |
| WO2006097896A1 (en) * | 2005-03-15 | 2006-09-21 | Nxp B.V. | Mosfet with temperature sense facility |
| US8742825B2 (en) | 2005-03-15 | 2014-06-03 | Nxp B.V. | MOSFET with temperature sense facility |
| JP2013138215A (ja) * | 2008-08-20 | 2013-07-11 | Intellectual Venturesii Llc | 電気的に制御可能なピニング層を有する画像センサの画素 |
| US8502478B2 (en) | 2010-04-19 | 2013-08-06 | Electronics And Telecommunications Research Institute | Variable gate field-effect transistor and electrical and electronic apparatus including the same |
| CN102290438A (zh) * | 2010-04-19 | 2011-12-21 | 韩国电子通信研究院 | 可变栅极场效应晶体管以及包含它的电气和电子设备 |
| US8587224B1 (en) | 2010-04-19 | 2013-11-19 | Electronics And Telecommunications Research Institute | Variable gate field-effect transistor and electrical and electronic apparatus including the same |
| JP2011228706A (ja) * | 2010-04-19 | 2011-11-10 | Electronics And Telecommunications Research Institute | 可変ゲート電界効果トランジスタ（ｆｅｔ）及びこのｆｅｔを備える電気電子装置 |
| KR101439259B1 (ko) | 2010-04-19 | 2014-09-11 | 한국전자통신연구원 | 가변 게이트 전계 효과 트랜지스터(ｆｅｔ) 및 그 ｆｅｔ을 구비한 전기전자장치 |
| US20160079240A1 (en) * | 2014-09-16 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN105428360A (zh) * | 2014-09-16 | 2016-03-23 | 株式会社东芝 | 半导体器件 |
| KR20160092336A (ko) * | 2015-01-27 | 2016-08-04 | 주식회사 화진 | 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자 |
| KR101654848B1 (ko) * | 2015-01-27 | 2016-09-22 | 주식회사 화진 | 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230112583A1 (en) | Semiconductor device and semiconductor package | |
| US11495595B2 (en) | Semiconductor device and semiconductor module | |
| US7385250B2 (en) | Semiconductor device | |
| JP5990437B2 (ja) | 半導体装置及びその製造方法 | |
| JP4807768B2 (ja) | パワートランジスタ装置及びそれを用いたパワー制御システム | |
| JP5147203B2 (ja) | 絶縁ゲート型半導体装置 | |
| US11398818B2 (en) | Semiconductor device | |
| US11371891B2 (en) | Semiconductor device, semiconductor package, semiconductor module, and semiconductor circuit device | |
| US6906399B2 (en) | Integrated circuit including semiconductor power device and electrically isolated thermal sensor | |
| JP2002222953A (ja) | 半導体装置 | |
| JP2010287786A (ja) | 半導体装置 | |
| US20080283955A1 (en) | Temperature Sensing Device | |
| JP2000031290A (ja) | 半導体装置 | |
| JP2005026279A (ja) | 半導体装置 | |
| JP6774529B2 (ja) | 半導体装置および半導体モジュール | |
| US11621279B2 (en) | Semiconductor device having a diode formed in a first trench and a bidirectional zener diode formed in a second trench | |
| JP2021136241A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3539368B2 (ja) | 半導体装置 | |
| JP7461534B2 (ja) | 半導体装置 | |
| JP7001785B2 (ja) | 半導体装置および半導体モジュール | |
| JP7256254B2 (ja) | 半導体装置 | |
| JPH11214691A (ja) | 半導体装置 | |
| JP7454454B2 (ja) | 半導体装置およびその製造方法 | |
| US20230326922A1 (en) | Semiconductor device | |
| JP4599963B2 (ja) | 半導体装置 |